CN107977035A - 栅极驱动器电路及其操作方法和用于电路保护的系统 - Google Patents

栅极驱动器电路及其操作方法和用于电路保护的系统 Download PDF

Info

Publication number
CN107977035A
CN107977035A CN201711001537.XA CN201711001537A CN107977035A CN 107977035 A CN107977035 A CN 107977035A CN 201711001537 A CN201711001537 A CN 201711001537A CN 107977035 A CN107977035 A CN 107977035A
Authority
CN
China
Prior art keywords
voltage
terminal
circuit
coupled
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711001537.XA
Other languages
English (en)
Other versions
CN107977035B (zh
Inventor
卡尔·诺林
埃尔温·胡贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN107977035A publication Critical patent/CN107977035A/zh
Application granted granted Critical
Publication of CN107977035B publication Critical patent/CN107977035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

公开了一种栅极驱动器电路及其操作方法以及用于电路保护的系统。方法包括从包括正电源电压和负电源电压的电源向栅极驱动器电路供电。方法还包括将负电源电压与晶体管的输出端子处的第一电压进行比较，其中，栅极驱动器电路耦接至晶体管的栅极端子。方法还包括当负电源电压比触发电压更负时操作栅极驱动器电路，其中，触发电压是高于第一电压的预定电压。方法还包括当负电源电压比触发电压更正时禁用栅极驱动器电路的至少一部分。

Description

栅极驱动器电路及其操作方法和用于电路保护的系统
技术领域
本发明总体上涉及用于电压保护电路的系统和方法，并且在特定实施例中涉及用于电路保护的系统和方法。
背景技术
栅极驱动器电路遍及从计算机到机动车辆到太阳能发电的许多电子应用。栅极驱动器电路可以被用于实现开关模式电路的一部分，包括例如开关模式电源或另一开关模式电路。开关模式电路可以使用栅极驱动器电路来实现，以驱动诸如IGBT(绝缘栅双极型晶体管)或MOSFET(金属氧化物半导体场效应晶体管)功率器件的一个或更多个开关晶体管的栅极。
在一些情况下，栅极驱动器电路的负电压源可能会由于物理缺陷(例如接合线升离、接合线断裂、焊点升离)或由于另一因素(例如外部电源或其它电路的故障)而变得浮动或不确定。在这种情况下，负电压源与另一电压基准之间的寄生二极管可以被正向偏置并产生高电流路径。例如，负电压源可以是VEE电源，并且电压基准可以是连接至被驱动的开关晶体管的发射极或源极的GND。在一些情况下，栅极驱动器电路可以具有欠压锁定(UVLO)电路，该UVLO电路将VEE电压与GND电压进行比较，并且在VEE在GND的某一限定电压范围内时禁用电路。然而，在一些情况下，期望电路中的一些或全部在VEE接近或等于GND时仍持续工作，在这种情况下，UVLO电路是不合适的。此外，在使用栅极驱动器电路的一些实施例中，VEE连接至GND，因此不可能使用比较VEE和GND的UVLO电路。例如，在使用有源米勒(Miller)钳位的一些栅极驱动器电路中可以连接VEE和GND，以防止开关晶体管的重新导通。一些栅极驱动器电路可以包括感测高电流状况的开始的保护电路，并且采取预防措施来避免或减少高电流。
发明内容
根据本发明的一个实施例，一种用于操作栅极驱动器电路的方法包括从包括正电源电压和负电源电压的电源向栅极驱动器电路供电。该方法还包括将负电源电压与晶体管的输出端子处的第一电压进行比较，其中栅极驱动器电路耦接至晶体管的栅极端子。该方法还包括当负电源电压比触发电压更负时操作栅极驱动器电路，其中触发电压是高于第一电压的预定电压。该方法还包括当负电源电压比触发电压更正时禁用栅极驱动器电路的至少一部分。
根据本发明的另一实施例，一种栅极驱动器电路包括被配置成耦接至晶体管的输出端子的第一电压基准端子。栅极驱动器电路还包括耦接至电源端子和第一电压基准端子的电压检测电路，其中电压检测电路被配置成检测第一电源电压状况、第二电源电压状况和第三电源电压状况。在第一电源电压状况下，电源端子处的电压相对于第一电压基准端子处的电压为负；在第二电源电压状况下，电源端子处的电压相对于第一电压基准端子处的电压为正，并且电源端子处的电压小于正触发电压；以及在第三电源电压状况下，电源端子处的电压相对于第一电压基准端子处的电压为正，并且电源端子处的电压大于正触发电压。栅极驱动器电路还包括耦接至电压检测电路的关断电路，所述关断电路被配置成在电压检测电路检测到第三电源电压状况时禁用栅极驱动器电路的至少一部分。
根据本发明的另一实施例，一种电路包括电压监测电路。电压监测电路包括：比较器；耦接在基准电压节点与第一电源端子之间的第一分压器，其中第一分压器的输出端耦接至比较器的第一输入端；以及耦接在基准电压节点与晶体管的输出端子之间的第二分压器，其中第二分压器的输出端耦接至比较器的第二输入端。电压监测电路还包括耦接至电压监测电路的栅极驱动器电路，其中栅极驱动器的一部分被配置成在比较器的输出端处于第一状态时激活，其中栅极驱动器电路的该部分被配置成在比较器的输出端处于第二状态时停用，其中当第一电源端子具有比正触发电压更负的电压时，比较器的输出端处于第一状态，以及其中当第一电源端子具有大于或等于正触发电压的电压时，比较器的输出端处于第二状态。
附图说明
为了更全面地理解本发明及其优点，现在参考以下结合附图进行的描述，在附图中：
图1是具有保护电路的栅极驱动器电路的示意图；
图2是具有电压钳位的保护电路的实施例；
图3是具有限压晶体管的保护电路的实施例；以及
图4是具有以GND为基准的比较器电路输入的保护电路的实施例。
具体实施方式
在下面参考附图更详细地说明本发明的实施例之前，应当指出的是，相同或功能上等同的元素在附图中具有相同的附图标记，并且这些元素的重复描述将被省略。因此，对具有相同附图标记的元素的描述在各种实施例中是可互换的和/或可适用的。
在一个实施例中，如果负电源(例如，VEE2)的电压升高到大于另一电压基准(例如，GND)的某个触发电压，则保护电路可以关断集成电路的一部分。即使例如VEE2电压与GND电压相同或VEE2电压高于GND电压但小于高于GND电压的触发电压，保护电路也可以允许集成电路工作。保护电路可以连接至诸如栅极驱动器电路或其它类型电路的集成电路的一部分，或者可以是该集成电路的一部分。
在一些情况下，集成栅极驱动器可以包括用于电路的栅极驱动器部分的双极电源。例如，集成栅极驱动器可以包括正电源、负电源和电压基准。在一些情况下，作为说明性示例，正电源可以是+15V的VCC2，负电源可以是-5V至-15V的VEE2，并且电压基准可以是0V的GND。在其它情况下，集成栅极驱动器可以是包括正电源(例如，+15V的VCC2)和电压基准(例如，0V的GND和/或VEE2)的单极器件。在具有p掺杂衬底的一些集成芯片中，使用最负电源(例如，VEE2)来偏置芯片的衬底。
在一些情况下，VEE2电位的偏置可能会例如由于接合线升离或断裂、焊点升离或外部电源发生故障而丧失。在这种情况下，VEE2可能会浮动或不确定。在p掺杂衬底被VEE2标称偏置的情况下，衬底可能会由于浮动的VEE2电位而变得带电。如果VEE2不确定，则存在VCC2与VEE2之间的电路会经由从VEE2到GND的被正向偏置的寄生二极管或ESD二极管而被非故意供电的风险。例如，寄生二极管可以在由VEE2标称偏置的p掺杂衬底与由GND标称偏置的n阱之间导通。以这种方式从VEE2流向GND的电流可能会增加闭锁(latch-up)、由于过量的电流导致的过热或导致应用的操作故障的其它不期望状况的风险。
一些栅极驱动器监测GND与VEE2之间的差分电压，并且如果该差分电压为零或低于限定的差分电压(其在一些情况下等于几伏特)，则停止栅极驱动器的工作。以这种方式，可以关断或防止导通VEE2与GND之间的寄生二极管，或者可以限制流过导通的寄生二极管的电流以减少对器件的可能损坏。然而，在一些情况或电路配置中，可能期望器件在GND-VEE2差分电压为零的情况下仍持续工作。例如，器件可以被设计成使用双极电源或单极电源工作。作为另一示例，器件的持续工作可以比减少过量的电流或降低损坏器件的机率有更高的优先级。
本公开描述了允许集成电路即使在例如VEE2电压高于GND电压的情况下仍工作的保护电路方法和系统。如果VEE2电压是高于GND电压的某一触发电压，则保护电路可以关断集成电路的全部或一部分。为了防止VEE2与GND之间的任何寄生二极管，触发电压可以位于GND与二极管的正向电压之间的某处。例如，如果VEE2是高于GND的0.3V、高于GND的0.5V或高于GND的另一电压，则保护电路可以激活。以这种方式，即使当VEE2＝GND时，或者当VEE2比GND更正时，保护电路也可以允许集成电路的一部分或全部工作。这可以允许栅极驱动器电路的更大灵活性和工作范围，并且还允许针对将VEE2连接至GND的栅极驱动器电路的单极配置的电路保护。因此，保护电路可以被用于不能利用UVLO电路的栅极驱动器电路中。在一些情况下，保护电路可以被集成到集成电路中，并且在VEE2具有高于触发电压的电压的情况下关断集成电路的内部辅助电路的一部分和栅极驱动器电路。在一些实施例中，在VEE2电位高于启动时的GND电位的情况下，保护电路可以防止集成电路的启动。
在一些实施例中，保护电路可以被配置成在VCC2电压低于GND电压的情况下关断集成电路的一部分或全部。例如，如果VCC2小于比GND电压低的触发电压，则保护电路可以激活，以防止从GND到VCC2的任何寄生二极管导通。本文描述的保护电路的实施例可以被配置在正电源电压(例如，VCC2)与基准电压(例如，GND)之间，并且在本公开的范围内。
图1示出了保护电路102的实施例的示意图。保护电路102可以例如是集成电路、栅极驱动器电路、开关模式电路或另一电路的一部分。示例保护电路102在图1中被示出为栅极驱动器电路100的一部分，然而在其它实施例中，保护电路100可以是另一类型的集成电路或其它电路的一部分。栅极驱动器电路100使用包括VCC2、GND和VEE2的双极电源，其中VCC2具有比GND高的标称电压，VEE2具有比GND低的标称电压。在其它实施例中，保护电路102可以是使用单极电源的电路的一部分，或者是另一类型电路的一部分。示例保护电路102在图1中还被示出为配置成比较GND-VEE2差分电压，但是在其它实施例中，保护电路102可以被配置成比较VCC2-GND差分电压或另一差分电压。
保护电路102包括连接至比较器电路106的关断电路104。比较器电路106连接至栅极驱动器电路的基准电压GND引脚和基准电压VEE2引脚。关断电路104还连接至栅极驱动器电路100的驱动器电路108。关断电路104和驱动器电路108也可以连接至栅极驱动器电路100内的其它电路110。驱动器电路106被连接成并且被配置成通过栅极驱动器电路100的OUTPUT(输出端)引脚来驱动外部功率器件112。外部功率器件112也连接至GND。例如，作为IGBT的外部功率器件112可以将其发射极端子连接至GND，并且将其栅极端子连接至OUTPUT。在其它实施例中，外部功率器件112是另一类型的晶体管，并且GND可以连接至外部功率器件112的发射极端子或源极端子。在一些情况下，栅极驱动器电路100还可以包括检测使用GND作为基准电压的外部功率器件112(例如，DESAT检测电路)两端的电压的电路。比较器电路106监测GND与VEE2之间的差分电压。在VEE2的电压升高到高于GND以上的触发电压的情况下，比较器电路106向关断电路104发送信号，关断电路104工作以关断栅极驱动器电路100的一部分或全部。在一些实施例中，可选的滤波器114可以耦接至比较器电路106的输出端和/或比较器电路106的一个或两个输入端。可选的滤波器114可以工作以减小比较器电路106的输入端或输出端处的电压噪声或电压波动，从而降低关断电路104的不期望触发的可能性。
图2示出了保护电路200的实施例的示意图。保护电路200被配置成用于包括VCC2、GND和VEE2的双极电源，并且在该实施例中，GND与VEE2之间的差分电压被监测。
图2所示的示例保护电路200包括比较器电路202，其输出端连接至关断电路104。比较器电路202的输入端204、206连接至分压器网络208，分压器网络208连接至VEE2和GND两者。图2所示的示例分压器网络208包括四个电阻元件R1、R2、R3和R4。分压器网络208的第一分支包括串联的R1和R2，第一分支的在R1处的一端连接至内部基准节点210(其将在下面更详细地讨论)，而第一分支的在R2处的相对端连接至VEE2。第一比较器输入端204连接在第一分支中的R1与R2之间。分压器网络208的第二分支包括串联的R3和R4，第二分支的在R3处的一端连接至内部基准节点210，而第二分支的在R4处的相对端连接至GND。第二比较器输入端206连接在第二分支中的R3与R4之间。电阻元件R1、R2、R3或R4可以各自为一个或更多个电阻器、电路、晶体管或其它类型的元件。在一些实施例中，分压器网络208和/或电阻元件R1、R2、R3或R4具有不同的配置、连接或布置。在一些配置中，在比较器电路202之前和/或之后实现滤波器以减少来自电源线VEE2和GND的噪声。在其它实施例中，可以使用其它配置、其它比较器电路或其它检测电路。例如，可以使用利用ADC、开关电容器或者其它电路或技术的电路。
内部基准节点210具有由内部基准电路212提供的调节电压Vref。示例内部基准电路212是包括基准电压源Vref、运算放大器214、晶体管NM1和可选的晶体管NM2的电压调节器。内部基准电路212向内部基准节点210提供调节电压Vref，并且被配置成承受DC电流负载。可选的晶体管NM2连接至电压基准VDD和NM1，并且可以被配置成处理高电压。例如，NM1可以具有相对厚的栅极电介质。以这种方式，NM2可以有助于保护NM1或比较器电路202或运算放大器214免受高电压的影响。在一些配置中，NM2可以连接至不同的电压基准，并且在一些配置中，可以省略NM2，而NM1的漏极端子直接连接至VDD。内部基准电路212是提供调节电压的示例电路；其它电路和配置是可能的。在一些实施例中，内部基准电路212是可选的。例如，在由分离的电路向内部基准节点210提供调节电压Vref的实施例中、在内部基准节点210直接耦接至或通过电阻器耦接至VCC2的实施例中或在其它实施例中，可以不存在内部基准电路212。
保护电路200还包括可选的钳位电路216，其连接至比较器电路202的第二输入端206。图2示出了连接至VDD的钳位电路216，然而在其它实施例中，钳位电路216可以连接至VEE2或另一个电压源。钳位电路216工作以限制第二输入端206的电压，从而保护比较器电路202免受高电压的影响。保护电路200可以被配置成将第二输入端206处的电压限制在高于VEE2电压的特定电压以下。在一些情况下，比较器电路202可以被配置成对其输入端处的高电压较不敏感，并且可能不需要钳位电路216。在其它配置中，钳位电路216可以将第一输入端204限制为特定电压。
比较器电路202比较其第一输入端204和其第二输入端206之间的电压，并且在第一输入端204处的电压比第二输入端206处的电压高预定的触发电压的情况下激活关断电路104。可以根据Vref电压和R1、R2、R3和R4的电阻来确定触发电压。例如，如果GND具有等于GND_trig的电压，则可以触发比较器电路202。等式1给出了VEE2取0V时的GND_trig的表达式：
取决于基准电压Vref和R1、R2、R3和R4的电阻值，触发电压(即，GND_trig)可以被配置成用于相对于VEE2的GND的特定电压。特别地，触发电压可以被配置成相对于VEE2的GND的正电压或负电压。特别地，触发电压可以被配置成使得差分电压(GND-VEE2)小于二极管的正向导通电压的电压。例如，对于VEE2大于GND的示例情况，触发电压可以被配置成GND-VEE2＝-0.3V。在其它情况下，触发电压可以被配置成诸如GND-VEE2＝+0.3V、0V、-0.2V、-0.4V或另一电压的电压。
图3示出了保护电路300的实施例的示意图。示例保护电路300类似于图2所示的保护电路200，并且包括比较器电路202、关断电路104、分压器网络208和内部基准电路212。保护电路300不包括如图2所示的钳位电路216的钳位电路。在保护电路300中，电阻元件R4通过晶体管NM3连接至GND，并且NM3的栅极端子连接至VDD。晶体管NM3有助于保护比较器电路202的第二输入端206免受过量电流和电压的影响。例如，在GND大于VEE2的正常工作期间，NM3饱和并且用作共源共栅(cascode)晶体管，从而限制流过分压器网络208的电流。以这种方式，使用如图3所示的NM3的晶体管可以比使用如图2所示的钳位电路216的钳位电路具有更少的电流或更少的功率消耗。与保护电路200类似，触发电压可以由基准电压Vref和电阻元件R1、R2、R3和R4的值确定。在一些情况下，当NM3处于线性区域时(例如，在一些情况下，当VEE2相对接近GND时)，NM3用作电阻，并且除了基准电压Vref和电阻元件R1、R2、R3和R4之外，NM3的这种有效电阻还可以确定触发电压。
图4示出了保护电路400的实施例的示意图。示例保护电路400类似于图2所示的保护电路200，并且包括比较器电路202、关断电路104、分压器网络208和内部基准电路212。在保护电路400中，比较器电路202将输入端204、206处的电压看作GND。(将保护电路400与保护电路200和300进行比较，其中输入端204、206处的电压被看作VEE2)。保护电路400不包括钳位电路或晶体管NM3，但是钳位电路或其它类型的电压限制可以存在于其它实施例中。在保护电路400中，电阻元件R4连接至VEE2，并且电阻元件R2连接至GND。这种类型的保护电路配置也可以与单极电源一起使用。与保护电路200类似，触发电压可以由基准电压Vref和电阻元件R1、R2、R3和R4的值确定。
保护电路的一些实施例的优点包括保护电路与双极电源和单极电源两者一起工作的可配置性。GND与VEE2之间(或VCC2与GND之间)的差分触发电压可以根据应用的需要来调节。也可以转变差分触发电压的极性，例如可以针对正电压或负电压或甚至为零的差分电压(GND-VEE2)设置触发电压。以这种方式，保护电路可以允许部分集成电路在电源的较大范围的差分电压下工作。
虽然已经参照说明性实施例描述了本发明，但是本说明书并不旨在被解释为限制性的。参照说明书，说明性实施例以及本发明的其它实施例的各种修改和组合对于本领域技术人员来言将是显而易见的。因此，意图是所附权利要求涵盖任何这样的修改或实施例。

Claims (30)

1.一种用于操作栅极驱动器电路的方法，包括：
从包括正电源电压和负电源电压的电源向所述栅极驱动器电路供电；
将所述负电源电压与晶体管的输出端子处的第一电压进行比较，其中，所述栅极驱动器电路耦接至所述晶体管的栅极端子；
当所述负电源电压比触发电压更负时，操作所述栅极驱动器电路，其中，所述触发电压是高于所述第一电压的预定电压；以及
当所述负电源电压比所述触发电压更正时，禁用所述栅极驱动器电路的至少一部分。
2.根据权利要求1所述的方法，其中，所述触发电压在高于所述第一电压的约0.1V至约0.5V之间。
3.根据权利要求1所述的方法，其中，所述触发电压比所述第一电压高出小于二极管正向工作电压的电压。
4.根据权利要求1所述的方法，其中，所述晶体管的输出端子是发射极端子或源极端子。
5.根据权利要求1所述的方法，其中，所述晶体管是金属氧化物半导体场效应晶体管MOSFET。
6.根据权利要求1所述的方法，其中，比较包括：
将所述负电源电压相对于基准电压分压以形成第一分压；
将所述第一电压相对于所述基准电压分压以形成第二分压；以及
将所述第一分压与所述第二分压进行比较。
7.根据权利要求6所述的方法，其中：
将所述负电源电压相对于所述基准电压分压包括使用包括多个第一电阻元件的第一分压器电路；以及
将所述第一电压相对于所述基准电压分压包括使用包括多个第二电阻元件的第二分压器电路。
8.根据权利要求1所述的方法，其中，比较包括使用比较器电路。
9.根据权利要求8所述的方法，还包括限制所述比较器电路的输入端子处的电压。
10.根据权利要求9所述的方法，其中，限制所述比较器电路的输入端子处的电压包括使用耦接至所述比较器电路的输入端子的钳位电路。
11.一种栅极驱动器电路，包括：
第一电压基准端子，所述第一电压基准端子被配置成耦接至晶体管的输出端子；
电压检测电路，所述电压检测电路耦接至电源端子和所述第一电压基准端子，其中，所述电压检测电路被配置成检测第一电源电压状况、第二电源电压状况和第三电源电压状况，其中：
在所述第一电源电压状况下，所述电源端子处的电压相对于所述第一电压基准端子处的电压为负，
在所述第二电源电压状况下，所述电源端子处的电压相对于所述第一电压基准端子处的电压为正，并且所述电源端子处的电压小于正触发电压，以及
在所述第三电源电压状况下，所述电源端子处的电压相对于所述第一电压基准端子处的电压为正，并且所述电源端子处的电压大于所述正触发电压；和
关断电路，所述关断电路耦接至所述电压检测电路，所述关断电路被配置成当所述电压检测电路检测到所述第三电源电压状况时禁用所述栅极驱动器电路的至少一部分。
12.根据权利要求11所述的栅极驱动器电路，其中，所述电压检测电路包括具有耦接至所述电源端子和所述第一电压基准端子的输入端的比较器。
13.根据权利要求12所述的栅极驱动器电路，其中，所述电压检测电路还包括：
耦接在第二电压基准端子与所述电源端子之间的第一分压器，其中，所述第一分压器的输出端耦接至所述比较器的第一输入端；以及
耦接在第二电压基准端子与所述第一电压基准端子之间的第二分压器，其中，所述第二分压器的输出端耦接至所述比较器的第二输入端。
14.根据权利要求13所述的栅极驱动器电路，其中：
所述第一分压器包括耦接在所述比较器的第一输入端与所述电源端子之间的第一电阻元件，以及耦接在所述比较器的第一输入端与所述第二电压基准端子之间的第二电阻元件；以及
所述第二分压器包括耦接在所述比较器的第二输入端与所述第一电压基准端子之间的第三电阻元件，以及耦接在所述比较器的第二输入端与所述第二电压基准端子之间的第四电阻元件。
15.根据权利要求13所述的栅极驱动器电路，还包括耦接至所述第二电压基准端子的电压调节器，所述电压调节器被配置成调节所述第二电压基准端子处的电压。
16.根据权利要求13所述的栅极驱动器电路，还包括耦接至所述第二电压基准端子的第二电压基准电源电路。
17.根据权利要求11所述的栅极驱动器电路，其中，所述正触发电压小于二极管的正向工作电压。
18.根据权利要求11所述的栅极驱动器电路，其中，所述电源端子是第一电源端子，以及其中，所述电压检测电路耦接至与所述第一电源端子不同的第二电源端子。
19.根据权利要求11所述的栅极驱动器电路，其中，所述晶体管是绝缘栅双极型晶体管IGBT。
20.根据权利要求11所述的栅极驱动器电路，其中，所述晶体管的输出端子是发射极端子或源极端子。
21.一种用于电路保护的系统，包括：
电压监测电路，所述电压监测电路包括：
比较器；
耦接在基准电压节点与第一电源端子之间的第一分压器，其中，所述第一分压器的输出端耦接至所述比较器的第一输入端；以及
耦接在基准电压节点与晶体管的输出端子之间的第二分压器，其中，所述第二分压器的输出端耦接至所述比较器的第二输入端；以及
栅极驱动器电路，所述栅极驱动器电路耦接至所述电压监测电路，其中，所述栅极驱动器电路的一部分被配置成在所述比较器的输出端处于第一状态时激活，其中，所述栅极驱动器电路的所述部分被配置成在所述比较器的输出端处于第二状态时不激活，其中，当所述第一电源端子具有比正触发电压更负的电压时，所述比较器的输出端处于所述第一状态，以及其中，当所述第一电源端子具有大于或等于所述正触发电压的电压时，所述比较器的输出端处于所述第二状态。
22.根据权利要求21所述的系统，其中，所述栅极驱动器电路被配置成耦接至所述晶体管的栅极端子。
23.根据权利要求21所述的系统，其中，所述晶体管是绝缘栅双极型晶体管IGBT。
24.根据权利要求21所述的系统，其中，所述晶体管的输出端子是发射极端子或源极端子。
25.根据权利要求21所述的系统，其中，所述正触发电压在比所述晶体管的输出端子处的电压更正的约0.1V至约0.5V之间。
26.根据权利要求21所述的系统，其中：
所述第一分压器包括耦接在所述比较器的第一输入端与所述第一电源端子之间的第一电阻器，以及耦接在所述比较器的第一输入端与所述基准电压节点之间的第二电阻器；以及
所述第二分压器包括耦接在所述比较器的第二输入端与所述晶体管的输出端子之间的第三电阻器，以及耦接在所述比较器的第二输入端与所述基准电压节点之间的第四电阻器。
27.根据权利要求26所述的系统，还包括共源共栅晶体管，所述共源共栅晶体管具有耦接在所述第三电阻器与所述晶体管的输出端子之间的负载路径。
28.根据权利要求21所述的系统，还包括耦接至所述比较器的第一输入端的滤波电路。
29.根据权利要求21所述的系统，还包括耦接在第二电源电压端子与所述基准电压节点之间的电压调节器。
30.根据权利要求21所述的系统，还包括耦接在第二电源电压端子与所述基准电压节点之间的钳位电路。
CN201711001537.XA 2016-10-24 2017-10-24 栅极驱动器电路及其操作方法和用于电路保护的系统 Active CN107977035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/332,755 2016-10-24
US15/332,755 US10454266B2 (en) 2016-10-24 2016-10-24 System and method for circuit protection

Publications (2)

Publication Number Publication Date
CN107977035A true CN107977035A (zh) 2018-05-01
CN107977035B CN107977035B (zh) 2020-04-17

Family

ID=61866089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711001537.XA Active CN107977035B (zh) 2016-10-24 2017-10-24 栅极驱动器电路及其操作方法和用于电路保护的系统

Country Status (3)

Country Link
US (1) US10454266B2 (zh)
CN (1) CN107977035B (zh)
DE (1) DE102017124743A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289601A (zh) * 2019-07-12 2019-09-27 西安电子科技大学 用于保护igbt的内置于驱动ic的主动钳位电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3849082B1 (en) * 2020-01-10 2023-08-16 Power Integrations Switzerland GmbH Clamp circuit for power switches

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1256556A (zh) * 1998-12-03 2000-06-14 株式会社日立制作所 电压驱动开关元件的栅极驱动电路
CN101145065A (zh) * 2006-09-11 2008-03-19 瑞昱半导体股份有限公司 具有过电流保护的切换式稳压装置
US20090273328A1 (en) * 2007-09-25 2009-11-05 Alpha & Omega Semiconductor, Ltd. Voltage/current control apparatus and method
US20120189139A1 (en) * 2011-01-24 2012-07-26 Renesas Electronics Corporation Semiconductor Integrated Circuit Having a Switched Charge Pump Unit and Operating Method Thereof
CN103869866A (zh) * 2012-12-14 2014-06-18 力智电子股份有限公司 栅极驱动电路的参考电压产生器及参考电压产生方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1256556A (zh) * 1998-12-03 2000-06-14 株式会社日立制作所 电压驱动开关元件的栅极驱动电路
CN101145065A (zh) * 2006-09-11 2008-03-19 瑞昱半导体股份有限公司 具有过电流保护的切换式稳压装置
US20090273328A1 (en) * 2007-09-25 2009-11-05 Alpha & Omega Semiconductor, Ltd. Voltage/current control apparatus and method
US20120189139A1 (en) * 2011-01-24 2012-07-26 Renesas Electronics Corporation Semiconductor Integrated Circuit Having a Switched Charge Pump Unit and Operating Method Thereof
CN103869866A (zh) * 2012-12-14 2014-06-18 力智电子股份有限公司 栅极驱动电路的参考电压产生器及参考电压产生方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289601A (zh) * 2019-07-12 2019-09-27 西安电子科技大学 用于保护igbt的内置于驱动ic的主动钳位电路

Also Published As

Publication number Publication date
US20180115148A1 (en) 2018-04-26
US10454266B2 (en) 2019-10-22
CN107977035B (zh) 2020-04-17
DE102017124743A1 (de) 2018-04-26

Similar Documents

Publication Publication Date Title
CN105633072B (zh) 静电保护电路以及半导体集成电路装置
US8270133B2 (en) Power supply control apparatus
US7561404B2 (en) Biased-MOSFET active bridge
JP5168413B2 (ja) 電圧駆動型素子を駆動する駆動装置
US20110248702A1 (en) Current detection circuit including electrostatic capacitor and rectifying element for increasing gate voltage of protecting mosfet
JP5274815B2 (ja) 電力供給制御回路
CN106134051B (zh) 驱动装置
US20080192396A1 (en) Over-voltage protection circuit and method thereof
US20090154039A1 (en) Overvoltage protection circuit and electronic device comprising the same
US20130188287A1 (en) Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit
JP2003037933A (ja) 電子機器の保護装置
US8373497B2 (en) System and method for preventing bipolar parasitic activation in a semiconductor circuit
US20100118459A1 (en) System and Method for Protection Against Loss of Battery in Reverse Battery Protected Devices
JP2012195432A (ja) 半導体集積回路
JP2014086580A (ja) 保護回路
TW201440384A (zh) 保護裝置、系統及其方法
JP2016167516A (ja) 静電気保護回路
US20130286516A1 (en) Gate dielectric protection
CN107977035A (zh) 栅极驱动器电路及其操作方法和用于电路保护的系统
US20220344931A1 (en) Direct-Current Power Supply Parallel-Machine Input Reverse Connection Prevention Circuit and Server System
US11309308B2 (en) ESD protection circuit
JP6088894B2 (ja) 過電圧保護回路
US9344078B1 (en) Inverse current protection circuit sensed with vertical source follower
JP5929817B2 (ja) 駆動制御回路および内燃機関点火装置
WO2017143998A1 (zh) 晶体管的驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant