CN107958862A - 半导体用治具、半导体的保护层针孔测试用的治具及方法 - Google Patents

Abstract

本发明提供一种半导体用治具、半导体的保护层针孔测试用的治具及方法，所述半导体用治具包括底座与一对耳部。所述底座的表面上具有多个沟槽，其中每一所述沟槽中具有多个第一通孔。所述耳部相对设置在所述底座的外缘且自所述底座的所述表面向上延伸，每一所述耳部具有开孔。据此，可提升针孔测试的速率，节省工艺的时间，提升产量(throughput)并节省酸液的使用。

Description

半导体用治具、半导体的保护层针孔测试用的治具及方法

技术领域

本发明实施例是有关于一种半导体工艺用治具、半导体的保护层针孔测试用的治具及方法。

背景技术

半导体组件广泛使用于电子产品中。半导体组件的顶层通常会沉积一层保护层来保护。保护层(passivation layer)中若有针孔或裂纹等缺陷，很可能会导致半导体组件报废(failure)。因此，保护层在整个半导体工艺中扮演非常重要的角色。

为了确保保护层的质量，在形成保护层之后通常会进行针孔测试。针孔测试的方法是将已经沉积保护层的半导体芯片裁切成数片之后，每一次只将一片试片浸置于酸液中来进行。由于每一次仅浸置一片试片，不仅耗时，且耗费大量的化学品。而且若是保护层的质量不佳、有缺陷，无法及时改善工艺。

发明内容

本发明实施例提供一种半导体工艺用治具，可以同时装载多片半导体芯片(wafer)所切割的多片试片。

本发明实施例提供一种半导体的保护层针孔测试用的治具，可以同时装载多片半导体芯片所切割的多片试片，以同时进行针孔测试。

本发明实施例提供一种半导体的保护层针孔测试方法，可以对多片半导体芯片所切割的多片试片同时进行针孔测试，以提升速率，节省工艺的时间，并节省酸液的使用。

本发明一些实施例提供一种半导体用治具，包括底座与一对耳部。所述底座的表面上设有多个沟槽，其中每一所述沟槽中具有多个第一通孔。所述耳部相对设置在所述底座的外缘且自所述底座的所述表面向上延伸，每一所述耳部具有开孔。

本发明另一些实施例提供一种半导体的保护层针孔测试用的治具，包括底座、一对耳部以及可拆卸式上盖。底座，具有相对的第一表面与第二表面，所述底座的所述第一表面上设有多个沟槽，其中所述沟槽沿着第二方向平行设置，用以载置多片试片，且每一所述沟槽中具有多个第一通孔，贯穿所述底座的所述第二表面。耳部，沿着通过所述底座中心的第一方向，相对设置在所述底座的外缘。每一所述耳部包括主体部，自所述底座的所述第一表面向第三方向延伸；以及延伸部，自所述主体部的顶部向所述第三方向延伸且具有开孔，其中所述第一方向、所述第二方向以及所述第三方向不同。所述可拆卸式上盖具有凸部、一对卡槽以及插孔。所述一对卡槽的位置与所述延伸部的位置相对应，可以使得所述耳部的所述延伸部穿过而凸出于所述可拆卸式上盖的顶面，且使得所述可拆卸式上盖可以被支撑在所述主体部上，所述凸部位于所述一对卡槽之间，所述插孔贯穿所述可拆卸式上盖。

本发明另一些实施例提供一种半导体的保护层针孔测试方法，包括下列步骤。提供多片半导体芯片。将所提供的所述半导体芯片裁切成多片试片。将所述多片试片同时浸置于酸液中。

本发明实施例的半导体工艺用治具，可以同时装载多片半导体芯片所切割的多片试片。

本发明实施例的半导体的保护层针孔测试用的治具，可以同时装载多片半导体芯片所切割的多片试片，以同时进行针孔测试。

本发明实施例的半导体的保护层针孔测试方法，可以对多片半导体芯片所切割的多片试片同时进行针孔测试，以提升速率，节省工艺的时间，并节省酸液的使用。

为让本发明实施例的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是本发明一些实施例的一种半导体工艺用治具的示意图；

图1B是图1A的侧视图；

图1C是图1A的上视图；

图1D是图1C切线I-I的剖面图；

图1E是图1C切线II-II的剖面图；

图1F是图1A的下视图；

图2A是本发明一些实施例的一种半导体工艺用治具的示意图；

图2B是图2A的侧视图；

图2C是图2A切线III-III的剖面图；

图3A至图3D为依照本发明一些实施例的数种半导体工艺用治具的上视图；

图4为依照本发明一些实施例的一种针孔测试的流程图；

图5A至图5E为依照一些实施例的一种针孔测试的剖面图。

附图标号说明：

10：底座；

10a：第一表面；

10b：第二表面；

12、14：沟槽；

13：岛；

16：第一通孔；

18：第二通孔；

20：第三通孔；

40：耳部；

42：主体部；

42a：裸露面；

46：延伸部；

50：开孔；

60：可拆卸式上盖；

60a：顶面；

60b：底面；

62：凸部；

64：卡槽；

66：插孔；

80：半导体芯片；

81：衬底；

82：保护层；

80a：试片；

100、100a：半导体工艺用治具；

200：酸槽；

202：酸液；

204：温度计；

a1：第一方向；

a2：第二方向；

a3：第三方向；

d1、d2：距离；

dp1、dp2：深度；

W1、W2、W3、W4、W11：宽度；

P1、P2：间距；

L1、L3、L4、L11：长度；

h3、h4、H：高度；

C：中心点。

α：夹角

I-I、II-II、III-III：切线

具体实施方式

以下揭示内容提供用于实施所提供的目标的不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本发明为目的。当然，这些仅仅为实例而非用以限制。举例来说，在以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且也可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。为了简单及清楚起见，各种特征可任意地示出为不同尺寸。此外，本发明在各种实例中可重复使用组件标号以和/或字母。组件标号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例和/或配置本身之间的关系。

另外，为了易于描述附图中所示出的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。

本发明一些实施例的半导体工艺用治具可以用于半导体工艺中。在一些实施例中，半导体工艺用治具可以用来装载多片试片，以使多片试片同时进行半导体工艺中的各种测试。

图1A是本发明一些实施例的一种半导体工艺用治具的示意图。图1B是图1A的侧视图。图1C是图1A的上视图。图1D是图1C切线I-I的剖面图。图1E是图1C切线II-II的剖面图。图1F是图1A的下视图。图2A是本发明一些实施例的一种半导体工艺用治具的示意图。图2B是图2A的侧视图。图2C是图2A的正视图。图3A至图3D为依照本发明一些实施例的数种半导体工艺用治具的上视图。

请参照图1A与图1B，在一些实施例中，半导体工艺用治具100包括底座10以及耳部40。请参照图2A与图2B，在另一实施例中，半导体治100a具100除了包括底座10以及耳部40之外，还包括可拆卸式上盖60。在一些实施例中，底座10以及耳部40是一体成形。在其他实施例中，底座10以及耳部40分别为个体，且耳部40经由组装而固定在底座10上。可拆卸式上盖60可拆卸，且其可与耳部40组装在一起，而在可拆卸式上盖60的底面60b与底座10的第一表面10a之间形成试片容置空间。半导体工艺用治具100的材料可以是耐化学品的材料，例如是耐酸或是耐碱的材料。耐酸或是耐碱的材料可以是聚合物，例如是聚四氟乙烯(polytetrafluoroethylene，PTFE)。

请参照图1A与图2A，在一些实施例中，底座10投影在第一方向a1与第二方向a2所构成的平面上的形状可以是圆形、椭圆形或矩形。底座10的大小与待测的试片的数量以及尺寸有关。在一些实施例中，以12寸的半导体芯片来说，其每一片半导体芯片可以裁切成4片试片。底座10上表面设有多个沟槽(或称狭缝)12。多个沟槽12可以共同载置4片半导体芯片切割后所形成的16片试片，甚至更多试片。每一沟槽12可以载置一个或是多个试片。在一些实施例中，多个沟槽12之中的每一沟槽12都可以载置至少一试片。在另一些实施例中，多个沟槽12之中的一些沟槽12可以载至试片；多个沟槽12之中的另一些沟槽12或一个沟槽12可以不载置试片。每一片试片的长度例如为13cm至15cm，宽度例如为3.5mm至4mm。在一些示范实施例中，底座10的直径或宽度范围例如是200mm左右。底座10的厚度范围例如是10mm至15mm。

请参照图1A、图1C、图1E、图2A与图2C，底座10的第一表面10a(或称为正面)上设有多个沟槽12。沟槽12可以用来载置自半导体芯片裁切下来的试片。在一些实施例中，沟槽12的数目大于或等于16。在一些示范例中，沟槽12的数目范围例如是16至20。若沟槽12的数目够多，已有足够数目的沟槽12，有一些沟槽12可以用来载置试片，而另一些沟槽12可以不用来载置试片。

请参照图1A与图2A，沟槽12的形状可以彼此相同或相异。请参照图1C，在一些实施例中，沟槽12可以是沿着第二方向a2延伸的直条，直条彼此之间平行排列。请参照图3A，在其他实施例中，每一所述沟槽12可以是直条，直条彼此之间不是平行排列。在另一些实施例中，每一所述沟槽12可以是由直条与其他形状的条状物所构成。其他形状例如是波纹状、锯齿状或其组合。

请参照图1C与图1E，沟槽12的深度dp1范围例如是6mm至8mm。沟槽12的宽度W1与试片的厚度有关。换言之，沟槽12的宽度W1与半导体芯片的厚度有关。在一些实施例中，沟槽12的宽度W1范围例如2.9mm至3.1mm。在一些实施例中，多个沟槽12的宽度W1大致相等(如图1C所示)。若沟槽12的数目够多，已有足够数目的沟槽12的宽度为W1，以同时载置多个试片，也可以有一些沟槽14的宽度为W11，W11可以大于或小于W1(如图3B所示)。

请参照图1C，再者，沟槽12的间距P1可以相同或是相异。相邻两个沟槽12之间的岛13的宽度W2可以相同或是相异。沟槽12的间距P1范围例如是7.8mm至8.2mm。沟槽12之间的岛13的宽度W2范围是4.9mm至5.1mm。

请参照图1C与图3C，沟槽12的长度L1大于试片的长度。多个沟槽12的长度L1可以彼此相同(如图3C)或是相异(如图1C)。在一些实施例中，以12寸的半导体芯片来说，其每一片试片的长度为13cm至15cm，沟槽12的长度L1范围例如是90mm至180mm。若沟槽12的数目够多，已有足够数目的沟槽12的长度L1大于试片的长度，也可以有一些沟槽12的长度L11小于试片的长度(如图1C所示)，而这一些沟槽12则不用来载置试片。

请参照图1C、图1E与图1F，每一所述沟槽12中具有多个第一通孔16。所述第一通孔16贯穿底座10的第二表面10b(或称背面)。请参照图1F，从底座10的第二表面10b观看，第二表面10b上分布着多个第一通孔16。请参照图1E，第一通孔16的深度dp2范围例如是1.5mm至3.5nm。第一通孔16的形状可以彼此相同或相异。第一通孔16的形状例如是圆形、椭圆形、三角形、矩形、多边形或其组合。第一通孔16的尺寸或大小可以相同或相异。第一通孔16的直径或是边长范围例如是2.5mm至3.5mm。每一所述沟槽12中的第一通孔16的间距P2可以相同或相异。换言之，每一所述沟槽12中的第一通孔16可以等距分布或非等距分布。在另一实施例中，第二表面10b上的第一通孔16均匀分布。亦即，相邻沟槽12中的相邻第一通孔16与其相邻的多个第一通孔16其彼此之间的距离是相等的或是不相等的。

请参照图3D，在一些实施例中，底座10具有足够的机械强度时，相邻两沟槽12之间的岛13中也可以具有多个第二通孔18。第二通孔18的深度范围与底座10的厚度范围大致相同。第二通孔18的形状可以彼此相同或相异。第二通孔18的形状可以与第一通孔16的形状相同或是相异。第二通孔18的形状例如是圆形、椭圆形、三角形、矩形、多边形或其组合。第二通孔18的尺寸或大小可以相同或相异。第二通孔18的直径或是边长范围例如是2.5mm至3.5mm。每一岛13中的第二通孔18的间距可以相同或相异。换言之，每一岛13中的第二通孔18可以等距分布或非等距分布。此外，相邻岛13中的相邻第二通孔18其彼此之间的距离是相等的或是不相等的。

请参照图3C，在另一些实施例中，底座10中沟槽12以及岛13以外的区域中也可以形成第三通孔20。第三通孔20的深度范围与底座10的厚度范围相同。第三通孔20的形状可以彼此相同或相异。第三通孔20的形状可以与第一通孔16的形状相同或是相异。第三通孔20的形状例如是圆形、椭圆形、三角形、矩形、多边形或其组合。第三通孔20的尺寸或大小可以相同或相异。第三通孔20的直径或是边长范围例如是2.5mm至3.5mm。第三通孔20的间距可以相同或相异。换言之，第三通孔20可以等距分布或非等距分布。

请参照图1A至图1D、图2A至图2C，两个耳部40相对设置在底座10的外缘，且自底座10的第一表面10a沿着第二方向a2与第三方向a3延伸。第三方向a3可以与底座10的第一表面10a夹一个角度，角度例如是小于或等于90。在一些实施例中，耳部40设置在通过底座10中心点C的第一方向a1上。第一方向a1、第二方向a2以及第三方向a3不同。在一些实施例中，第一方向a1、所述第二方向a2以及第三方向a3彼此垂直。在一示范实例中，底座10中心点C为原点，且第一方为X轴，第二方向a2为Y轴，第三方向a3为Z轴时，耳部40设置在+X轴与-X轴上，且靠近底座10的外缘处，并且向Y轴与Z轴方向延伸。在一些实施例中，在+X轴上的耳部40与底座10中心点C的距离d2与在-X轴上的耳部40与底座10中心点C的距离d1相同。亦即耳部40以等距设置在+X轴与-X轴上。

请参照图1A至图1D、图2A至图2C，在一些实施例中，每一耳部40包括主体部42与延伸部46。在一些实施例中，主体部42与延伸部46是一体成形。在其他实施例中，主体部42与延伸部46分别为个体并经由组装而成耳部40。主体部42设置在底座10的第一表面10a上。延伸部46自主体部42的顶面向第三方向a3延伸。在一些实例中，主体部42的宽度W3大于或等于延伸部46的宽度W4，主体部42的长度L3大于延伸部46的长度L4。换言之，请参照图1C，在一些实施例中，主体部42投影在底座10的第一表面10a上的形状是矩形，延伸部46投影在底座10的第一表面10a上的形状也是矩形，且主体部42投影在底座10的第一表面10a上的面积大于延伸部46投影在底座10的第一表面10a上的面积。换言之，在一些实施例中，主体部42具有未被延伸部46覆盖的裸露面42a投影在底座10的第一表面10a上的形状是U型、O型或I型。举例来说，当延伸部46位于主体部42顶面的右侧或左侧，且延伸部46的宽度W4小于主体部42的宽度W3且延伸部46的长度L4小于主体部42的长度L3时，裸露面42a为U型，如图1A所示；当延伸部46位于主体部42顶面的中心处，且延伸部46的宽度W4与长度L4与小于主体部42的宽度W3与长度L3时，则裸露面42a为O型；当延伸部46位于主体部42顶面的右侧或左侧，且延伸部46的宽度W4小于主体部42的宽度W3且延伸部46的长度L4等于主体部42的长度L3时，则裸露面42a为I型。将主体部42的裸露面42a将做为与可拆卸式上盖60接触的接触面。

另外，请参照图1B，主体部42的高度h3与试片的宽度大小有关。举例来说，以12寸的半导体芯片来说，其每一片半导体芯片可切割成4片长度13cm至15cm且宽度为3.8至4.2cm的试片。在一示范实例中，主体部42的高度h3范围是50mm至60mm；延伸部46的高度h4范围是45mm至55mm。亦即，耳部40的高度H范围是85mm至105mm。

再者，请参照图1A、图1B、图2A以及图2B，延伸部46具有开孔50。在一些实施例中，主体部42投影在第二方向a2以及第三方向a3所构成的平面上的形状是矩形或梯形，延伸部46投影在第二方向a2以及第三方向a3所构成的平面上的形状是环状，环的形状可以是外方内圆环或是内外皆为圆的环。开孔50的形状例如是圆形、椭圆形、三角形、矩形或多边形。开孔50的直径或是边长范围例如是15mm至25mm。此外，延伸部46的顶角可以是直角、倒角、或圆角。

请参照图2A至图2C，在一些实施例中可拆卸式上盖60投影在第一方向a1与第二方向a2所构成的平面上的形状可以与底座10相同或是相似。在一些实施例中，可拆卸式上盖60投影在第一方向a1与第二方向a2所构成的平面上的形状可以是圆形、椭圆形、矩形。在一些实施例中可拆卸式上盖60投影在第一方向a1与第二方向a2所构成的平面上的大小可以与底座10相同或是相近。可拆卸式上盖60的直径或宽度范围例如是200mm。可拆卸式上盖60的厚度范围例如是10mm至15mm。

请参照图1A、图1B、图2A以及图2B，可拆卸式上盖60具有凸部62以及一对卡槽64。在一些实施例中，凸部62可以是位于可拆卸式上盖60的中心处。凸部62可方便手持，用以移动可拆卸式上盖60。两个卡槽64位于凸部62的两侧。一对卡槽64的位置与延伸部46的位置相对应，且卡槽64的形状与大小可以使得耳部40的延伸部46穿过而凸出于可拆卸式上盖60的顶面60a。主体部42的裸露面42a与可拆卸式上盖60的底面60b接触，可拆卸式上盖60可以通过主体部42的裸露面42a支撑，而在可拆卸式上盖60的底面60b与底座10的第一表面10a之间形成试片容置空间。在一些实施例中，可拆卸式上盖60还具有插孔66。插孔66的形状例如是圆形、椭圆形、三角形、矩形或多边形。温度计可以插入插孔66，以在进行针孔测试时测量所使用的酸液的温度。

上述的半导体工艺用治具100以及100a可以作为半导体的保护层针孔测试用的治具，以用于半导体的保护层的针孔测试(pinhole test)中。

图4为依照一些实施例的一种针孔测试的流程图。图5A至图5E为依照一些实施例的一种针孔测试的剖面图。

请参照图4与图5A，步骤400，提供多片半导体芯片80。在一些实施例中，提供4片半导体芯片80。半导体芯片80例如是12寸芯片。此外，每一半导体芯片80例如是已形成保护层82的衬底81。在至少一实施例中，衬底81为硅衬底。在一些实施例中，衬底81为绝缘层上有硅(silicon on insulating layer，SOI)衬底或蓝宝石上有硅silicon on sapphire，SOS)衬底。衬底81包括合适的元素半导体，例如锗或钻石；合适的化合物半导体，例如碳化硅、氮化镓、砷化镓或磷化铟；或合适的合金半导体，例如硅锗、硅锡、砷化铝镓或砷磷化镓。保护层82例如是氧化硅、氮化硅、聚酰亚胺(PI)或其组合。半导体衬底81与保护层82之间可以是已经形成集成电路组件、隔离结构、金属内联线、接垫(pade)等。

请参照图4与图5B，步骤402，将所提供的多片半导体芯片80裁切成多片试片80a。在一些实施例中，每一半导体芯片80切割成4片试片80a。4片半导体芯片80共裁切成16片试片80a。每一片试片的长度例如为13cm至15cm，宽度例如为3.5mm至4mm。

请参照图4、图5C以及图5D，步骤404，将多片试片80a同时浸置于酸液中。在一些实施例中，将多片试片80a浸置于酸液中的方法包括步骤406与步骤408。

请参照图4与图5C，步骤406，将多片(例如16片)试片80a装载于半导体工艺用治具100a中。更详细地说，将多片(例如16片)试片80a分别插入/嵌置于半导体工艺用治具100a的底座10的沟槽12(图1C)，使试片80a竖立在底座10上。接着，手持可拆卸式上盖60的凸部62，将可拆卸式上盖60的卡槽64对准耳部40的延伸部46，并往下放置，使耳部40的延伸部46穿过可拆卸式上盖60的卡槽64而凸出于可拆卸式上盖60的顶面60a，且使得可拆卸式上盖60可以通过主体部42的裸露面42a支撑，而与底座10的第一表面10a维持一定距离。

请参照图4与图5D，步骤406，将装载着多片试片80a的半导体工艺用治具100a置于酸槽200之中。更详细地说，手指可穿过开孔50，抓住耳部40的延伸部46，将载着多片试片80a的半导体工艺用治具100置于酸槽200之中，以同时进行多片试片(16片试片)80a的针孔测试。针孔的测试是将试片浸没于加热的酸液202来进行。在一些实施例中，酸液202是在半导体工艺用治具100a置于酸槽200之前先加入于酸槽200之中。半导体工艺用治具100a置入于酸槽200时，酸液202可以透过底座10的第一通孔16(图1C)、第二通孔18(图3D)、第三通孔20(图3C)流通。在另一些实施例中，酸液202是在半导体工艺用治具100a置于酸槽200之后再加入于酸槽200之中。酸液202例如是磷酸。酸液80a加热至测试的温度并维持一段时间。加热程序可以使用例如是加热板来进行。在进行加热程序之前，或在进行加热的过程中将温度计204，穿过插孔66，插入酸槽200之中，以测量酸液202的温度。温度计204可以是热电偶温度计。

本发明实施例的半导体工艺用治具可以同时进行多片半导体芯片(例如是4片半导体芯片，16片试片)的针孔测试。由于试片是竖立着插入于沟槽之中，因此试片的位置可以固定，试片之间具有一定的距离，不会叠压在一起。本发明实施例的可拆卸式上盖可以避免酸液溢出，确保操作人员的安全。经过实验证实，本发明实施例的方法可以提升针孔测试的速率，节省工艺的时间，提升产量(throughput)并节省酸液的使用。

以上概述了数个实施例的特征，使本领域普通技术人员可更佳了解本发明的实施例。本领域普通技术人员应理解，其可轻易地使用本发明作为设计或修改其他工艺与结构的依据，以实行本文所介绍的实施例的相同目的和/或达到相同优点。本领域普通技术人员还应理解，这种等效的设置并不悖离本发明的精神与范畴，且本领域普通技术人员在不悖离本发明的精神与范畴的情况下可对本文做出各种改变、置换以及改变。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，均在本发明范围内。

Claims (10)

1.一种半导体用治具，其特征在于包括：

底座，所述底座的表面上设有多个沟槽，其中每一所述沟槽中具有多个第一通孔；以及

一对耳部，相对设置在所述底座的外缘且自所述底座的所述表面向上延伸，每一所述耳部具有开孔。

2.根据权利要求1所述的半导体用治具，每一所述耳部包括主体部与延伸部，所述延伸部自所述主体部的顶部向上延伸。

3.根据权利要求1所述的半导体用治具，还包括可拆卸式上盖。

4.根据权利要求3所述的半导体用治具，其中所述可拆卸式上盖具有凸部、一对卡槽以及插孔，所述一对卡槽的位置与所述延伸部的位置相对应，可以使得所述耳部的所述延伸部穿过而凸出于所述可拆卸式上盖的顶面，且使得所述可拆卸式上盖被支撑在所述主体上，所述凸部位于所述一对卡槽之间，所述插孔贯穿所述可拆卸式上盖。

5.一种半导体的保护层针孔测试用的治具，其特征在于包括：

底座，具有相对的第一表面与第二表面，所述底座的所述第一表面上设有多个沟槽，其中所述多个沟槽沿着第二方向平行设置，用以载置多片试片，且每一所述多个沟槽中具有多个第一通孔，贯穿所述底座的所述第二表面；

一对耳部，沿着通过所述底座中心的第一方向，相对设置在所述底座的外缘，其中每一所述耳部包括：

主体部，自所述底座的所述第一表面向第三方向延伸；以及

延伸部，自所述主体部的顶部向所述第三方向延伸且具有开孔，其中所述第一方向、所述第二方向以及所述第三方向不同；以及

可拆卸式上盖，具有凸部、一对卡槽以及插孔，其中所述一对卡槽的位置与所述延伸部的位置相对应，可以使得所述耳部的所述延伸部穿过而凸出于所述可拆卸式上盖的顶面，且使得所述可拆卸式上盖可以被支撑在所述主体部上，所述凸部位于所述一对卡槽之间，所述插孔贯穿所述可拆卸式上盖。

6.根据权利要求5所述的半导体的保护层针孔测试用的治具，其中每一所述沟槽中的所述第一通孔等距分布。

7.根据权利要求5所述的半导体的保护层针孔测试用的治具，其中相邻两个所述沟槽之间的岛具有多个第二通孔。

8.一种半导体的保护层针孔测试方法，其特征在于包括：

提供多片半导体芯片，每一所述半导体芯片上已形成保护层；

将所提供的每一所述半导体芯片裁切成多片试片；以及

将所述多片试片同时浸置于酸液中。

9.根据权利要求8所述的半导体的保护层针孔测试方法，其中将所述多片试片浸置于酸液中的步骤包括：

将所述多片试片装载于半导体工艺用治具中；以及

将装载着所述多片试片的所述半导体工艺用治具置于酸槽中。

10.根据权利要求9所述的半导体的保护层针孔测试方法，其中将所述半导体工艺用治具包括如权利要求1-7中任一项所述的治具。