CN107946308A - 一种存储器件中形成控制栅的工艺流程方法 - Google Patents
一种存储器件中形成控制栅的工艺流程方法 Download PDFInfo
- Publication number
- CN107946308A CN107946308A CN201711123938.2A CN201711123938A CN107946308A CN 107946308 A CN107946308 A CN 107946308A CN 201711123938 A CN201711123938 A CN 201711123938A CN 107946308 A CN107946308 A CN 107946308A
- Authority
- CN
- China
- Prior art keywords
- mask layer
- device area
- area
- layer
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储器件中形成控制栅的工艺流程方法，应用于半导体的刻蚀工艺中，通过在存储区域形成控制栅极和在逻辑区域刻蚀多晶硅的工艺流程顺序设置，借用已有的工艺条件，进行各项优化并结合后续的制程条件，消除由于无定型碳膜APF的填充不良带来的剥离问题。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种存储器件中形成控制栅的工艺流程方法。
背景技术
P型沟道闪存存储器制程中一般先进行逻辑区域内多晶硅的刻蚀，再进行存储区域内控制栅极的刻蚀。由于存储区域的尺寸较小，且光刻工艺需要在控制栅极区域采用无定型碳膜(Advanced Patterning Film，APF)和无氮介质抗反射层(N Free DielectricAnti Reflective Coating，NFDARC)作为硬掩膜。因此在控制栅极区域，作为硬掩膜的APF需要在已形成图形的逻辑区域(Periphery)中生长。此过程中由于有图形的存在，将给APF工艺带来一定的难度。根据了解，业界内APF的薄膜不具备填充工艺，因此会给后续的制程带来较大的困难与问题。目前的工艺制程如图1所示，结构S11阱APF淀积形成S12,；接着，淀积NFDARC和氧化硅形成结构S13；接着，涂覆光刻胶(PR)，进行控制栅极的光刻形成结构S14；接着，经过S15，使用硫酸双氧水混合液(SPM)进行刻蚀，得到最终结构S16。在此过程中，APF填充不好会导致如图2所示的APF剥离问题。
此外业内为了消除控制栅极形成光刻工艺重新作业时出现的APF剥离问题，采用增加APF的厚度来消除APF在逻辑区图形上的形成的空洞问题。虽然可以消除APF的剥离问题，但是APF厚度增加的同时也会对制程本身以及后续制程带来一系列的问题。
发明内容
根据现有的上述问题，本发明提供一种存储器件中形成控制栅的工艺流程方法，应用于P型沟道闪存存储器的制造工艺中，其中，提供一晶圆，所述晶圆包括形成半导体器件的衬底，所述衬底划分为第一器件区域和第二器件区域，所述第一器件区域和所述第二器件区域的表面为一多晶硅层；
包括以下步骤：
步骤S1、于所述多晶硅层表面涂覆一硬掩膜层；
步骤S2、去除所述第一器件区域表面的所述硬掩膜层，暴露所述多晶硅层；
步骤S3、于所述多晶硅层和所述硬掩膜层表面形成一第一掩膜层，图案化所述第一掩膜层，于所述第一器件区域预定位置形成工艺窗口；
步骤S4、通过所述第一掩膜层对所述第一器件区域进行刻蚀，停留于所述衬底表面，形成第一器件区域控制栅极；
步骤S5、去除所述第一掩膜层，于所述硬掩膜层及所述第一区域表面形成一第二掩膜层，图案化所述第二掩膜层，于所述第二器件区域预定位置形成工艺窗口；
步骤S6、通过所述第二掩膜层对所述第二器件区域进行刻蚀，停留于所述衬底表面，形成所述第二器件区域栅极；随后，去除所述第二掩膜层。
其中，所述存储器件为P型沟道闪存存储器。
其中，所述第一区域为存储区。
其中，所述第二区域为逻辑区域。
其中，所述步骤S2中去除所述硬掩膜层的方法包括以下步骤：
步骤S21、于所述硬掩膜层表面形成一第三掩膜层；
步骤S22、图案化所述第三掩膜层，于所述第一器件区域形成工艺窗口；
步骤S23、通过所述第三掩膜层对所述第一器件区域进行刻蚀，贯通所述硬掩膜层，暴露所述多晶硅层；
步骤S24、去除所述第三掩膜层。
其中，所述步骤S22中，图案化所述第三掩膜层时使用的光罩为所述第二器件区域离子注入时使用的光罩。
其中，形成所述第一掩膜层的方法为依次覆盖无定型碳、无氮介质抗反射涂层和光刻胶。
其中，所述步骤S4中所述刻蚀方法为反应离子刻蚀。
其中，所述步骤S6中所述刻蚀方法为反应离子刻蚀。
有益效果：通过在存储区域形成控制栅极和在逻辑区域刻蚀多晶硅的工艺流程顺序设置，借用已有的工艺条件，进行各项优化并结合后续的制程条件，消除由于APF的填充不良带来的剥离问题。
附图说明
图1现有技术中APF在有图形的逻辑区形成脆弱点的过程；
图2现有技术中控制栅极形成光刻工艺重新作业后出现的APF剥离现象；
图3～7本发明各步骤形成的结构示意图；
图8本发明方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
在一个较佳的实施例中，提供一种存储器件中形成控制栅的工艺流程方法，应用于P型沟道闪存存储器的制造工艺中，其中，提供一晶圆，所述晶圆包括形成半导体器件的衬底，所述衬底划分为第一器件区域8和第二器件区域7，所述第一器件区域8和所述第二器件区域7的表面为一多晶硅层2
包括以下步骤：
步骤S1、于所述多晶硅层2表面涂覆一硬掩膜层1；
步骤S2、去除所述第一器件区域表面的所述硬掩膜层1，暴露所述多晶硅层2；
步骤S3、于所述多晶硅层2和所述硬掩膜层1表面形成一第一掩膜层，图案化所述第一掩膜层，于所述第一器件区域预定位置形成工艺窗口；
步骤S4、通过所述第一掩膜层对所述第一器件区域8进行刻蚀，停留于所述衬底表面，形成第一器件区域8控制栅极；
步骤S5、去除所述第一掩膜层，于所述硬掩膜层及所述第一区域表面形成一第二掩膜层，图案化所述第二掩膜层，于所述第二器件区域7预定位置形成工艺窗口；
步骤S6、通过所述第二掩膜层对所述第二器件区域7进行刻蚀，停留于所述衬底表面，形成所述第二器件区域栅极；随后，去除所述第二掩膜层。
上述技术方案中，通过在存储区域形成控制栅极和在逻辑区域刻蚀多晶硅的工艺流程顺序设置，借用已有的工艺条件，进行各项优化并结合后续的制程条件，消除由于APF的填充不良带来的剥离问题。
在一个较佳的实施例中，第一器件区域表面依次覆盖有多晶硅层9、ONO结构层(即氧化硅-氮化硅-氧化硅结构层)3、多晶硅层2；第二器件区域表面依次覆盖有ONO结构层3、多晶硅层2。
在一个较佳的实施例中，存储器件可以为P型沟道闪存存储器。
在一个较佳的实施例中，第一器件区域8为存储区，第二器件区域7为逻辑区。
在一个较佳的实施例中，步骤S1，在第一器件区域8和第二器件区域7的表面涂覆一硬掩膜层1，形成如图3所示结构。
在一个较佳的实施例中，步骤S2，在硬掩膜层上形成一掩膜层(图中未示出)，并用第一器件区域8的离子注入光罩对掩膜层进行光刻，图案化第一器件区域表面的掩膜层；随后，在掩膜层上打开工艺窗口，通过刻蚀，去除第一器件区域8表面的硬掩膜层1，形成如图4所示结构。
在一个较佳的实施例中，步骤S3，在第一器件区域8的多晶硅层2表面和第二器件区域7的硬掩膜层1表面依次涂覆APF6、NFDARC5和光刻胶(图中未示出)，形成如图5所示的掩膜层结构；在第一器件区域8的预定位置对掩膜层图案化，并打开工艺窗口。
在一个较佳的实施例中，步骤S4，通过掩膜层，采用例如反应离子刻蚀对第一器件区域8进行刻蚀，直至形成如图6所示的第一器件区域控制栅极。
在一个较佳的实施例中，步骤S5，去除掩膜层，在第二器件区域7的硬掩膜层1表面和第一器件区域8表面涂覆一掩膜层(图中未示出)，在第二器件区域8的预定位置对掩膜层进行图案化，并打开工艺窗口。
在一个较佳的实施例中，步骤S6，通过掩膜层，采用例如反应离子刻蚀对第二器件区域进行刻蚀，直至形成如图7所示的第二器件区域7控制栅极。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (9)
1.一种存储器件中形成控制栅的工艺流程方法，其特征在于，提供一晶圆，所述晶圆包括形成半导体器件的衬底，所述衬底划分为第一器件区域和第二器件区域，所述第一器件区域和所述第二器件区域的表面为一多晶硅层
包括以下步骤：
步骤S1、于所述多晶硅层表面涂覆一硬掩膜层；
步骤S2、去除所述第一器件区域表面的所述硬掩膜层，暴露所述多晶硅层；
步骤S3、于所述多晶硅层和所述硬掩膜层表面形成一第一掩膜层，图案化所述第一掩膜层，于所述第一器件区域预定位置形成工艺窗口；
步骤S4、通过所述第一掩膜层对所述第一器件区域进行刻蚀，停留于所述衬底表面，形成第一器件区域控制栅极；
步骤S5、去除所述第一掩膜层，于所述硬掩膜层及所述第一区域表面形成一第二掩膜层，图案化所述第二掩膜层，于所述第二器件区域预定位置形成工艺窗口；
步骤S6、通过所述第二掩膜层对所述第二器件区域进行刻蚀，停留于所述衬底表面，形成所述第二区域栅极；随后，去除所述第二掩膜层。
2.根据权利要求1中的方法，其特征在于，所述存储器件为P型沟道闪存存储器。
3.根据权利要求1中的方法，其特征在于，所述第一区域为存储区。
4.根据权利要求1中的方法，其特征在于，所述第二区域为逻辑区域。
5.根据权利要求1中的方法，其特征在于，所述步骤S2中去除所述硬掩膜层的方法包括以下步骤：
步骤S21、于所述硬掩膜层表面形成一第三掩膜层；
步骤S22、图案化所述第三掩膜层，于所述第一器件区域形成工艺窗口；
步骤S23、通过所述第三掩膜层对所述第一器件区域进行刻蚀，贯通所述硬掩膜层，暴露所述多晶硅层；
步骤S24、去除所述第三掩膜层。
6.根据权利要求5中所述的方法，其特征在于，所述步骤S22中，图案化所述第三掩膜层时使用的光罩为所述第二器件区域离子注入时使用的光罩。
7.根据权利要求1中的方法，其特征在于，形成所述第二掩膜层的方法为依次覆盖无定型碳、无氮介质抗反射涂层和光刻胶。
8.根据权利要求1中的方法，其特征在于，所述步骤S4中所述刻蚀方法为反应离子刻蚀。
9.根据权利要求1中的方法，其特征在于，所述步骤S6中所述刻蚀方法为反应离子刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711123938.2A CN107946308B (zh) | 2017-11-14 | 2017-11-14 | 一种存储器件中形成控制栅的工艺流程方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711123938.2A CN107946308B (zh) | 2017-11-14 | 2017-11-14 | 一种存储器件中形成控制栅的工艺流程方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946308A true CN107946308A (zh) | 2018-04-20 |
| CN107946308B CN107946308B (zh) | 2020-11-03 |
Family
ID=61932081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711123938.2A Active CN107946308B (zh) | 2017-11-14 | 2017-11-14 | 一种存储器件中形成控制栅的工艺流程方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946308B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1396660A (zh) * | 2001-07-05 | 2003-02-12 | 富士通株式会社 | 半导体集成电路器件及其制造方法 |
| CN104600034A (zh) * | 2015-01-31 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的制备方法 |
| CN106816441A (zh) * | 2015-12-02 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2017
- 2017-11-14 CN CN201711123938.2A patent/CN107946308B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1396660A (zh) * | 2001-07-05 | 2003-02-12 | 富士通株式会社 | 半导体集成电路器件及其制造方法 |
| CN104600034A (zh) * | 2015-01-31 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的制备方法 |
| CN106816441A (zh) * | 2015-12-02 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946308B (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100846974B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| CN102148259A (zh) | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 | |
| CN106856163A (zh) | 一种高深宽比图形结构的形成方法 | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| CN107403758A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN101995713A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN106783626A (zh) | 薄膜晶体管、阵列基板和显示装置的制造方法 | |
| CN101661941A (zh) | Tft-lcd阵列基板结构及其制备方法 | |
| CN102096310B (zh) | 光刻胶图案的修正方法及刻蚀方法 | |
| CN109786335A (zh) | 阵列基板结构的制备方法、阵列基板及显示面板 | |
| CN103346119A (zh) | 一种减小铜互连沟槽关键尺寸的方法 | |
| CN103439862B (zh) | 栅极lele双重图形成型方法 | |
| CN103337476A (zh) | 一种减小铜互连沟槽关键尺寸的方法 | |
| CN106449378B (zh) | 一种改善高深宽比光刻胶形貌的结构和方法 | |
| CN107946308A (zh) | 一种存储器件中形成控制栅的工艺流程方法 | |
| CN103227143A (zh) | 浅沟槽隔离工艺 | |
| CN102969235B (zh) | 一种小尺寸线端间距的形成方法 | |
| CN103645609B (zh) | 一种改善光刻胶形貌的方法 | |
| CN110534415A (zh) | 一种多尺寸栅极及其制造方法 | |
| CN109856908A (zh) | 一种掩膜版、显示基板及其制备方法和显示装置 | |
| KR20130008730A (ko) | 반도체 소자의 ｓｔｉ 트렌치 형성 방법 | |
| CN105161409B (zh) | U形栅极的形成方法 | |
| CN115568276A (zh) | 量子器件的制备方法、超导电路及量子芯片 | |
| CN108107497A (zh) | 光栅制作方法 | |
| CN109427546A (zh) | 半导体结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |