CN107946073A - 巨介电常数电容器及其制备方法 - Google Patents
巨介电常数电容器及其制备方法 Download PDFInfo
- Publication number
- CN107946073A CN107946073A CN201711123815.9A CN201711123815A CN107946073A CN 107946073 A CN107946073 A CN 107946073A CN 201711123815 A CN201711123815 A CN 201711123815A CN 107946073 A CN107946073 A CN 107946073A
- Authority
- CN
- China
- Prior art keywords
- dielectric constant
- semiconductor
- upper strata
- thickness
- lower floor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 37
- 238000002360 preparation method Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000012212 insulator Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 9
- 230000010287 polarization Effects 0.000 abstract description 8
- 230000009471 action Effects 0.000 abstract description 6
- 238000009825 accumulation Methods 0.000 abstract description 3
- 230000035508 accumulation Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种巨介电常数电容器，所述巨介电常数电容器包括上层、中层与下层，所述上层与下层均为绝缘体，所述中层为半导体。本发明的巨介电常数电容器通过将巨介电常数电容器外部即上层与下层设置成绝缘体，中层设置为半导体，由于半导体具有较多载流子和空间电荷，这些正负电荷在外加电场的作用下发生分离，分别在上、下表面绝缘体靠近半导体的一侧聚积形成极化，以达到形成较大的介电常数的效果；又因为这些聚积的电荷并被限制在绝缘体下而不是参与到外电路中形成电流，达到漏电损耗小的效果。
Description
技术领域
本发明涉及一种巨介电常数电容器及其制备方法，属于半导体巨介电常数电容器领域。
背景技术
由于对于尺寸微型化和高能量存储密度的需求，巨介电常数材料一直是现代巨介电常数电容器、滤波器等电子器件研究的热点。
传统的极化理论主要分为三种：电子位移极化机制，离子位移极化机制和电偶极子取向极化机制。电子位移极化主要是组成介质的原子或离子，在电场作用下，原子的或离子的正负电荷中心不重合，即带正电的原子核与其壳层电子的负电中心不重合，因而产生感应偶极矩。离子位移极化主要是组成介质的正负离子，在电场作用下，正负离子产生相对位移。因为正负离子的距离发生改变而产生的感应偶极矩。电偶极子取向极化主要是组成介质的分子为有极分子，在没有外电场时固有的偶极矩取向是无规则的，而有电场后会随外电场重新排列，因固有偶极矩转向而在介质中产生偶极矩。这些极化在外电场作用下都只会被限制在原子或晶胞内，并不能在外电路中形成宏观的电流，因此不会导致漏电损耗。然而，实际材料内部总会有一些空间电荷，这些空间电荷在外电场作用下也可以重新排列的，它们通常不能被限制在电介质材料内部而是参与到外部电路的电流中去，这就会导致漏电损耗的增大。
发明内容
本发明的目的在于提供一种巨介电、低损耗的巨介电常数电容器及其制备方法。
为达到上述目的，本发明提供如下技术方案：一种巨介电常数电容器，所述巨介电常数电容器包括上层、中层与下层，所述上层与下层均为绝缘体，所述中层为半导体。
进一步地，所述半导体内设置有载流子，所述载流子浓度范围为1016-1021cm3
进一步地，所述上层与下层的厚度总和小于所述中层厚度，所述中层厚度与所述上层与下层的厚度总和的厚度比不小于1000。
本发明还提供了一种巨介电常数电容器的制备方法，所述方法包括如下步骤：将三个平板巨介电常数电容器串联，分为上层、中层与下层，所述上层与下层均为绝缘体，所述中层为半导体。
进一步地，所述半导体内设置有载流子，所述载流子浓度范围为1016-1021cm3。
进一步地，所述上层与下层的厚度总和小于所述中层厚度，所述中层厚度与所述上层与下层的厚度总和的厚度比不小于1000。
本发明的有益效果在于：通过将巨介电常数电容器外部即上层与下层设置成绝缘体，中层设置为半导体，由于半导体具有较多载流子和空间电荷，这些正负电荷在外加电场的作用下发生分离，分别在上、下表面绝缘体靠近半导体的一侧聚积形成极化，以达到形成较大的介电常数的效果；又因为这些聚积的电荷并被限制在绝缘体下而不是参与到外电路中形成电流，达到漏电损耗小的效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1a为本发明的巨介电常数电容器的剖面图。
图1b为本发明的巨介电常数电容器施加外电场后的电荷分布图。
图1c为本发明的巨介电常数电容器的各部分具体参数。
图2为本发明的巨介电常数电容器的等效电路图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
请参见图1a至图2，本发明的一较佳实施例中的巨介电常数电容器包括上层1、中层2与下层3，所述上层1与下层3均为绝缘体，所述中层2为半导体。所述半导体2内设置有载流子，所述载流子浓度范围为1016-1021cm3。由于在实际生产过程中，当载流子浓度超过1021/cm3，很难进一步进行有效掺杂，并且高掺杂浓度的情况下，通过进一步提高载流子浓度，达到介电常数不会有明显增加的效果。载流子浓度低于1016/cm3时，能够被外加电场分离的正负电荷较少，不能提供足够大的极化。所述上层1与下层3的厚度总和小于所述中层2，所述中层2与所述上层1与下层3的厚度总和的厚度比不小于1000。
本发明还提供了一种巨介电常数电容器的制备方法，所述方法包括如下步骤：将三个平板巨介电常数电容器串联，分别为上层1、中层2与下层3；所述上层1与下层3电容值均记为C1，厚度均为d1/2。在本实施例中，为了说明方便，所述上层1与下层3的厚度设置为相等。诚然，在其他实施例中，所述上层1与下层3的厚度也可不相等，只要上层1与下层3的厚度达到一定厚度，足以形成绝缘层。所述中层2电容值记为C2，厚度为d2，串联后的巨介电常数电容器的总厚度记为d＝d1+d2，由于三个平板巨介电常数电容器串联，那么总电容记为绝缘体电容记为半导体2电容记为则得到串联后的巨介电常数电容器的总介电常数为设置d2/d1或者εr2的大小，d2/d1或者εr2值越大，串联后的巨介电常数电容器的介电常数越大，则得到巨介电常数电容器，其中ε0是真空介电常数，εr1是绝缘体介电常数，εr2是半导体介电常数，s为平板巨介电常数电容器的面积。
在本实施例中，当d1/d2＝1时，εr2/εr1＝1，那么总介电常数εr等于0.5εr2，即此时的总介电常数也就约等于外部绝缘体1(3)的介电常数εr1的一半。如表格1中第二行第二列的数值所示。
与上述实施例1不同的是，在本发明实施例2中，当增加半导体2的厚度d2为绝缘体1(3)厚度d1的1000倍，即d1/d2＝0.001时，同时，增加半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的1000倍，如表格1中第五行第五列的数值所示，此时的总介电常数约等于500εr1，比实施例1有了明显提高。
与上述实施例2不同的是，在本发明实施例3中，当增加半导体2的厚度d2为绝缘体1(3)厚度d1的10000倍，即d1/d2＝0.0001时，同时，增加半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的1000倍，如表格1中第五行第六列的数值所示，此时的总介电常数约等于1000εr1，比实施例1有了明显提高。
与上述实施例3不同的是，在本发明实施例4中，当增加半导体2的厚度d2为绝缘体1(3)厚度d1的100000倍，即d1/d2＝0.00001时，同时，增加半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的1000倍，如表格1中第五行第七列的数值所示，此时的总介电常数约等于1000εr1，比实施例1有了明显提高，但此时继续增加半导体2与绝缘体1(3)的厚度比例对总介电常数几乎没有影响。
与上述实施例4不同的是，在本发明实施例5中，当增加半导体2的厚度d2为绝缘体1(3)厚度d1的1000倍，即d1/d2＝0.001时，同时，增加半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的10000倍，如表格1中第六行第五列的数值所示，此时的总介电常数约等于1000εr1，比实施例1有了明显提高。
与上述实施例5不同的是，在本发明实施例6中，当增加半导体2的厚度d2为绝缘体1(3)厚度d1的10000倍，即d1/d2＝0.0001时，同时，增加半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的10000倍，如表格1中第六行第六列的数值所示，此时的总介电常数约等于5000εr1，比实施例1有了明显提高。
与上述实施例6不同的是，在本发明实施例7中，当增加半导体2的厚度d2为绝缘体1(3)厚度d1的100000倍，即d1/d2＝0.00001时，同时，增加半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的10000倍，如表格1中第六行第七列的数值所示，此时的总介电常数约等于10000εr1，比实施例1有了明显提高，但此时继续增加半导体2与绝缘体1(3)的厚度比例对总介电常数几乎没有影响。
与上述实施例7不同的是，在本发明实施例8中，当增加半导体2的厚度d2为绝缘体1(3)厚度d1的1000倍，即d1/d2＝0.001时，同时，增加半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的100000倍，如表格1中第七行第五列的数值所示，此时的总介电常数约等于1000εr1，比实施例1有了明显提高。
与上述实施例8不同的是，在本发明实施例9中，当增加半导体2的厚度d2为绝缘体1(3)厚度d1的10000倍，即d1/d2＝0.0001时，同时，增加半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的100000倍，如表格1中第七行第六列的数值所示，此时的总介电常数约等于10000εr1，比实施例1有了明显提高。
与上述实施例9不同的是，在本发明实施例10中，当增加半导体2的厚度d2为绝缘体1(3)厚度d1的100000倍，即d1/d2＝0.00001时，同时，增加半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的100000倍，如表格1中第七行第七列的数值所示，此时的总介电常数约等于50000εr1，比实施例1有了明显提高。
以上结果表明：相比于实施例1，只要半导体2的厚度d2为绝缘体1(3)厚度d1的1000倍以上，同时，半导体2的介电常数εr2为绝缘体1(3)的介电常数εr1的1000倍以上，总介电常数提高了很多，同时，由于绝缘体1(3)的存在，损耗不会增加。
综上所述：通过将巨介电常数电容器外部即上层1与下层3设置成绝缘体1(3)，中层2设置为半导体2，由于半导体2具有较多载流子和空间电荷，这些正负电荷在外加电场的作用下发生分离，分别在上、下表面绝缘体1(3)靠近半导体2的一侧聚积形成极化，以达到形成较大的介电常数的效果；又因为这些聚积的电荷并被限制在绝缘体1(3)下而不是参与到外电路中形成电流，达到漏电损耗小的效果。
表格1
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种巨介电常数电容器，其特征在于，所述巨介电常数电容器包括上层、中层与下层，所述上层与下层均为绝缘体，所述中层为半导体。
2.如权利要求1所述的巨介电常数电容器，其特征在于，所述半导体内设置有载流子，所述载流子浓度范围为1016-1021cm3。
3.如权利要求1所述的巨介电常数电容器，其特征在于，所述上层与下层的厚度总和小于所述中层的厚度，所述中层厚度与所述上层与下层的厚度总和的厚度比不小于1000。
4.一种巨介电常数电容器的制备方法，其特征在于，所述方法包括如下步骤：将三个平板巨介电常数电容器串联，分为上层、中层与下层，所述上层与下层均为绝缘体，所述中层为半导体。
5.如权利要求5所述的巨介电常数电容器的制备方法，其特征在于，所述半导体内设置有载流子，所述载流子浓度范围为1016-1021cm3。
6.如权利要求5所述的巨介电常数电容器的制备方法，其特征在于，所述上层与下层的厚度总和小于所述中层，所述中层与所述上层与下层的厚度总和的厚度比不小于1000。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711123815.9A CN107946073A (zh) | 2017-11-14 | 2017-11-14 | 巨介电常数电容器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711123815.9A CN107946073A (zh) | 2017-11-14 | 2017-11-14 | 巨介电常数电容器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107946073A true CN107946073A (zh) | 2018-04-20 |
Family
ID=61932060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711123815.9A Pending CN107946073A (zh) | 2017-11-14 | 2017-11-14 | 巨介电常数电容器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946073A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102282646A (zh) * | 2009-01-16 | 2011-12-14 | 利兰·斯坦福青年大学托管委员会 | 量子点超级电容器和电子电池 |
| CN102959658A (zh) * | 2010-06-24 | 2013-03-06 | 小利兰·斯坦福大学托管委员会 | 通过嵌入隧穿纳米结构的高能量存储电容器 |
| CN103664168A (zh) * | 2013-11-27 | 2014-03-26 | 陕西科技大学 | 一种BCTZ-xLa体系多功能电子陶瓷的制备方法 |
| CN104992837A (zh) * | 2015-07-21 | 2015-10-21 | 苏州电力电容器有限公司 | 应用于准法拉第超级电容器的复合基材及其制法与应用 |
| CN105967678A (zh) * | 2016-04-29 | 2016-09-28 | 江苏大学 | 一种巨介陶瓷电容器介质及其制备方法 |
-
2017
- 2017-11-14 CN CN201711123815.9A patent/CN107946073A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102282646A (zh) * | 2009-01-16 | 2011-12-14 | 利兰·斯坦福青年大学托管委员会 | 量子点超级电容器和电子电池 |
| CN102959658A (zh) * | 2010-06-24 | 2013-03-06 | 小利兰·斯坦福大学托管委员会 | 通过嵌入隧穿纳米结构的高能量存储电容器 |
| CN103664168A (zh) * | 2013-11-27 | 2014-03-26 | 陕西科技大学 | 一种BCTZ-xLa体系多功能电子陶瓷的制备方法 |
| CN104992837A (zh) * | 2015-07-21 | 2015-10-21 | 苏州电力电容器有限公司 | 应用于准法拉第超级电容器的复合基材及其制法与应用 |
| CN105967678A (zh) * | 2016-04-29 | 2016-09-28 | 江苏大学 | 一种巨介陶瓷电容器介质及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | Colossal permittivity materials as superior dielectrics for diverse applications | |
| CN102543438B (zh) | 一种叠片式金属化薄膜电容器的电极结构 | |
| DE112011106043T5 (de) | Herstellung von elektrochemischen Kondensatoren mit porösem Silicium | |
| DE112012006276T5 (de) | Energiespeichergerät, Verfahren der Herstellung desselben und mobiles Elektronikgerät, dasselbe enthaltend | |
| CN104285265A (zh) | 陶瓷多层电容器 | |
| CN103346014B (zh) | 石墨纸-钛酸钡陶瓷薄膜电容器及其制备方法 | |
| US8633533B2 (en) | Semiconductor integrated circuit having capacitor for providing stable power and method of manufacturing the same | |
| CN101783286B (zh) | 结构为金属-绝缘体-金属的电容器制造方法 | |
| CN105529398A (zh) | 电阻式随机存取存储器及其制造方法 | |
| Lallemand et al. | Silicon interposers with integrated passive devices, an excellent alternativ to discrete components | |
| CN107946073A (zh) | 巨介电常数电容器及其制备方法 | |
| CN102738124A (zh) | 新型的分形图案接地屏蔽结构 | |
| CN104425441B (zh) | 一种mom电容器 | |
| Le et al. | Simultaneous enhancement of specific capacitance and potential window of graphene-based electric double-layer capacitors using ferroelectric polymers | |
| CN103426729A (zh) | 提高整合被动器件电感器q值的方法 | |
| Wang et al. | Flexible and biocompatible polystyrene/multi-walled carbon nanotubes films with high permittivity and low loss | |
| TW201135766A (en) | Energy storage device | |
| CN106463617A (zh) | 电池 | |
| Fiorentino et al. | 3D solid-state supercapacitors obtained by ALD coating of high-density carbon nanotubes bundles | |
| KR101536509B1 (ko) | 고유전율 금속산화물이 증착된 카본을 적용한 전극 및 이를 포함하는 전기화학적 에너지 저장장치 | |
| CN116458282A (zh) | 用于金属-绝缘体-金属电容器的四层高k | |
| CN203521167U (zh) | 抑制电磁干扰用聚丙烯薄膜电容器 | |
| CN104808409B (zh) | 阵列基板、阵列基板制造方法和显示装置 | |
| CN102683007A (zh) | 储电元件 | |
| CN202650838U (zh) | 具有石墨烯导电层的电容器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180420 |
|
| RJ01 | Rejection of invention patent application after publication |