CN107925411A - 用于使用脉冲吞没技术使分频器同步的方法和装置 - Google Patents
用于使用脉冲吞没技术使分频器同步的方法和装置 Download PDFInfo
- Publication number
- CN107925411A CN107925411A CN201680048315.0A CN201680048315A CN107925411A CN 107925411 A CN107925411 A CN 107925411A CN 201680048315 A CN201680048315 A CN 201680048315A CN 107925411 A CN107925411 A CN 107925411A
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- fractional frequency
- sensing
- sensing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000009747 swallowing Effects 0.000 title abstract description 5
- 238000005516 engineering process Methods 0.000 title description 21
- 230000001629 suppression Effects 0.000 claims abstract description 55
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 10
- 238000001514 detection method Methods 0.000 claims description 24
- 230000003139 buffering effect Effects 0.000 claims description 19
- 230000000737 periodic effect Effects 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 15
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 20
- 238000004891 communication Methods 0.000 description 15
- 230000001360 synchronised effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 241000167880 Hirundinidae Species 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 7
- 230000002902 bimodal effect Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 210000001367 artery Anatomy 0.000 description 6
- 238000004080 punching Methods 0.000 description 6
- 210000003462 vein Anatomy 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000001914 filtration Methods 0.000 description 4
- 101100115215 Caenorhabditis elegans cul-2 gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000003032 molecular docking Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000035559 beat frequency Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000001235 sensitizing effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 235000007516 Chrysanthemum Nutrition 0.000 description 1
- 244000189548 Chrysanthemum x morifolium Species 0.000 description 1
- 241000760358 Enodes Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
- H03L7/0993—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider and a circuit for adding and deleting pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
用于使用脉冲吞没来使不同LO路径中的分频器同步的方法和装置。一个示例装置一般地包括：第一路径，其具有被配置为从第一周期信号生成第一分频信号的第一分频器；第二路径，其具有被配置为从第二周期信号生成第二分频信号的第二分频器；相位检测器，其被配置为比较基于第一分频信号的第一感测信号的相位和基于第二分频信号的第二感测信号的相位，并且如果第一感测信号和第二感测信号异相则生成第一触发信号；以及第一脉冲抑制器，其被配置为响应于第一触发信号而将第一周期信号的脉冲抑制至少一个周期以调节第一分频信号的相位。
Description
根据“35 U.S.C.§119”要求优先权
本申请要求于2015年8月19日提交的美国专利申请No.14/829,723的权益，其全部内容通过引用并入本文。
技术领域
本公开的某些方面一般地涉及电子电路，并且更具体地涉及基于脉冲吞没技术来同步不同的振荡器路径中的分频器。
背景技术
无线通信网络被广泛地部署以提供各种通信服务，诸如电话、视频、数据、消息传送、广播等。通常是多址网络的这样的网络通过共享可用的网络资源来支持多个用户的通信。例如，一个网络可以是根据电气和电子工程师协会(IEEE)802.11标准(例如，Wi-Fi)的无线局域网(WLAN)或根据IEEE 802.15标准的无线个域网(WPAN)。另一示例无线网络可以是3G(第三代移动电话标准和技术)、4G或后代系统，其可以经由各种无线电接入技术(RAT)中的任一项提供网络服务，包括EVDO(演进数据优化)、1xRTT(1倍无线电传输技术或简单地1x)、W-CDMA(宽带码分多址)、UMTS-TDD(通用移动电信系统-时分双工)、HSPA(高速分组接入)、GPRS(通用分组无线电业务)或EDGE(全球演进的增强数据速率)。3G网络是一个广域蜂窝电话网络，除了语音呼叫之外，它还发展成包含高速互联网接入和视频电话。而且，与其他网络系统相比，3G网络可以更为成熟并且提供更大的覆盖范围。这样的多址网络还可以包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统、单载波FDMA(SC-FDMA)网络、第三代合作伙伴项目(3GPP)长期演进(LTE)网络和高级长期演进(LTE-A)网络。
无线通信网络可以包括可以支持多个移动台的通信的多个基站。移动台(MS)可以经由下行链路和上行链路与基站(BS)通信。下行链路(或前向链路)是指从基站到移动台的通信链路，而上行链路(或后向链路)是指从移动台到基站的通信链路。基站可以在下行链路上向移动台传输数据和控制信息，以及/或者可以在上行链路上从移动台接收数据和控制信息。前向和/或后向链路可以经由单输入单输出(SISO)、多输入单输出(MISO)或多输入多输出(MIMO)技术来建立。
MIMO系统采用多个(NT)发射天线和多个(NR)接收天线进行数据传输。由NT个发射天线和NR个接收天线形成的MIMO信道可以被分解成NS个独立信道，其也被称为空间信道，其中NS≤min{NT,NR}。NS独立信道中的每一个对应于一个维度。如果利用由多个发射和接收天线创建的附加维度，则MIMO系统可以提供改进的性能(例如，更高的吞吐量和/或更高的可靠性)。
无线通信设备(例如，MIMO通信中采用的移动台和/或基站)的某些射频(RF)前端具有多个接收器(RX)路径、多个发射器(TX)路径或多个收发器路径，也被称为链路。多路径RF前端中的这些路径(链路)中的每一个可以具有其自己的本地振荡器(LO)。各种LO信号可以使用例如与每个LO路径相关联的除2(Div2)分频器从单个压控振荡器(VCO)生成。尽管所有的分频器可以输出相同的LO频率，但是LO路径中的每个分频器可以相对于另一LO路径中的另一分频器同相(0°)或者异相(180°)任意地启动。为了实现特定的能力或执行某些功能，诸如波束形成和MIMO通信，可能期望同相操作位于不同LO路径中的分频器。
因此，需要用于检测两个或更多个高频周期信号是同相还是异相以及调节异相信号的相位的技术和装置。
发明内容
本公开的某些方面一般地涉及使用脉冲抑制来调节由不同电路路径中的分频器输出的信号的相位(例如，试图使分频信号同步)。
本公开的某些方面提供了一种用于生成多个周期信号的装置。该装置一般地包括：第一电路路径，其具有被配置为对第一周期信号进行分频以生成第一分频信号的第一分频器；第二电路路径，其具有被配置为对第二周期信号进行分频以生成第二分频信号的第二分频器；相位检测电路，其耦合到第一电路路径和第二电路路径，并且被配置为比较基于第一分频信号的第一感测信号的相位和基于第二分频信号的第二感测信号的相位并且在第一感测信号和第二感测信号异相的情况下生成第一触发信号；以及第一脉冲抑制电路，其耦合到相位检测电路，并且被配置为响应于第一触发信号而将第一周期信号的脉冲抑制至少一个周期以调节第一分频信号的相位。
根据某些方面，第一感测信号是第一分频信号(或者是第一分频信号的缓冲版本)。对于某些方面，第二感测信号是第二分频信号(或者是第二分频信号的缓冲版本)。
根据某些方面，该装置还包括耦合到相位检测电路的第二脉冲抑制电路，其中相位检测电路被配置为在所述第一感测信号和第二感测信号异相的情况下生成第二触发信号，并且其中第二脉冲抑制电路被配置为响应于第二触发信号而将第二周期信号的脉冲抑制至少一个周期以调节第二分频信号的相位。
根据某些方面，该装置还包括：被配置为对第一分频信号进行分频以生成第三分频信号的第三分频器，其中第一感测信号是第三分频信号(或第三分频信号的缓冲版本)；以及被配置为对第二分频信号进行分频以生成第四分频信号的第四分频器，其中第二感测信号是第四分频信号(或第四分频信号的缓冲版本)。对于某些方面，该装置还包括耦合到相位检测电路的第二脉冲抑制电路，其中相位检测电路被配置为在第一感测信号和所述第二感测信号异相的情况下生成第二触发信号，其中第二脉冲抑制电路被配置为响应于第二触发信号而将第一分频信号的脉冲抑制至少一个周期以调节第三分频信号的相位。对于某些方面，该装置还包括耦合到相位检测电路的第三脉冲抑制电路，其中相位检测电路被配置为在第一感测信号和第二感测信号异相的情况下生成第三触发信号，并且其中第三脉冲抑制电路被配置为响应于第三触发信号而将第二周期信号的脉冲抑制至少一个周期以调节第二分频信号的相位。对于某些方面，该装置还包括耦合到相位检测电路的第四脉冲抑制电路，其中相位检测电路被配置为在第一感测信号和第二感测信号异相的情况下生成第四触发信号，并且其中第四脉冲抑制电路被配置为响应于第四触发信号而将第二分频信号的脉冲抑制至少一个周期以调节第四分频信号的相位。
根据某些方面，该装置还包括：第三电路路径，其具有被配置为对第三周期信号进行分频以生成第三分频信号的第三分频器，其中相位检测电路还耦合到第三电路路径并且还被配置为比较基于第三分频信号的第三感测信号的相位与第一感测信号或第二感测信号的相位，并且如果第三感测信号与第一感测信号或第二感测信号分别异相，则生成第二触发信号；以及第二脉冲抑制电路，其耦合到相位检测电路，并且被配置为响应于第二触发信号而将第三周期信号的脉冲抑制至少一个周期以调节第三分频信号的相位。
根据某些方面，第一脉冲抑制电路包括：多个延迟(D)触发器和与多个D触发器的输出进行对接的第一组合逻辑，用以基于第一周期信号和来自相位检测电路的第一触发信号而生成门控脉冲；以及第二组合逻辑，其与第一组合逻辑的输出和第一周期信号进行对接，并且被配置为基于门控脉冲来将第一周期信号的脉冲抑制至少一个周期。
根据某些方面，相位检测电路包括：异或(XOR)逻辑，其被配置为接收第一感测信号和第二感测信号；一个或多个低通滤波器，其耦合到XOR逻辑；以及一个或多个比较器，其耦合到一个或多个低通滤波器并且被配置为生成包括第一触发信号的相位检测电路的一个或多个输出。
根据某些方面，相位检测电路被配置为(仅)在该装置复位或电力循环的情况下比较第一感测信号的相位和第二感测信号的相位。
根据某些方面，第一分频器包括被配置为生成第一分频信号的同相(I)和正交(Q)版本的第一I/Q分频器，并且第二分频器包括被配置为生成第二分频信号的I和Q版本的第二I/Q分频器。对于某些方面，第一感测信号基于第一分频信号的I版本，并且第二感测信号基于第二分频信号的I版本。对于其他方面，第一感测信号基于第一分频信号的Q版本，并且第二感测信号基于第二分频信号的Q版本。
根据某些方面，相位检测电路被配置为检测第一感测信号和第二感测信号之间的0或180°相位差。对于其他方面，相位检测电路被配置为检测第一感测信号和第二感测信号之间的0°、90°、180°或270°相位差。
根据某些方面，第一分频信号的相位被调节，使得第一分频信号和第二分频信号同相。
根据某些方面，该装置还包括：压控振荡器(VCO)；第一放大器，其被配置为从VCO的输出信号生成第一周期信号；以及第二放大器，其被配置为从VCO的输出信号生成第二周期信号。
本公开的某些方面提供了一种生成多个周期信号的方法。该方法一般地包括：对第一周期信号进行分频以生成第一分频信号；对第二周期信号进行分频以生成第二分频信号；比较基于第一分频信号的第一感测信号的相位和基于第二分频信号的第二感测信号的相位；如果第一感测信号和第二感测信号异相，则生成第一触发信号；以及响应于第一触发信号而将第一周期信号的脉冲抑制至少一个周期以调节第一分频信号的相位。
本公开的某些方面提供了一种用于生成多个周期信号的装置。该装置一般地包括：用于对第一周期信号进行分频以生成第一分频信号的部件；用于对第二周期信号进行分频以生成第二分频信号的部件；用于比较基于第一分频信号的第一感测信号的相位和基于第二分频信号的第二感测信号的相位的部件；用于在第一感测信号和第二感测信号异相的情况下生成第一触发信号的部件；以及用于响应于第一触发信号而将第一周期信号的脉冲抑制至少一个周期以调节第一分频信号的相位的部件。
附图说明
为了能够详细理解本公开的上述特征的方式，可以通过参考各方面来获得上面简要总结的更具体的描述，这些方面中的一些在附图中示出。然而，应当注意，附图仅示出了本公开的某些典型方面，并且因此不应当被认为是对其范围的限制，因为该描述可以允许其他等效的方面。
图1是根据本公开的某些方面的示例无线通信网络的图。
图2是根据本公开的某些方面的示例接入点(AP)和示例用户终端的框图。
图3是根据本公开的某些方面的示例收发器前端的框图。
图4是根据本公开的某些方面的使用分频和脉冲抑制来生成多个周期信号的示例操作的流程图。
图5是根据本公开的某些方面的多个示例本地振荡器(LO)路径的框图，其中由不同LO路径中的分频器生成的周期(时钟)信号可以使用每个LO路径中的脉冲吞没电路来同步。
图6是根据本公开的某些方面的多个示例LO路径的框图，其中在每个LO路径中使用替代的相位检测技术和可选的脉冲吞没电路。
图7示出了根据本公开的某些方面的可以用作图5和图6的脉冲吞没电路的示例脉冲吞没电路(和相关联的时序图)。
图8是根据本公开的某些方面的可以用作图5和图6的相位检测电路的示例相位检测电路的框图。
具体实施方式
本公开的某些方面提供了用于同步(或至少调节)由例如无线通信设备的发射器、接收器或收发器中的不同本地振荡器(LO)路径中的独立分频器生成的周期(时钟)信号的相位的方法和装置。这个同步可以通过以下方式来执行：检测来自两个不同LO路径中的独立分频器的两个分频信号是否异相，以及如果是，则抑制输入到分频器之一的周期信号的至少一个周期以调节来自这个分频器的所得到的输出的相位。
下面描述本公开的各个方面。显而易见的是，本文中的教导可以以各种各样的形式来实施，并且本文中公开的任何具体结构、功能或二者仅仅是代表性的。基于本文中的教导，本领域技术人员应当理解，本文中公开的方面可以独立于任何其他方面来实现，并且这些方面中的两个或更多个方面可以以各种方式组合。例如，可以使用本文中阐述的任何数目的方面来实现装置或实践方法。另外，附加于或者除了本文中阐述的一个或多个方面，可以使用其他结构、功能或结构和功能来实现这样的装置或者实践这样的方法。此外，一个方面可以包括权利要求的至少一个要素。
本文中使用词语“示例性”来表示“用作示例、实例或说明”。本文中被描述为“示例性”的任何方面不一定被解释为比其他方面优选或有利。
本文中描述的技术可以结合以下各种无线技术来使用，诸如码分多址(CDMA)、正交频分复用(OFDM)、时分多址(TDMA)、空分多址(SDMA)、单载波频分多址(SC-FDMA)、时分同步码分多址(TD-SCDMA)等。多个用户终端可以经由不同的(1)用于CDMA的正交码信道、(2)用于TDMA的时隙、或(3)用于OFDM的子带来同时发射/接收数据。CDMA系统可以实现IS-2000、IS-95、IS-856、宽带CDMA(W-CDMA)或一些其他标准。OFDM系统可以实现电气和电子工程师协会(IEEE)802.11(无线局域网(WLAN))、IEEE 802.16(全球微波接入互操作性(WiMAX))、长期演进(LTE)(例如，在TDD和/或FDD模式下)或一些其他标准。TDMA系统可以实现全球移动通信系统(GSM)或一些其他标准。这些不同的标准在本领域中是已知的。本文中描述的技术还可以在使用射频(RF)技术的各种其他合适的无线系统中的任何一个中实现，包括全球导航卫星系统(GNSS)、蓝牙、IEEE 802.15(无线个域网(WPAN))、近场通信(NFC)、小型小区(Small Cell)、调频(FM)等。
尽管本文中描述了特定方面，但是这些方面的很多变化和置换落入本公开的范围内。尽管提到了优选方面的一些益处和优点，但是本公开的范围不旨在限于特定的益处、用途或目的。相反，本公开的各方面旨在广泛地适用于不同的技术、系统配置、网络和协议，其中的一些在附图和优选方面的以下描述中以示例的方式示出。详细描述和附图仅仅是对本公开的说明而非限制，本公开的范围由所附权利要求及其等同物限定。
示例无线系统
图1示出了具有接入点110和用户终端120的无线通信系统100，接入点110和用户终端120中的任一个可以包括或利用本公开的各方面。为了简单起见，图1中示出了仅一个接入点110。接入点(AP)一般地是与用户终端通信的固定站，并且也可以被称为基站(BS)、演进节点B(eNB)或某个其他术语。用户终端(UT)可以是固定的或移动的，并且也可以被称为移动台(MS)、接入终端、用户设备(UE)、站(STA)、客户端、无线设备或某个其他术语。用户终端可以是无线设备，诸如蜂窝电话、个人数字助理(PDA)、手持设备、无线调制解调器、膝上型计算机、平板电脑、个人计算机等。在本公开的某些方面，接入点110或用户终端120可以包括具有分频器的多个振荡器路径，其中由一个或多个振荡器路径中的分频器输出的信号的相位可以被同步或者至少被调节，如下所述。
接入点110可以在下行链路和上行链路上在任何给定时刻与一个或多个用户终端120通信。下行链路(即，前向链路)是从接入点到用户终端的通信链路，而上行链路(即，后向链路)是从用户终端到接入点的通信链路。用户终端也可以与另一用户终端进行对等通信。系统控制器130耦合到接入点并且向接入点提供协调和控制。
系统100采用多个发射天线和多个接收天线来在下行链路和上行链路上进行数据传输。接入点110可以配备有Nap个天线以实现用于下行链路传输的传输分集和/或用于上行链路传输的接收分集。所选择的用户终端120的集合Nu可以接收下行链路传输并且发射上行链路传输。每个所选择的用户终端向接入点发射用户特定的数据和/或从接入点接收用户特定的数据。通常，每个所选择的用户终端可以配备有一个或多个天线(即，Nut≥1)。Nu个所选择的用户终端可以具有相同或不同数目的天线。
无线系统100可以是时分双工(TDD)系统或频分双工(FDD)系统。对于TDD系统，下行链路和上行链路可以共享相同的频带。对于FDD系统，下行链路和上行链路使用不同的频带。系统100也可以利用单载波或多载波进行传输。每个用户终端120可以配备有单个天线(例如，以便降低成本)或者多个天线(例如，在可以支持附加成本的情况下)。
图2示出了无线系统100中的接入点110和两个用户终端120m和120x的框图。接入点110配备有Nap个天线224a至224ap。用户终端120m配备有Nut,m个天线252ma至252mu，并且用户终端120x配备有Nut,x个天线252xa至252xu。接入点110对于下行链路是发射实体，并且对于上行链路是接收实体。每个用户终端120对于上行链路是发射实体，并且对于下行链路是接收实体。如本文中使用的，“发射实体”是能够经由频率信道来发射数据的独立操作的装置或设备，并且“接收实体”是能够经由频率信道来接收数据的独立操作的装置或设备。在下面的描述中，下标“dn”表示下行链路，下标“up”表示上行链路，Nup个用户终端被选择用于在上行链路上同时传输，Ndn个用户终端被选择用于在下行链路上同时传输，Nup可以等于或不等于Ndn，并且Nup和Ndn可以是静态值或者可以针对每个调度间隔而改变。在接入点和用户终端处可以使用波束控制或某个其他空间处理技术。
在上行链路上，在被选择用于上行链路传输的每个用户终端120处，TX数据处理器288接收来自数据源286的业务数据和来自控制器280的控制数据。TX数据处理器288基于与针对用户终端选择的速率相关联的编码和调制方案来处理(例如，编码、交织和调制)用户终端的业务数据{dup}，并且针对Nut,m个天线中的一个提供数据符号流{sup}。收发器前端(TX/RX)254(也称为射频前端(RFFE))接收并且处理(例如，转换为模拟、放大、滤波和上变频)相应的符号流以生成上行链路信号。例如，收发器前端254还可以经由RF开关将上行链路信号路由到Nut,m个天线之一用于发射分集。控制器280可以控制在收发器前端254内的路由。存储器282可以存储用于用户终端120的数据和程序代码，并且可以与控制器280对接。
用户终端的数目Nup可以被调度用于在上行链路上的同时传输。这些用户终端中的每一个在上行链路上向接入点传输其处理后的符号流集合。
在接入点110处，Nap个天线224a至224ap接收来自所有Nup个用户终端的在上行链路上传输的上行链路信号。对于接收分集，收发器前端222可以选择从天线224之一接收的信号以用于处理。对于某些方面，可以组合从多个天线224接收的信号的组合以实现增强的接收分集。接入点的收发器前端222还执行与由用户终端的收发器前端254执行的处理互补的处理，并且提供恢复的上行链路数据符号流。恢复的上行链路数据符号流是由用户终端传输的数据符号流{sup}的估计。RX数据处理器242根据用于该流的速率来处理(例如，解调、解交织和解码)恢复的上行链路数据符号流，以获得解码数据。每个用户终端的解码数据可以被提供给数据宿244以用于存储，和/或提供给控制器230以用于进一步处理。在本公开的某些方面，收发器前端222和254中的任一者或两者可以包括具有分频器的多个本地振荡器(LO)路径，其中由一个或多个LO路径中的分频器输出的信号的相位可以被调节以试图同步分频器的输出信号，如下所述。
在下行链路上，在接入点110处，TX数据处理器210接收来自被调度用于下行链路传输的Ndn个用户终端的数据源208的业务数据、来自控制器230的控制数据以及来自调度器234的可能的其他数据。各种类型的数据可以在不同的传输信道上发送。TX数据处理器210基于针对该用户终端选择的速率来处理(例如，编码、交织和调制)每个用户终端的业务数据。TX数据处理器210可以针对Ndn个用户终端中的一个或多个提供下行链路数据符号流，以从Nap个天线之一来发射。收发器前端222接收并且处理(例如，转换为模拟、放大、滤波和上变频)符号流以生成下行链路信号。例如，收发器前端222还可以经由RF开关将下行链路信号路由到Nap个天线224中的一个或多个以用于发射分集。控制器230可以控制收发器前端222内的路由。存储器232可以存储用于接入点110的数据和程序代码，并且可以与控制器230对接。
在每个用户终端120处，Nut,m个天线252从接入点110接收下行链路信号。为了在用户终端120处进行接收分集，收发器前端254可以选择从天线252之一接收的信号以用于处理。对于某些方面，可以组合从多个天线252接收的信号的组合以实现增强的接收分集。用户终端的收发器前端254还执行与由接入点的收发器前端222执行的处理互补的处理，并且提供恢复的下行链路数据符号流。RX数据处理器270处理(例如，解调、解交织和解码)恢复的下行链路数据符号流以获得用于用户终端的解码数据。
本领域的技术人员将认识到，本文中描述的技术可以一般地应用于利用任何类型的多址方案的系统，诸如TDMA、SDMA、正交频分多址(OFDMA)、CDMA、SC-FDMA、TD-SCDMA及其组合。
图3是其中可以实践本公开的各方面的诸如图2中的收发器前端222、254的示例收发器前端300的框图。收发器前端300包括用于经由一个或多个天线303来发射信号的至少一个发射(TX)路径302(也称为发射链路)和用于经由天线来接收信号的至少一个接收(RX)路径304(也称为接收链路)。当TX路径302和RX路径304共享天线303时，路径可以经由接口306与天线303连接，接口306可以包括各种合适的RF设备中的任一个，诸如双工器、开关、双信器等。
从数模转换器(DAC)308接收同相(I)和/或正交(Q)基带模拟信号，每个TX路径302可以包括基带滤波器(BBF)310、混频器312、驱动器放大器(DA)314和功率放大器(PA)316。BBF 310、混频器312和DA 314可以被包括在射频集成电路(RFIC)中，而PA 316可以在RFIC外部。BBF 310对从DAC 308接收的基带信号进行滤波，并且混频器312将滤波的基带信号与发射本地振荡器(LO)信号混频以将感兴趣的基带信号转换为不同的频率(例如，从基带上变频到RF)。这个频率转换过程产生LO频率和感兴趣信号的频率的和频和差频。和频和差频被称为拍频。拍频通常在RF范围内，使得由混频器312输出的信号通常为RF信号，其在由天线303传输之前由DA 314和PA 316放大。
每个RX路径304包括低噪声放大器(LNA)322、混频器324和基带滤波器(BBF)326。LNA 322、混频器324和BBF 326可以被包括在射频集成电路(RFIC)中，该RFIC可以是或不是包括TX路径组件(例如，BBF 310、混频器312和DA 314)的相同RFIC。经由天线303接收的RF信号可以由LNA 322放大，并且混频器324将放大的RF信号与接收的本地振荡器(LO)信号混频以将感兴趣的RF信号转换为较低的基带频率(即，下变频)。由混频器324输出的基带信号在被模数转换器(ADC)328转换为数字I和/或Q信号用于数字信号处理之前可以被BBF 326滤波。
尽管期望LO的输出在频率上保持稳定，但是调谐到不同频率指示使用可变频率振荡器，其涉及稳定性和可调谐性之间的妥协。当代系统采用具有包括压控振荡器(VCO)的锁相环(PLL)的频率合成器来生成具有特定调谐范围的稳定的可调谐的LO。因此，每个发射LO通常由具有PLL 319的TX频率合成器318中的LO路径317产生，并且每个发射LO可以在混频器312中与基带信号混频之前由放大器320缓冲或放大。类似地，每个接收LO通常由具有PLL331的RX频率合成器330中的LO路径329产生，其可以在混频器324中与RF信号混频之前由放大器332缓冲或放大。在本公开的某些方面，TX和/或RX频率合成器318、330可以包括具有分频器的多个本地振荡器(LO)路径317、329，其中由LO路径317、329中的一个或多个中的分频器输出的信号的相位可以被同步或者至少被调节，如下所述。
用于相位调节的示例脉冲吞没技术
诸如多输入多输出(MIMO)和波束成形等某些应用需要利用多个信号路径(例如，多个TX路径302或多个RX路径304)，其中在输入到这些多个路径的信号或从这些多个路径输出的信号之间具有固定相位关系。在信号之间具有这个固定相位关系的情况下，多个信号可以在组合时被建设性地添加。通常，针对这些TX/RX路径生成LO信号所涉及的分频器电路使用独立电路来实现，以便能够避免在相对较长的距离上路由敏感的同相(I)和/或正交(Q)信号。如果I/Q分频器具有相同的复位条件，则可以保证相对I-Q相位差。然而，由于彼此的独立性和物理距离，在复位(或启动)之后，在不同LO路径(例如，LO路径317、329)中的每个分频器之间可以存在不可避免的时间延迟。这些时间延迟负责相对于彼此的随机双模态(或多模态)相位关系，从而引起来自这些路径的组合信号也是双模态(或多模态)(例如，有时建设性地有时破坏性地添加)。因此，期望一种保证这些独立分频器具有固定相位关系的方法。
用于同步不同LO路径中的分频器的传统解决方案已经基于包括注入锁定的较复杂的技术或者涉及翻转分频器的输出的较简单的技术。前一技术利用一个或多个替代信号路径，这可能不期望地消耗附加功率，尤其是在具有有限的电池功率和紧凑的功率预算的便携式设备中。后一技术可能在不同LO路径中的分频器的输出中引起不期望的双模态行为。
本公开的某些方面提供了用于使频率合成器的不同LO路径中(诸如在无线收发器的RF前端中)的两个或更多个独立分频器的相位同步的技术和装置。一个示例技术涉及检测同步输入的上升沿，并且将这个输入转换成宽度为输入时钟(周期信号)的一个周期的脉冲。然后，可以使用这个脉冲将输入时钟门控到LO路径中的分频器用于至少一个周期。然后，将具有门控(抑制或吞没)输入脉冲的分频器的输出有效地延迟特定期望时间段(例如，时钟周期的一半)，从而使不同LO路径中的异步的分频器变为同相。
图5是根据本公开的某些方面的N个示例LO路径500(例如，TX LO路径317或RX LO路径329)的框图，其中N是大于或等于2的整数。每个LO路径500可以包括与分频器504对接的脉冲吞没电路502。每个分频器504被配置为将输入周期信号分频成具有较低频率的输出周期信号。例如，每个分频器504可以是除2(Div2)、除3(Div3)或除4(Div4)分频器。分频器504可以被配置为输出如图5所示的同相(I)和正交(Q)信号二者。每个LO路径还可以包括输入放大器507和/或输出放大器508。输入放大器507可以被配置为缓冲或放大从VCO 510(诸如频率合成器(例如，TX或RX频率合成器318、330)的PLL中的VCO)接收的振荡信号。输出放大器508可以被配置为缓冲或放大分频器504的输出(例如，I和/或Q输出)。
如图5所示，VCO 510、输入放大器507、脉冲吞没电路502、分频器504和输出放大器508可以利用接收和/或输出差分信号的差分组件来实现。例如，对于具有如图5所示的I和Q输出二者的差分分频器504，I输出是差分I对，并且Q输出是差分Q对。然而，本领域普通技术人员将会理解，这些组件中的任何组件可以利用单端组件来实现。
每个LO路径500中的分频器504或输出放大器508的输出(I或Q输出)可以被输入到相位检测电路506。相位检测电路506可以利用被配置为检测任何两个信号之间的相位差的逻辑来实现。例如，在Div2分频器的情况下，相位检测电路506可以确定一个LO路径的(缓冲的)分频信号与另一LO路径的(缓冲的)分频信号是同相(0°相移)还是异相(180°相移)。如果相位检测电路506确定成对的分频器504之间的180°相位差条件，则相位检测电路506可以激活与分频器504之一对接的脉冲吞没电路502以抑制(“吞没”)到这个特定的分频器504的输入时钟脉冲，使得由这个分频器输出的分频信号然后将与由该成对中的另一分频器输出的分频信号同步。换言之，脉冲吞没电路502可以用于有效地翻转LO路径500中的分频的周期信号的相位。
对于某些方面(例如，在除以多于2的分频器的情况下，诸如Div3或Div4分频器)，相位检测电路可以检测除了0°和180°之外的附加或其他相位差。在这样的情况下，脉冲吞没电路502可以被配置为抑制到特定分频器的多于一个输入时钟脉冲。
对于某些方面，来自LO路径500中的任意一个的(缓冲的)分频信号可以用作参考信号，来自其他LO路径500的所有其他(缓冲的)分频信号可以在相位检测电路506中与这个参考信号相比较。在这种情况下，参考LO路径(与单个参考信号相关联)不需要具有脉冲吞没电路502，因为参考信号不能与其自身异相。然而，这个参考LO路径可以出于实际的原因而包括脉冲吞没电路502，诸如易于使用复制的LO路径500的RFIC布局，即使这个特定的脉冲吞没电路可能永远不会被激活。
对于其他方面，可以使用菊花链技术来迭代地同步经分频的LO信号。利用这种菊花链技术，可以在相位检测电路506中比较任意成对的(缓冲的)分频信号。对于某些方面，成对的信号可以来自相邻的LO路径。如果两个信号同相，则脉冲吞没电路502可以不被激活(或者如果需要，两个电路都可以被激活)。然而，如果两个信号异相，则可以激活脉冲吞没电路502中的任一个，使得输入到这个特定电路502的周期信号的时钟周期被抑制以及然后成对的LO路径500中的两个分频信号将被同步。类似于上面的参考信号技术，所选择的初始成对中的LO路径500之一不需要具有脉冲吞没电路502。一旦成对中的两个分频信号同相，则这些(缓冲的)分频信号之一可以在相位检测电路506中与来自第三LO路径的另一(缓冲的)分频信号相比较，并且如果这两个信号异相，则这个第三LO路径中的脉冲吞没电路502被激活。对于某些方面，第三LO路径可以与初始成对的LO路径相邻。这个迭代过程可以重复，直到在各个LO路径中产生的所有分频信号被同步。
基于相位检测的这些同步技术可以在具有多个LO路径500的频率合成器的每个启动、复位或电力循环之后执行。通过使用参考信号或菊花链技术，由图5中的各种LO路径500中的分频器504生成的N个周期(时钟)信号可以使用每个LO路径中的脉冲吞没电路502(或者如上所述的至少N-1个LO路径中的每一个中的脉冲吞没电路502)来同步。
根据本公开的某些方面，频率合成器可以包括附加分频器(例如，在每个LO路径中或者在将附加分频器的一个或多个输出与相位检测电路对接的单独的相位检测路径中)以分别产生一个或多个附加分频信号(以较低的频率)或降低用于相位检测的频率。在后一种情况下，相位检测电路可以被配置为除了由于初始分频器本身引起的可能的相位差之外还检测额外的相位差(例如，0°、90°、180°和270°相位差)。
在任一种情况下，通过使用在每个LO路径中在附加分频器前面的附加脉冲吞没电路，LO路径中的两个分频器可以与另一LO路径中的另一成对的分频器同步。该方法可以允许多个LO信号被同步(例如，针对不同的频带)。
例如，图6是根据本公开的某些方面的N个示例LO路径600(例如，TX LO路径317或RX LO路径329)的框图，其中在每个LO路径中可以使用替代的相位检测技术和/或可选的脉冲吞没电路612。如图6所示，每个LO路径600可以包括脉冲吞没电路502和第一分频器604。如本文所述，脉冲吞没电路602可以与第一分频器604连接以改变用于第一分频器604的周期信号。对于某些方面，如上所述，每个LO路径600还可以包括第二分频器614，或者第二分频器614可以是单独的相位检测路径的部分。每个分频器604、614被配置为将输入的周期信号分频成具有较低频率的输出周期信号。例如，每个分频器604、614可以是Div2、Div3或Div4分频器。第一分频器604可以被配置为具有或不具有I和Q输出信号，并且第二分频器614可以被配置为输出I和Q信号，如图6所示。
每个LO路径600还可以包括输入放大器507和/或输出放大器508(图6中未示出)。如上所述，输入放大器507可以被配置为缓冲或放大从VCO 510接收的振荡信号。输出放大器508可以被配置为缓冲或放大第一分频器604和/或第二分频器614的输出(例如，I和/或Q输出)。
对于某些方面，第二分频器614可以出于各种原因而用于降低相位检测频率。在这种情况下，每个LO路径600可以与包括第二分频器614的单独的相位检测路径连接。每个相位检测路径的信号可以从第一分频器604或者从被配置为在输入到第二分频器614中之前放大或缓冲来自第一分频器604的分频信号的放大器(图6中未示出，但是类似于图5中的输出放大器508)输入。在这种情况下，相位检测和脉冲吞没可以类似于以上针对图5描述的来操作，主要区别在于：(1)输入到图6中的相位检测电路606的信号的频率与输入到图5中的相位检测电路506的信号的频率相比可以减小；以及(2)相位检测电路606可以被配置为与相位检测电路506相比检测更多的相位差。例如，如果分频器504是Div2分频器，则图5中的相位检测电路506可以被配置为检测0°和180°相位差。相比之下，如果第一分频器604和第二分频器614都是Div2分频器，则图6中的相位检测电路606可以被配置为检测0°、90°、180°和270°相位差。如果第一分频器604或第二分频器614通过多于2来进行分频，则相位检测电路606可以被配置为检测多于4个相位差。
对于某些方面，每个LO路径600(或者至少N-1个LO路径)还可以包括可选的脉冲吞没电路612。脉冲吞没电路612可以与第二分频器614连接以改变预期用于第二分频器614的周期信号，如下所述。除了在各种LO路径600中同步相应的LO信号之外，脉冲吞没电路612的使用可以同步不同频带中的多个LO信号(例如，来自第一分频器604的(缓冲的)分频信号可以与来自第二分频器614的(缓冲的)分频信号同步)。
在这种情况下，每个LO路径600的第二分频器614(或输出放大器)的输出(例如，I和Q输出)可以被输入到相位检测电路606，相位检测电路606可以被配置为在Div2分频器的情况下检测0°、90°、180°和270°相位差。在检测到相位差之后，相位检测电路606可以在特定LO路径600中分别针对第一和/或第二脉冲吞没电路602、612提供适当的激活信号616、618以吞没到这个特定LO路径中的第一和/或第二分频器604、614的一个或多个输入时钟脉冲，以调节这个特定分频信号的相位。可以使用参考信号或者以菊花链方式迭代地针对多个LO路径600执行这个相位检测和调节，类似于上面关于图5所描述的。
图7示出了根据本公开的某些方面的示例脉冲吞没电路700和与其对应的时序图750。脉冲吞没电路700可以用于图5所示的每个脉冲吞没电路502。图7的脉冲吞没电路700也可以被实现用于图6所示的脉冲吞没电路602、612中的每一个。
脉冲吞没电路700可以被配置为吞没(即，抑制或门控)一个输入时钟脉冲以便将Div2分频器输出相位翻转180°。如图7所示，可以将包括互补的信号时钟加(标记为“clkp”)702和时钟负(标记为“clkm”)703的差分时钟信号连同LO同步控制信号(位)704(标记为“lo_sync”)一起输入到脉冲吞没电路700。差分时钟信号可以表示LO路径中的任何差分周期信号，诸如从VCO生成的缓冲的差分振荡信号。在本公开的一些方面，在频率合成器的不同LO路径中的成对的独立分频器之间的相位差(例如，180°相位差)的情况下，LO同步控制位704可以由相位检测电路(例如，来自图5的相位检测电路506或来自图6的相位检测电路606)设置。
如图7所示，脉冲吞没电路700可以包括延迟(D)触发器706和710、NAND电路714和718以及NOR电路730和736。LO同步控制位704可以是到D触发器706的输入，D触发器706可以由clkp 702钟控。在clkp 702的下一上升沿之后，一旦LO同步控制位704被设置，则D触发器706的输出(Q1 708)可以被设置(即，从0改变到1)为如Q1脉冲所示。Q1 708可以作为到D触发器710的输入来被提供，D触发器710可以由clkm 703的反相信号(或针对某些方面由clkp702)来钟控。在clkm 703的反相信号的下一上升沿(相当于clkm 703的下一下降沿)之后，一旦Q1 708被设置(即，从0变为1)，则D触发器710的输出(Q2 712)可以被设置为如Q2脉冲所示。
NAND电路714可以接收D触发器706的输出(Q1 708)和D触发器710的具有Q2 712的相反极性的互补输出(Q2B)作为输入。基于这些输入，NAND电路714可以如时序图750所示生成反相脉冲(Q1Q2B)*716。NOR电路736可以接收D触发器706的互补输出(Q1B)和D触发器710的输出(Q2 712)作为输入。NOR电路736的输出是(Q1B+Q2)*，其实际上是反相脉冲(Q1Q2B)*716的反相信号。
NAND电路714的输出(例如，反相脉冲(Q1Q2B)*716)和clkm 703可以被输入到时钟门控电路720的NAND电路718以生成门控时钟信号732(标记为“clkp_gated”)。门控时钟信号732有效地跟随clkp702，除了在NAND电路714输出的反相脉冲期间，其中clkp702的时钟脉冲被跳过(即，被吞没)。NOR电路736的输出和clkp 702可以被输入到时钟门控电路720的NOR电路730以生成互补的门控时钟信号(标记为“clkm_gated”)。互补的门控时钟信号有效地跟随clkm 703，除了由NOR电路736输出的脉冲期间，其中clkm 703的时钟脉冲被抑制。
如图7所示，clkp_gated 732(和clkm_gated)表示其中clkp 702(和clkm 703)的时钟脉冲被吞没(即，抑制或门控)的脉冲吞没电路700的输出。因此，由Div2分频器726输出的时钟信号724的相位(标记为“Div2_outp”)可以在LO同步控制位704被设置之后被有效地移位180°，并且以这种方式，输出时钟信号724可以与频率合成器的不同LO路径中的另一Div2分频器的输出时钟信号728(标记为“Div2_outp_wo_sync”)同步(变为同相)。
基于这个描述，可以将D触发器706、710，NAND电路714和NOR电路736视为组成门控脉冲生成电路734，其中NAND电路714和NOR电路736的输出是激活脉冲吞没电路700中的时钟脉冲抑制的触发脉冲。实际的时钟脉冲抑制由包括NOR电路730和NAND电路718的时钟门控电路720执行。
图8是根据本公开的某些方面的示例相位检测电路800的框图。根据本公开的一些方面，相位检测电路800可以对应于用于检测0°、90°、180°和270°相位差的图6的相位检测电路606。在一些方面，相位检测电路800的一部分可以用作用于检测0°和180°相位差的图5的相位检测电路506。
如图8所示，相位检测电路800可以包括用于比较由位于频率合成器的不同LO路径中的成对的独立分频器输出的I和Q信号的不同组合的异或(XOR)门802。例如，在图8中比较来自第一LO路径中的分频器的正的I和Q信号(IP1和QP1)与来自第二LO路径中的相应的分频器的正的I和Q信号(IP2和QP2)。XOR门802的数字输出可以被输入到低通滤波器(LPF)804用于转换成DC(例如，通过求平均)。对于其他方面，可以使用负的I和Q信号(与正的I和Q信号互补)。低通滤波器804的输出可以被输入到一组比较器806以生成数字控制输出，其中数字控制输出的位值表示不同的相位差。在图8的示例中，四个不同的两位值(例如，比较器输出位810、812的值00b，01b，10b和11b)可以对应于四个不同的相位差(例如，0°、90°、180°和270°相位差)。
对于某些方面，可以使用相位检测电路800的仅一部分。例如，0°/180°相位检测器(例如，图5的相位检测电路506)可以使用XOR门802之一和相应的低通滤波器804。不需要使用比较器806。
图4是根据本公开的某些方面的用于使用分频和脉冲抑制来生成多个周期信号的示例操作400的流程图。例如，操作400可以由频率合成器(例如，TX或RX频率合成器318、330)或具有多个振荡器路径的其他装置来执行，多个振荡器路径在每个路径(诸如图5中的LO路径500或图6中的LO路径600)中具有独立分频器。
操作400可以在块402处通过对第一周期信号进行分频以生成第一分频信号来开始(例如，利用第一LO路径500、600中的分频器504、604)。在块404处，可以对第二周期信号进行分频以生成第二分频信号(例如，利用不同的LO路径500、600中的不同的分频器504、604)。在块406处，可以比较(基于第一分频信号的)第一感测信号的相位和(基于第二分频信号的)第二感测信号的相位。在块407处，如果第一感测信号和第二感测信号异相，则可以生成第一触发信号。在块408处，可以响应于第一触发信号而将第一周期信号的脉冲抑制至少一个周期以试图调节第一分频信号的相位。对于某些方面，调节第一分频信号的相位，使得第一分频信号和第二分频信号同相(同步)。
根据某些方面，第一感测信号是第一分频信号(例如，分频器504的输出)，或者是第一分频信号的缓冲版本(例如，放大器508的输出)。类似地，第二感测信号可以是第二分频信号，或者可以是第二分频信号的缓冲版本。例如，操作400还可以涉及缓冲第一分频信号以形成第一分频信号的缓冲版本并且缓冲第二分频信号以形成第二分频信号的缓冲版本。
根据某些方面，如果第一感测信号和第二感测信号异相，则操作400可以进一步需要生成第二触发信号，并且响应于第二触发信号而将第二周期信号的脉冲抑制至少一个周期以试图调节第二分频信号的相位。
根据某些方面，操作400可以进一步涉及对第一分频信号进行分频以生成第三分频信号。第一感测信号可以是第三分频信号或第三分频信号的缓冲版本。操作400还可以包括对第二分频信号进行分频以生成第四分频信号。第二感测信号可以是第四分频信号或第四分频信号的缓冲版本。
根据某些方面，操作400可以进一步涉及：如果第一感测信号和第二感测信号异相，则生成第二触发信号；以及响应于第二触发信号而将第一分频信号的脉冲抑制至少一个周期以试图调节第三分频信号的相位。在这种情况下，如果第一感测信号和第二感测信号异相，则操作400还可以需要生成第三触发信号，以及响应于第三触发信号而将第二周期信号的脉冲抑制至少一个周期以试图调节第二分频信号的相位。如果第一感测信号和第二感测信号异相，则操作400还可以包括生成第四触发信号以及响应于第四触发信号而将第二分频信号的脉冲抑制至少一个周期以试图调节第四分频信号的相位。
根据某些方面，操作400可以进一步涉及对第三周期信号进行分频以生成第三分频信号。在这种情况下，可以比较基于第三分频信号的第三感测信号的相位与第一感测信号或第二感测信号的相位，以及如果第三感测信号与第一感测信号或第二感测信号分别异相，则可以生成第二触发信号。操作400可以进一步包括响应于第二触发信号而将第三周期信号的脉冲抑制至少一个周期以试图调节第三分频信号的相位。
根据某些方面，在块402处对第一周期信号进行分频可以需要对第一周期信号进行分频以生成第一分频信号的同相(I)和正交(Q)版本。对于某些方面，在块404处对第二周期信号进行分频可以涉及对第二周期信号进行分频以生成第二分频信号的I和Q版本。在这种情况下，第一感测信号可以基于第一分频信号的I(或Q)版本，并且第二感测信号可以基于第二分频信号的I(或Q)版本。
根据某些方面，在块406处比较相位涉及比较第一感测信号的相位和第二感测信号的相位以检测第一感测信号与第二感测信号之间的0或180°相位差。对于其他方面，可以在块406处比较第一感测信号的相位和第二感测信号的相位，以检测第一感测信号与第二感测信号之间的0°、90°、180°或270°相位差。
根据某些方面，操作400进一步涉及从压控振荡器(VCO)的输出信号生成第一周期信号并且从VCO的相同的输出信号生成第二周期信号。
通过应用本公开中呈现的同步技术，可以实现收发器的RF前端中的性能改善。例如，可以消除双模态(例如，由于两个LO路径之间的随机和寄生不匹配)。消除双模态可以改善RX路径中的DC偏移和TX路径中的载波泄漏，因为针对本公开的各方面不需要采用使用多路复用器的LO信号的翻转。消除双模态还可以改善RX路径中的镜像抑制和TX路径中的残余边带(RSB)，因为与传统的同步解决方案不同，在翻转的和未翻转的LO路径之间可以不存在轻微的相位差。
本公开中呈现的同步技术还可以在每次复位或掉电之后消除I和Q基带输出(例如，在RX路径中)或输入(例如，在TX路径中)的动态交换。此外，本公开的某些方面可以简化由于没有固有的双模态行为而导致的DC偏移、镜像抑制、RSB和载波泄漏的校准。
上述各种操作或方法可以通过能够执行相应功能的任何合适的部件来执行。该部件可以包括各种硬件和/或软件组件和/或模块，包括但不限于电路、专用集成电路(ASIC)或处理器。一般而言，在图中示出有操作的情况下，这些操作可以具有带有相似编号的相应的对应物的装置加功能组件。
例如，用于发射的部件可以包括发射器(例如，图2所示的用户终端120的收发器前端254、图2所示的接入点110的收发器前端222、或图3所示的收发器前端300)和/或天线(例如，图2所示的用户终端120m的天线252ma至252mu、图2所示的接入点110的天线224a至224ap或图3所示的收发器前端300的天线303)。用于接收的部件可以包括接收器(例如，图2所示的用户终端120的收发器前端254、图2所示的接入点110的收发器前端222或图3所示的收发器前端300)和/或天线(例如，图2所示的用户终端120m的天线252ma至252mu、图2所示的接入点110的天线224a至224ap或图3所示的收发器前端300的天线303)。用于处理的部件或用于确定的部件可以包括处理系统，该处理系统可以包括一个或多个处理器(例如，图2所示的接入点110的TX数据处理器210、RX数据处理器242和/或控制器230、或图2所示的用户终端120的RX数据处理器270、TX数据处理器288和/或控制器280)。用于分频的部件可以包括一个或多个分频电路(例如，图5的分频器504或图6的分频器604、614)。用于比较的部件可以包括一个或多个相位比较电路(例如，图5的相位检测电路506、图6的相位检测电路606或图8的相位检测电路800)。用于生成触发信号的部件可以包括一个或多个触发生成电路(例如，图5的相位检测电路506、图6的相位检测电路606或图8的相位检测电路800)。用于抑制的部件可以包括一个或多个脉冲抑制电路(例如，图5的脉冲吞没电路502、图6的脉冲吞没电路502、612或图7的脉冲吞没电路700)。
如本文中使用，术语“确定”涵盖各种各样的动作。例如，“确定”可以包括计算、演算、处理、推导、调查、查找(例如，在表格、数据库或其他数据结构中查找)、确认等。而且，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。而且，“确定”可以包括解析、选择、挑选、建立等。
如本文中使用，提及项目列表中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在覆盖：a、b、c、a-b、a-c、b-c和a-b-c以及与相同要素中的多个要素的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c或者a、b和c的任何其他排序)。
结合本公开描述的各种说明性的逻辑块、模块和电路可以利用被设计为执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件(PLD)、分立门或晶体管逻辑、分立硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但是在替代方案中，处理器可以是任何市场上可买到的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP内核、或者任何其他这样的配置。
本文中公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。方法步骤和/或动作可以在不偏离权利要求的范围的情况下彼此互换。换言之，除非指定了步骤或动作的特定顺序，否则在不偏离权利要求的范围的情况下，可以修改具体的步骤和/或动作的顺序和/或使用。
所描述的功能可以用硬件、软件、固件或其任何组合来实现。如果以硬件实现，则示例硬件配置可以包括无线节点中的处理系统。处理系统可以用总线架构来实现。总线可以包括任何数目的互连总线和桥，这取决于处理系统的具体应用和总体设计约束。总线可以将包括处理器、机器可读介质和总线接口在内的各种电路链接在一起。总线接口可以用于将网络适配器等经由总线连接到处理系统。网络适配器可以用来实现物理(PHY)层的信号处理功能。在用户终端的情况下，用户界面(例如，小键盘、显示器、鼠标、操纵杆等)也可以连接到总线。总线还可以链接诸如定时源、外设、稳压器、电源管理电路等本领域公知的各种其他电路，并且因此不再赘述。
处理系统可以被配置为通用处理系统，其具有提供处理器功能的一个或多个微处理器和提供机器可读介质的至少一部分的外部存储器，一个或多个微处理器和外部存储器全部通过外部总线架构与其他支持电路链接在一起。可替代地，处理系统可以利用以下各项来实现：具有处理器、总线接口、在接入终端的情况下的用户接口、支持电路和集成为单个芯片的机器可读介质的至少一部分的ASIC(专用集成电路)、或者一个或多个FPGA(现场可编程门阵列)、PLD(可编程逻辑器件)、控制器、状态机、门控逻辑、分立硬件组件或任何其他合适的电路、或者可以执行遍及本公开所描述的各种功能的电路的任何组合。本领域技术人员将认识到，如何取决于特定应用和施加在整个系统上的整体设计约束来最好地实现处理系统的所描述的功能。
应当理解，权利要求不限于上面所示的精确配置和组件。在不偏离权利要求的范围的情况下，可以对上述的方法和装置的布置、操作和细节进行各种修改、改变和变化。
Claims (30)
1.一种装置，包括：
第一电路路径，具有被配置为对第一周期信号进行分频以生成第一分频信号的第一分频器；
第二电路路径，具有被配置为对第二周期信号进行分频以生成第二分频信号的第二分频器；
相位检测电路，耦合到所述第一电路路径和所述第二电路路径，并且被配置为：
比较基于所述第一分频信号的第一感测信号的相位和基于所述第二分频信号的第二感测信号的相位；以及
如果所述第一感测信号和所述第二感测信号异相，则生成第一触发信号；以及
第一脉冲抑制电路，耦合到所述相位检测电路，并且被配置为响应于所述第一触发信号而将所述第一周期信号的脉冲抑制至少一个周期以调节所述第一分频信号的相位。
2.根据权利要求1所述的装置，其中所述第一感测信号是所述第一分频信号，并且其中所述第二感测信号是所述第二分频信号。
3.根据权利要求1所述的装置，其中所述第一感测信号是所述第一分频信号的缓冲版本，并且其中所述第二感测信号是所述第二分频信号的缓冲版本。
4.根据权利要求1所述的装置，进一步包括：
第二脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第二触发信号，并且其中所述第二脉冲抑制电路被配置为响应于所述第二触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。
5.根据权利要求1所述的装置，进一步包括：
第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号；以及
第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号。
6.根据权利要求5所述的装置，进一步包括：
第二脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第二触发信号，其中所述第二脉冲抑制电路被配置为响应于所述第二触发信号而将所述第一分频信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。
7.根据权利要求6所述的装置，进一步包括：
第三脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第三触发信号，并且其中所述第三脉冲抑制电路被配置为响应于所述第三触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。
8.根据权利要求7所述的装置，进一步包括：
第四脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第四触发信号，并且其中所述第四脉冲抑制电路被配置为响应于所述第四触发信号而将所述第二分频信号的脉冲抑制至少一个周期以调节所述第四分频信号的相位。
9.根据权利要求1所述的装置，进一步包括：
第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号的缓冲版本；以及
第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号的缓冲版本。
10.根据权利要求1所述的装置，进一步包括：
第三电路路径，具有被配置为对第三周期信号进行分频以生成第三分频信号的第三分频器，其中所述相位检测电路进一步耦合到所述第三电路路径并且进一步被配置为：
比较基于所述第三分频信号的第三感测信号的相位与所述第一感测信号或所述第二感测信号的相位；以及
如果所述第三感测信号与所述第一感测信号或所述第二感测信号分别异相，则生成第二触发信号；以及
第二脉冲抑制电路，耦合到所述相位检测电路，并且被配置为响应于所述第二触发信号而将所述第三周期信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。
11.根据权利要求1所述的装置，其中所述第一脉冲抑制电路包括：
多个延迟(D)触发器和与所述多个D触发器的输出对接的第一组合逻辑，用以基于所述第一周期信号和所述第一触发信号来生成门控脉冲；以及
第二组合逻辑，与所述第一组合逻辑的输出和所述第一周期信号对接，并且被配置为基于所述门控脉冲来将所述第一周期信号的所述脉冲抑制所述至少一个周期。
12.根据权利要求1所述的装置，其中所述相位检测电路包括：
异或(XOR)逻辑，被配置为接收所述第一感测信号和所述第二感测信号；
一个或多个低通滤波器，耦合到所述XOR逻辑；以及
一个或多个比较器，耦合到所述一个或多个低通滤波器，并且被配置为生成所述相位检测电路的包括所述第一触发信号的一个或多个输出。
13.根据权利要求1所述的装置，其中所述相位检测电路被配置为如果所述装置被复位或电力循环则比较所述第一感测信号的相位和所述第二感测信号的相位。
14.根据权利要求1所述的装置，其中：
所述第一分频器包括被配置为生成所述第一分频信号的同相(I)版本和正交(Q)版本的第一I/Q分频器；以及
所述第二分频器包括被配置为生成所述第二分频信号的I版本和Q版本的第二I/Q分频器。
15.根据权利要求14所述的装置，其中所述第一感测信号基于所述第一分频信号的I版本，并且其中所述第二感测信号基于所述第二分频信号的I版本。
16.根据权利要求1所述的装置，其中所述相位检测电路被配置为检测所述第一感测信号与所述第二感测信号之间的0°、90°、180°或270°相位差。
17.根据权利要求1所述的装置，进一步包括：
压控振荡器(VCO)；
第一放大器，被配置为从所述VCO的输出信号生成所述第一周期信号；以及
第二放大器，被配置为从所述VCO的所述输出信号生成所述第二周期信号。
18.一种生成多个周期信号的方法，包括：
对第一周期信号进行分频以生成第一分频信号；
对第二周期信号进行分频以生成第二分频信号；
比较基于所述第一分频信号的第一感测信号的相位和基于所述第二分频信号的第二感测信号的相位；
如果所述第一感测信号和所述第二感测信号异相，则生成第一触发信号；以及
响应于所述第一触发信号而将所述第一周期信号的脉冲抑制至少一个周期以调节所述第一分频信号的相位。
19.根据权利要求18所述的方法，进一步包括：
缓冲所述第一分频信号以形成所述第一分频信号的缓冲版本，其中所述第一感测信号是所述第一分频信号的所述缓冲版本；以及
缓冲所述第二分频信号以形成所述第二分频信号的缓冲版本，其中所述第二感测信号是所述第二分频信号的所述缓冲版本。
20.根据权利要求18所述的方法，进一步包括：
如果所述第一感测信号和所述第二感测信号异相，则生成第二触发信号；以及
响应于所述第二触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。
21.根据权利要求18所述的方法，进一步包括：
对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号；以及
对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号。
22.根据权利要求21所述的方法，进一步包括：
如果所述第一感测信号和所述第二感测信号异相，则生成第二触发信号；以及
响应于所述第二触发信号而将所述第一分频信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。
23.根据权利要求22所述的方法，进一步包括：
如果所述第一感测信号和所述第二感测信号异相，则生成第三触发信号；以及
响应于所述第三触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。
24.根据权利要求23所述的方法，进一步包括：
如果所述第一感测信号和所述第二感测信号异相，则生成第四触发信号；以及
响应于所述第四触发信号而将所述第二分频信号的脉冲抑制至少一个周期以调节所述第四分频信号的相位。
25.根据权利要求18所述的方法，进一步包括：
对第三周期信号进行分频以生成第三分频信号；
比较基于所述第三分频信号的第三感测信号的相位与所述第一感测信号或所述第二感测信号的相位；
如果所述第三感测信号与所述第一感测信号或所述第二感测信号分别异相，则生成第二触发信号；以及
响应于所述第二触发信号而将所述第三周期信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。
26.根据权利要求18所述的方法，其中：
对所述第一周期信号进行分频包括对所述第一周期信号进行分频以生成所述第一分频信号的同相(I)版本和正交(Q)版本；
对所述第二周期信号进行分频包括对所述第二周期信号进行分频以生成所述第二分频信号的I版本和Q版本；
所述第一感测信号基于所述第一分频信号的Q版本；以及
所述第二感测信号基于所述第二分频信号的Q版本。
27.根据权利要求18所述的方法，其中所述比较包括比较所述第一感测信号的相位和所述第二感测信号的相位以检测所述第一感测信号与所述第二感测信号之间的0或180°相位差。
28.根据权利要求18所述的方法，其中所述第一分频信号的相位被调节，使得所述第一分频信号和所述第二分频信号同相。
29.根据权利要求18所述的方法，进一步包括：
从压控振荡器(VCO)的输出信号生成所述第一周期信号；以及
从所述VCO的所述输出信号生成所述第二周期信号。
30.一种装置，包括：
用于对第一周期信号进行分频以生成第一分频信号的部件；
用于对第二周期信号进行分频以生成第二分频信号的部件；
用于比较基于所述第一分频信号的第一感测信号的相位和基于所述第二分频信号的第二感测信号的相位的部件；
用于如果所述第一感测信号和所述第二感测信号异相则生成第一触发信号的部件；以及
用于响应于所述第一触发信号而将所述第一周期信号的脉冲抑制至少一个周期以调节所述第一分频信号的相位的部件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/829,723 US9490826B1 (en) | 2015-08-19 | 2015-08-19 | Methods and apparatus for synchronizing frequency dividers using a pulse swallowing technique |
| US14/829,723 | 2015-08-19 | ||
| PCT/US2016/044047 WO2017030755A1 (en) | 2015-08-19 | 2016-07-26 | Methods and apparatus for synchronizing frequency dividers using a pulse swallowing technique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107925411A true CN107925411A (zh) | 2018-04-17 |
| CN107925411B CN107925411B (zh) | 2022-01-28 |
Family
ID=56682256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680048315.0A Active CN107925411B (zh) | 2015-08-19 | 2016-07-26 | 用于使用脉冲吞没技术使分频器同步的方法和装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9490826B1 (zh) |
| EP (1) | EP3338369B1 (zh) |
| JP (1) | JP2018528675A (zh) |
| KR (1) | KR20180042245A (zh) |
| CN (1) | CN107925411B (zh) |
| WO (1) | WO2017030755A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109995346A (zh) * | 2019-03-06 | 2019-07-09 | 杭州城芯科技有限公司 | 一种基于时钟吞咽电路的高频时钟同步电路 |
| TWI726791B (zh) * | 2019-08-14 | 2021-05-01 | 創未來科技股份有限公司 | 訊號除頻器、訊號分佈系統與其相關方法 |
| CN112799329A (zh) * | 2021-01-15 | 2021-05-14 | 珠海市一微半导体有限公司 | 分时钟访问sram的控制系统及异构soc芯片 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10107919B1 (en) | 2016-03-01 | 2018-10-23 | Interstate Electronics Corporation | Satellite positioning system receivers with microelectromechanical systems oscillators |
| US10250375B2 (en) | 2016-09-22 | 2019-04-02 | Qualcomm Incorporated | Clock synchronization |
| WO2018182750A1 (en) * | 2017-04-01 | 2018-10-04 | Intel IP Corporation | Synchronizing a digital frequency shift |
| US9998129B1 (en) | 2017-09-21 | 2018-06-12 | Qualcomm Incorporated | PLL post divider phase continuity |
| CN108199710B (zh) * | 2017-12-25 | 2021-06-29 | 深圳市紫光同创电子有限公司 | 一种振荡器校正电路及振荡器校正方法 |
| CN111869109B (zh) * | 2018-03-12 | 2024-05-17 | 华为国际有限公司 | 分配器同步设备及其操作方法 |
| US10985761B1 (en) * | 2018-05-31 | 2021-04-20 | Synopsys, Inc. | Fractional divider |
| JP7187267B2 (ja) * | 2018-10-31 | 2022-12-12 | キヤノン株式会社 | 情報処理装置及びその制御方法 |
| US11811413B2 (en) | 2021-10-13 | 2023-11-07 | Mediatek Inc. | Poly phase filter with phase error enhance technique |
| CN115378424B (zh) * | 2022-10-21 | 2023-02-17 | 上海集成电路研发中心有限公司 | 三分频电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501582A (zh) * | 2002-11-18 | 2004-06-02 | ӡ�����Ƽ��ɷ�����˾ | 控制可记录光盘机的锁相回路 |
| CN101176254A (zh) * | 2005-03-21 | 2008-05-07 | 麦比乌斯微系统公司 | 分立时钟发生器和/或定时/频率参考 |
| CN104333377A (zh) * | 2013-07-08 | 2015-02-04 | 美国亚德诺半导体公司 | 数字相位检测器 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4780890A (en) * | 1986-09-29 | 1988-10-25 | Microwave Semiconductor Corp. | High-speed pulse swallower |
| JPS63306732A (ja) * | 1987-06-09 | 1988-12-14 | Fujitsu Ltd | クロックパルス供給装置 |
| KR100206476B1 (ko) * | 1997-03-20 | 1999-07-01 | 윤종용 | 디지털 마이크로웨이브 시스템에서 송신용 국부발진주파수를 동기화시키기 위한 회로 |
| US5948046A (en) * | 1997-12-15 | 1999-09-07 | Telefonaktiebolaget Lm Ericsson | Multi-divide frequency division |
| US6629256B1 (en) * | 2000-04-04 | 2003-09-30 | Texas Instruments Incorporated | Apparatus for and method of generating a clock from an available clock of arbitrary frequency |
| US6894571B2 (en) * | 2001-01-15 | 2005-05-17 | Sanyo Electric Co., Ltd. | Phase locked loop circuit with selectable variable frequency dividers |
| US6801028B2 (en) * | 2002-11-14 | 2004-10-05 | Fyre Storm, Inc. | Phase locked looped based digital pulse converter |
| TWI233010B (en) * | 2003-07-23 | 2005-05-21 | Realtek Semiconductor Corp | Phase swallow device and signal generator using the same |
| DE10354521A1 (de) | 2003-11-14 | 2005-06-23 | Atmel Germany Gmbh | Verfahren zur Synchronisation mehrerer Oszillatoren |
| US20050186920A1 (en) | 2004-02-19 | 2005-08-25 | Texas Instruments Incorporated | Apparatus for and method of noise suppression and dithering to improve resolution quality in a digital RF processor |
| KR100662611B1 (ko) * | 2005-01-31 | 2007-01-02 | 삼성전자주식회사 | 바이어스 스위칭과 출력 버퍼의 멀티플렉싱을 이용한이중대역 전압제어 발진기 |
| KR100819390B1 (ko) * | 2006-09-21 | 2008-04-04 | 지씨티 세미컨덕터 인코포레이티드 | 2개의 위상 동기 루프를 사용한 주파수 합성기 |
| US7405628B2 (en) * | 2006-09-29 | 2008-07-29 | Silicon Laboratories Inc. | Technique for switching between input clocks in a phase-locked loop |
| US8132041B2 (en) * | 2007-12-20 | 2012-03-06 | Qualcomm Incorporated | Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals |
| US7885030B2 (en) * | 2008-07-07 | 2011-02-08 | International Business Machines Corporation | Methods and systems for delay compensation in global PLL-based timing recovery loops |
| US8278982B2 (en) | 2009-12-29 | 2012-10-02 | Analog Devices, Inc. | Low noise fractional divider using a multiphase oscillator |
-
2015
- 2015-08-19 US US14/829,723 patent/US9490826B1/en active Active
-
2016
- 2016-07-26 KR KR1020187004610A patent/KR20180042245A/ko unknown
- 2016-07-26 JP JP2018507503A patent/JP2018528675A/ja active Pending
- 2016-07-26 WO PCT/US2016/044047 patent/WO2017030755A1/en active Application Filing
- 2016-07-26 EP EP16750559.3A patent/EP3338369B1/en active Active
- 2016-07-26 CN CN201680048315.0A patent/CN107925411B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501582A (zh) * | 2002-11-18 | 2004-06-02 | ӡ�����Ƽ��ɷ�����˾ | 控制可记录光盘机的锁相回路 |
| CN101176254A (zh) * | 2005-03-21 | 2008-05-07 | 麦比乌斯微系统公司 | 分立时钟发生器和/或定时/频率参考 |
| CN104333377A (zh) * | 2013-07-08 | 2015-02-04 | 美国亚德诺半导体公司 | 数字相位检测器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109995346A (zh) * | 2019-03-06 | 2019-07-09 | 杭州城芯科技有限公司 | 一种基于时钟吞咽电路的高频时钟同步电路 |
| TWI726791B (zh) * | 2019-08-14 | 2021-05-01 | 創未來科技股份有限公司 | 訊號除頻器、訊號分佈系統與其相關方法 |
| CN112799329A (zh) * | 2021-01-15 | 2021-05-14 | 珠海市一微半导体有限公司 | 分时钟访问sram的控制系统及异构soc芯片 |
| CN112799329B (zh) * | 2021-01-15 | 2022-03-04 | 珠海一微半导体股份有限公司 | 分时钟访问sram的控制系统及异构soc芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180042245A (ko) | 2018-04-25 |
| CN107925411B (zh) | 2022-01-28 |
| WO2017030755A1 (en) | 2017-02-23 |
| US9490826B1 (en) | 2016-11-08 |
| JP2018528675A (ja) | 2018-09-27 |
| EP3338369A1 (en) | 2018-06-27 |
| EP3338369B1 (en) | 2021-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107925411A (zh) | 用于使用脉冲吞没技术使分频器同步的方法和装置 | |
| CN105934884B (zh) | 使用标准数字单元的差分bang-bang相位检测器 | |
| CN106464276B (zh) | 载波聚合收发器中具有多个合成器的多路分集接收器 | |
| US9356769B2 (en) | Synchronous reset and phase detecting for interchain local oscillator (LO) divider phase alignment | |
| CN107852220A (zh) | 用于5g系统的接收波束指示 | |
| US9356768B2 (en) | Phase detecting circuit for interchain local oscillator (LO) divider phase alignment | |
| US9685931B2 (en) | High accuracy millimeter wave/radio frequency wideband in-phase and quadrature generation | |
| CN107113033A (zh) | 用于在载波聚合(ca)模式的接收机受限的用户设备中动态地配置一个或多个小区的机制 | |
| CN107960148A (zh) | 载波聚合和异步双连通性的测量方法 | |
| CN107873138A (zh) | 针对授权辅助接入的接收信号强度指示符测量 | |
| CN107771373A (zh) | 具有副本偏置的高速的ac耦合的基于反相器的缓冲器 | |
| US20150078497A1 (en) | Receiver carrier aggregation frequency generation | |
| EP3192181B1 (en) | Increased synthesizer performance in carrier aggregation/multiple-input, multiple-output systems | |
| US20160065195A1 (en) | Multiphase oscillating signal generation and accurate fast frequency estimation | |
| US20210048839A1 (en) | Multi-phase signal generation | |
| CN107925458A (zh) | 利用接收波束成形的波束采集 | |
| US20220352899A1 (en) | Data-dependent clock-gating switch driver for a digital-to-analog converter (dac) | |
| US9059714B2 (en) | Inductor-less 50% duty cycle wide-range divide-by-3 circuit | |
| CN108028658A (zh) | 用于模拟锁相环(pll)的无干扰带宽切换方案 | |
| US20160079985A1 (en) | Quadrature local oscillator phase synthesis and architecture for divide-by-odd-number frequency dividers | |
| US10862461B1 (en) | Techniques for generating switch control signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |