CN107919088B - 数字信号电平转换电路、驱动方法、显示面板及显示装置 - Google Patents

数字信号电平转换电路、驱动方法、显示面板及显示装置 Download PDF

Info

Publication number
CN107919088B
CN107919088B CN201810012422.9A CN201810012422A CN107919088B CN 107919088 B CN107919088 B CN 107919088B CN 201810012422 A CN201810012422 A CN 201810012422A CN 107919088 B CN107919088 B CN 107919088B
Authority
CN
China
Prior art keywords
switching transistor
signal
node
electrode
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810012422.9A
Other languages
English (en)
Other versions
CN107919088A (zh
Inventor
唐继托
姚树林
孙志华
高玉杰
张银龙
张旭
苏国火
张宁
徐仁哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810012422.9A priority Critical patent/CN107919088B/zh
Publication of CN107919088A publication Critical patent/CN107919088A/zh
Application granted granted Critical
Publication of CN107919088B publication Critical patent/CN107919088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种数字信号电平转换电路、驱动方法、显示面板及显示装置，通过第一控制模块将第一参考信号端或第二参考信号端的信号提供给第一节点，通过第二控制模块将第一参考信号端的信号提供给第二节点，以及在第二节点浮接时，可以将第一节点的信号的电压耦合到第二节点；从而使输出模块可以根据输入信号端、第二参考信号端以及第二节点的信号输出与输入信号端的电平相反的信号。这样通过第一控制模块、第二控制模块以及输出模块的相互配合，可以采用简单的结构输出与输入信号端的电平相反的信号。

Description

数字信号电平转换电路、驱动方法、显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种数字信号电平转换电路、驱动方法、显示面板及显示装置。
背景技术
一般在显示器显示画面时，需要将采用数字信号表示的数据信号经过数模转换之后提供给显示面板，以使显示面板显示画面。为了提高数据信号的驱动能力，一般将数据信号通过电平转换电路进行升压转换，以提高驱动能力之后进行数模转换。目前，一般电平转换电路由多个晶体管构成，并通过输入较多的不同功能的控制信号来实现电平转换效果。但是，这样导致电平转换电路中包括的晶体管的个数较多，以及各晶体管之间连接的具体结构也比较复杂，导致工艺复杂度增加，生产成本增加。
发明内容
本发明实施例提供了一种数字信号电平转换电路、驱动方法、显示面板及显示装置，用以解决现有技术中存在的驱动能力不足和输出不稳定的问题。
因此，本发明实施例提供了一种数字信号电平转换电路，其特征在于，包括：第一控制模块、第二控制模块以及输出模块；其中，
所述第一控制模块用于在输入信号端的控制下分别将第一参考信号端的信号或第二参考信号端的信号提供给第一节点；
所述第二控制模块用于在所述输入信号端的控制下将所述第一参考信号端的信号提供给第二节点，以及在所述第二节点浮接时，将所述第一节点的信号的电压耦合到所述第二节点；
所述输出模块用于根据所述输入信号端、所述第二参考信号端以及所述第二节点的信号使所述数字信号电平转换电路的输出端输出与所述输入信号端的电平相反的信号。
可选地，在本发明实施例提供的数字信号电平转换电路中，所述输出模块包括：第一开关晶体管、第二开关晶体管；
所述第一开关晶体管的控制极与所述输入信号端相连，所述第一开关晶体管的第一极与所述第二节点相连，所述第一开关晶体管的第二极与所述输出端相连；
所述第二开关晶体管的控制极与所述输入信号端相连，所述第二开关晶体管的第一极与所述输出端相连，所述第二开关晶体管的第二极与所述第二参考信号端相连。
可选地，在本发明实施例提供的数字信号电平转换电路中，所述输出模块包括：第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管；
所述第三开关晶体管的控制极与所述输入信号端相连，所述第三开关晶体管的第一极与所述第二节点相连，所述第三开关晶体管的第二极分别与所述第四开关晶体管的第一极以及所述第五开关晶体管的控制极相连；
所述第四开关晶体管的控制极与所述输入信号端相连，所述第四开关晶体管的第二极与所述第二参考信号端相连；
所述第五开关晶体管的第一极与所述第一参考信号端相连，所述第五开关晶体管的第二极与所述输出端相连；
所述第六开关晶体管的控制极与所述输入信号端相连，所述第六开关晶体管的第一极与所述输出端相连，所述第六开关晶体管的第二极与所述第二参考信号端相连。
可选地，在本发明实施例提供的数字信号电平转换电路中，所述第二控制模块包括：第七开关晶体管、第八开关晶体管、第九开关晶体管与第一电容；
所述第七开关晶体管的控制极分别与所述第八开关晶体管的第二极以及所述第九开关晶体管的第一极相连，所述第七开关晶体管的第一极与所述第一参考信号端相连，所述第七开关晶体管的第二极与所述第二节点相连；
所述第八开关晶体管的控制极与所述输入信号端相连，所述第八开关晶体管的第一极与所述第二节点相连；
所述第九开关晶体管的控制极与所述输入信号端相连，所述第九开关晶体管的第二极与所述第二参考信号端相连；
所述第一电容的第一端与所述第一节点相连，所述第一电容的第二端与所述第二节点相连。
可选地，在本发明实施例提供的数字信号电平转换电路中，所述第一控制模块包括：第十开关晶体管与第十一开关晶体管；
所述第十开关晶体管的控制极与所述输入信号端相连，所述第十开关晶体管的第一极与所述第一参考信号端相连，所述第十开关晶体管的第二极与所述第一节点相连；
所述第十一开关晶体管的控制极与所述输入信号端相连，所述第十一开关晶体管的第一极与所述第一节点相连，所述第十一开关晶体管的第二极与所述第二参考信号端相连。
可选地，在本发明实施例提供的数字信号电平转换电路中，所述数字信号电平转换电路还包括：输出稳定模块；
所述输出稳定模块用于在所述输入信号端的控制下将第三参考信号端的信号提供给所述输出端。
可选地，在本发明实施例提供的数字信号电平转换电路中，所述输出稳定模块包括：第十二开关晶体管与反相器；
所述第十二开关晶体管的控制极与所述反相器的输出端相连，所述第十二开关晶体管的第一极与所述第三参考信号端相连，所述第十二开关晶体管的第二极与所述输出端相连；
所述反相器的输入端与所述信号输入端相连。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种数字信号电平转换电路。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。
相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种数字信号电平转换电路的驱动方法，包括：第一阶段和第二阶段；
在所述第一阶段，所述第一控制模块在所述输入信号端的控制下将所述第二参考信号端的信号提供给所述第一节点；所述第二控制模块在所述输入信号端的控制下将所述第一参考信号端的信号提供给第二节点；所述输出模块根据所述输入信号端与所述第二参考信号端使所述数字信号电平转换电路的输出端输出与所述输入信号端的电平相反的信号；
在所述第二阶段，所述第一控制模块在所述输入信号端的控制下将所述第一参考信号端的信号提供给所述第一节点；所述第二控制模块使所述第二节点浮接，并将所述第一节点的信号的电压耦合到所述第二节点；所述输出模块根据所述第二节点的信号使所述输出端输出与所述输入信号端的电平相反的信号。
本发明有益效果如下：
本发明实施例提供的数字信号电平转换电路、驱动方法、显示面板及显示装置，包括：第一控制模块、第二控制模块以及输出模块；第一控制模块将第一参考信号端或第二参考信号端的信号提供给第一节点，通过第二控制模块将第一参考信号端的信号提供给第二节点，以及在第二节点浮接时，可以将第一节点的信号的电压耦合到第二节点；从而使输出模块可以根据输入信号端、第二参考信号端以及第二节点的信号输出与输入信号端的电平相反的信号。这样通过第一控制模块、第二控制模块以及输出模块的相互配合，可以采用简单的结构输出与输入信号端的电平相反的信号。
附图说明
图1为本发明实施例提供的数字信号电平转换电路的结构示意图之一；
图2为本发明实施例提供的数字信号电平转换电路的结构示意图之二；
图3a为本发明实施例提供的数字信号电平转换电路的具体结构示意图之一；
图3b为本发明实施例提供的数字信号电平转换电路的具体结构示意图之二；
图4a为本发明实施例提供的数字信号电平转换电路的具体结构示意图之三；
图4b为本发明实施例提供的数字信号电平转换电路的具体结构示意图之四；
图5为图3a和图3b所示的数字信号电平转换电路对应的输入输出时序图；
图6为图4a和图4b所示的数字信号电平转换电路对应的输入输出时序图；
图7为本发明实施例提供的数字信号电平转换电路的驱动方法的流程图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的数字信号电平转换电路、驱动方法、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
一般用于显示的数据信号采用数字信号来表示，数据信号可以采用高电平信号与低电平信号交替变化的电压脉冲信号进行表示。其中，在电压脉冲信号中，以恒定的正电压表示高电平“1”，以恒定的负电压表示低电平“0”。然而，随着显示面板的尺寸越来越大，分辨率越来越高，亮度要求也越来越高，对数据信号的驱动能力的要求也越来越高。因此需要对表示数据信号的电压脉冲信号进行电平与升压转换，提高其驱动能力。
基于此，本发明实施例提供了一种数字信号电平转换电路，如图1所示，包括：第一控制模块10、第二控制模块20和输出模块30；其中，
第一控制模块10用于在输入信号端Input的控制下分别将第一参考信号端Vref1的信号或第二参考信号端Vref2的信号提供给第一节点N1；
第二控制模块20用于在输入信号端Input的控制下将第一参考信号端Vref1的信号提供给第二节点N2，以及在第二节点N2浮接时，将第一节点N1的信号的电压耦合到第二节点N2；
输出模块30用于根据输入信号端Input、第二参考信号端Vref2以及第二节点N2的信号使输出端Output输出与输入信号端Input的电平相反的信号。
本发明实施例提供的数字信号电平转换电路，通过第一控制模块将第一参考信号端或第二参考信号端的信号提供给第一节点，通过第二控制模块将第一参考信号端的信号提供给第二节点，以及在第二节点浮接时，可以将第一节点的信号的电压耦合到第二节点；从而使输出模块可以根据输入信号端、第二参考信号端以及第二节点的信号输出与输入信号端的电平相反的信号。这样通过第一控制模块、第二控制模块以及输出模块的相互配合，可以采用简单的结构输出与输入信号端的电平相反的信号。
在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图1所示，第一控制模块10分别与输入信号端Input、第一参考信号端Vref1、第二参考信号端Vref2以及第一节点N1相连；第二控制模块20分别与输入信号端Input、第一参考信号端Vref1、第一节点N1以及第二节点N2相连；输出模块30分别与输入信号端Input、第二参考信号端Vref2以及第二节点N2相连。
在具体实施时，在本发明实施例提供的上述数字信号电平转换电路中，第一参考信号端提供高电平信号，第二参考信号端提供低电平信号。在实际应用中，第一参考信号端的电压值与第二参考信号端的电压值，需要根据实际应用环境来说设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的上述数字信号电平转换电路中，输入信号端的信号为数字信号，即采用高电平信号与低电平信号交替变化的脉冲信号，且第一参考信号端的电压值大于输入信号端的高电平信号的电压值。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
具体地，在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图3a至图4b所示，第一控制模块10可以包括：第十开关晶体管M10和第十一开关晶体管M11；
第十开关晶体管M10的控制极与输入信号端Input相连，第十开关晶体管M10的第一极与第一参考信号端Vref1相连，第十开关晶体管M10的第二极与第一节点N1相连；
第十一开关晶体管M11的控制极与输入信号端Input相连，第十一开关晶体管M11的第一极与第一节点N1相连，第十一开关晶体管M11的第二极与第二参考信号端Vref2相连。
在具体实施时，在本发明实施例提供的数字信号电平转换电路中，第十开关晶体管在输入信号端的控制下处于导通状态时，可以将第一参考信号端的信号提供给第一节点。第十一开关晶体管在输入信号端的控制下处于导通状态时，可以将第二参考信号端的信号提供给第一节点。
在具体实施时，如图3a至图4b所示，第十开关晶体管M10可以为P型晶体管，第十一开关晶体管M11可以为N型晶体管。
具体地，在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图3a至图4b所示，第二控制模块20可以包括：第七开关晶体管M7、第八开关晶体管M8、第九开关晶体管M9和第一电容C1；
第七开关晶体管M7的控制极分别与第八开关晶体管M8的第二极以及第九开关晶体管M9的第一极相连，第七开关晶体管M7的第一极与第一参考信号端Vref1相连，第七开关晶体管M7的第二极与第二节点N2相连；
第八开关晶体管M8的控制极与输入信号端Input相连，第八开关晶体管M8的第一极与第二节点N2相连；
第九开关晶体管M9的控制极与输入信号端Input相连，第九开关晶体管M9的第二极与第二参考信号端Vref2相连；
第一电容C1的第一端与第一节点N1相连，第一电容C1的第二端与第二节点N2相连。
在具体实施时，在本发明实施例提供的数字信号电平转换电路中，第九开关晶体管在输入信号端的控制下处于导通状态时，可以将第二参考信号端的信号提供给第七晶体管的控制极。第八开关晶体管在输入信号端的控制下处于导通状态时，可以将第二节点的信号提供给第七开关晶体管的控制极。第七开关晶体管在输入其控制极的信号的控制下处于导通状态时，可以将第一参考信号端的信号提供给第二节点。第一电容在输入第一节点和第二节点的信号的控制下进行充电或放电，以及在第二节点处于浮接状态时，由于第一电容的自举作用，可以保持第一节点与第二节点之间的电压差稳定，以使输入第一节点的信号的电压耦合到第二节点。
在具体实施时，如图3a至图4b所示，第七开关晶体管M7和第八开关晶体管M8可以为P型晶体管，第九开关晶体管M9可以为N型晶体管。
具体地，在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图3a和图3b所示，输出模块30可以包括：第一开关晶体管M1、第二开关晶体管M2；
第一开关晶体管M1的控制极与输入信号端Input相连，第一开关晶体管M1的第一极与第二节点N2相连，第一开关晶体管M1的第二极与输出端Output相连；
第二开关晶体管M2的控制极与输入信号端Input相连，第二开关晶体管M2的第一极与输出端Output相连，第二开关晶体管M2的第二极与第二参考信号端Vref2相连。
在具体实施时，在本发明实施例提供的数字信号电平转换电路中，第一开关晶体管在输入信号端的控制下处于导通状态时，可以将第二节点的信号提供给输出端。第二开关晶体管在输入信号端的控制下处于导通状态时，可以将第二参考信号端的信号提供给输出端。
在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图3a和图3b所示，第一开关晶体管M1可以为P型晶体管，第二开关晶体管M2可以为N型晶体管。
为了使输出端的信号稳定，在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图3a和图3b所示，输出模块30还可以包括：第二电容C2；
第二电容C2连接于输出端Output和第二参考信号端Vref2之间。这样可以采用第二电容C2对输出端Output的信号进行稳压。
当然，输出模块也可以采用其他结构来实现输出与输入信号电平相反的信号。具体地，在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图4a和图4b所示，输出模块30可以包括：第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5、第六开关晶体管M6；
第三开关晶体管M3的控制极与输入信号端Input相连，第三开关晶体管M3的第一极与第二节点N2相连，第三开关晶体管M3的第二极分别与第四开关晶体管M4的第一极以及第五开关晶体管M5的控制极相连；
第四开关晶体管M4的控制极与输入信号端Input相连，第四开关晶体管M4的第二极与第二参考信号端Vref2相连；
第五开关晶体管M5的第一极与第一参考信号端Vref1相连，第五开关晶体管M5的第二极与输出端Output相连；
第六开关晶体管M6的控制极与输入信号端Input相连，第六开关晶体管M6的第一极与输出端Output相连，第六开关晶体管M6的第二极与第二参考信号端Vref2相连。
在具体实施时，在本发明实施例提供的数字信号电平转换电路中，第三开关晶体管在输入信号端的控制下处于导通状态时，可以将第二节点的信号提供给第五开关晶体管的控制极。第四开关晶体管在输入信号端的控制下处于导通状态时，可以将第二参考信号端的信号提供给第五开关晶体管的控制极。第五开关晶体管在输入其控制极的信号的控制下处于导通状态时，可以将第一参考信号端的信号提供给输出端。第六开关晶体管在输入信号端的控制下处于导通状态时，可以将第二参考信号端的信号提供给输出端。
在具体实施时，如图4a和图4b所示，第三开关晶体管M3可以是P型晶体管，第四开关晶体管M4、第五开关晶体管M5、第六开关晶体管M6可以是N型晶体管。
为了进一步保持电路的稳定，在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图4a与图4b所示，输出模块30还可以包括：第三电容C3和第四电容C4；其中，第三电容C3的第一端与第五开关晶体管M5的控制极相连，第三电容C3的第二端与第二参考信号端Vref2相连；第四电容C4连接于输出端Output和第二参考信号端Vref2之间。
一般数字信号电平转换电路在完成电平转换后没有专门的驱动电路，这样一旦电源发生波动或者负载变化时很容易导致输出不稳定，造成电路的可靠性较低。因此，为了使输出稳定，在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图2所示，还可以包括：输出稳定模块40；
输出稳定模块40用于在输入信号端Input控制下将第三参考信号端Vref3的信号提供给输出端Output。
具体地，在具体实施时，在本发明实施例提供的数字信号电平转换电路中，如图3b和图4b所示，输出稳定模块40可以包括：第十二开关晶体管M12与反相器INV；
第十二开关晶体管M12的控制极与反相器INV的输出端相连，第十二开关晶体管M12的第一极与第三参考信号端Vref3相连，第十二开关晶体管M12的第二极与输出端Output相连；
反相器INV的输入端与信号输入端Input相连。
在具体实施时，在本发明实施例提供的数字信号电平转换电路中，反相器可以输出与其输入端的信号的电平相反的信号，即将输入信号端的信号转换为电平相反的信号后提供给第十二开关晶体管的控制极。第十二开关晶体管在输入其控制极的信号的控制下处于导通状态时，可以将第三参考信号端的信号提供给输出端。
在具体实施时，在本发明实施例提供的数字信号电平转换电路中，第十二开关晶体管M12可以是NPN型三极管。具体地，第十二开关晶体管M12的控制极为三极管的基极，第十二开关晶体管M12的第一极为三极管的集电极，第十二开关晶体管M12的第二极为三极管的发射极。
具体地，在具体实施时，在如图3b所示的数字信号电平转换电路中，第三参考信号端Vref3提供的电压值Vref3可以为Vref3＝2Vref1，其中，Vref1代表第一参考信号端的电压值。在如图4b所示的数字信号电平转换电路中，第三参考信号端Vref3提供的电压值Vref3可以为Vref3＝Vref1。
以上仅是举例说明本发明实施例提供的数字信号电平转换电路各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
进一步的，在具体实施时，在本发明实施例提供的数字信号电平转换电路中，N型晶体管在高电平信号作用下导通，在低电平信号作用下截止；P型晶体管在高电平信号作用下截止，在低电平信号作用下导通。
需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不做限定。在具体实施中，上述各开关晶体管的控制极作为其栅极，并且根据晶体管类型以及信号的不同，可以将第一极作为源极，第二极作为漏极；或者将第一极作为漏极，第二极作为源极，在此不做具体区分。
下面结合电路时序图对本发明实施例提供的数字信号电平转换电路的工作过程作以详细的描述。下述描述中以1表示高电平信号，0表示低电平信号，其中，1和0代表其逻辑电平，仅是为了更好的解释本发明实施例提供的上述数字信号电平转换电路的工作过程。
实施例一、
以图3a所示的数字信号电平转换电路为例，第一参考信号端Vref1的信号为高电平信号，第二参考信号端Vref2的信号为低电平信号；对应的输入输出时序图如图5所示，输入信号端Input的信号为数字信号。具体地，选取如图5所示的输入输出时序图中的第一阶段T1与第二阶段T2两个阶段。
在第一阶段T1，Input＝1，因此，第二开关晶体管M2、第九开关晶体管M9以及第十一开关晶体管M11均导通，第一开关晶体管M1、第八开关晶体管M8以及第十开关晶体管M10均截止。导通的第十一开关晶体管M11将第二参考信号端Vref2的低电平信号提供给第一节点N1，使第一节点N1的信号为低电平信号。导通的第九开关晶体管M9将第二参考信号端Vref2的低电平信号提供给第七开关晶体管M7的控制极，以控制第七开关晶体管M7导通，从而将第一参考信号端Vref1的高电平信号提供给第二节点N2，使第二节点N2的信号为高电平信号。第一节点N1与第二节点N2的信号使第一电容C1充电。此时第一电容C1两端的电压差为Vref1。导通的第二开关晶体管M2将第二参考信号端Vref2的低电平信号提供给数字信号电平转换电路的输出端Output，使输出端Output输出低电平信号。
在第二阶段T2，Input＝0，因此第二开关晶体管M2、第九开关晶体管M9以及第十一开关晶体管M11均截止，第一开关晶体管M1、第八开关晶体管M8以及第十开关晶体管M10均导通。导通的第八开关晶体管M8将第二节点N2的高电平信号提供给第七开关晶体管M7的控制极，以控制第七开关晶体管M7截止，因此第二节点N2处于浮接状态。导通后的第十开关晶体管M10将第一参考信号端Vref1的高电平信号提供给第一节点N1，由于第一电容C1的自举作用，为了保持第一节点N1与第二节点N2之间的电压差稳定为Vref1，因此第一电容C1第二端的电压即第二节点N2的电压被拉升至2Vref1。导通的第一开关晶体管M1将第二节点N2具有2Vref1的高电平信号提供给输出端Output，使输出端Output输出2Vref1的高电平信号。
在第二阶段T2之后，重复执行第一阶段T1与第二阶段T2的工作过程。
通过本发明实施例一提供的上述各开关晶体管的相互配合，可以将输入信号端的信号进行电平转换以及升压后输出，从而可以使输出的信号的驱动能力增强。
实施例二、
以图3b所示的数字信号电平转换电路为例，第一参考信号端Vref1的信号为高电平信号，第二参考信号端Vref2的信号为低电平信号，第三参考信号端Vref3的信号为高电平信号，且Vref3＝2Vref1；对应的输入输出时序图如图5所示，输入信号端Input的信号为数字信号。具体地，选取如图5所示的输入输出时序图中的第一阶段T1与第二阶段T2两个阶段。
在第一阶段T1，Input＝1，通过反相器INV的作用，可以控制第十二开关晶体管M12截止。本阶段的其余工作过程与实施例一中第一阶段T1的工作过程基本相同，在此不作赘述。
在第二阶段T2，Input＝0，因此第二开关晶体管M2、第九开关晶体管M9以及第十一开关晶体管M11均截止，第一开关晶体管M1、第八开关晶体管M8以及第十开关晶体管M10均导通。导通的第八开关晶体管M8将第二节点N2的高电平信号提供给第七开关晶体管M7的控制极，以控制第七开关晶体管M7截止，因此第二节点N2处于浮接状态。导通后的第十开关晶体管M10将第一参考信号端Vref1的高电平信号提供给第一节点N1，由于第一电容C1的自举作用，为了保持第一节点N1与第二节点N2之间的电压差稳定为Vref1，因此第一电容C1第二端的电压即第二节点N2的电压被拉升至2Vref1。导通的第一开关晶体管M1将第二节点N2具有2Vref1的高电平信号提供给输出端Output，使输出端Output输出2Vref1的高电平信号。由于输入信号端Input的低电平信号经过反相器INV后变为高电平信号并提供给第十二开关晶体管M12的控制极，以控制第十二开关晶体管M12导通，以将第三参考信号端Vref3的高电平信号提供给输出端Output。当输出端Output的电平升高到2Vref1-Vbe时，第十二开关晶体管M12截止。因而在第二节点N2的高电平信号和第三参考信号端Vref3的高电平信号共同作用下，输出端Output能够快速稳定地输出2Vref1的高电平驱动信号。
需要说明的是，Vbe代表采用NPN型三极管作为第十二开关晶体管M12时，NPN型三极管的基极与发射极之间的电压差。
在第二阶段T2之后，重复执行第一阶段T1与第二阶段T2的工作过程。
在实施例二中，由于第十二开关晶体管的导通以向输出端额外提供第三信号参考信号端的高电平信号，从而使输出端能够快速稳定地输出高电平信号。
实施例三、
以图4a所示的数字信号电平转换电路为例，第一参考信号端Vref1的信号为高电平信号，第二参考信号端Vref2的信号为低电平信号；对应的输入输出时序图如图6所示，输入信号端Input的信号为数字信号。具体地，选取如图6所示的输入输出时序图中的第一阶段T1与第二阶段T2两个阶段。
在第一阶段T1阶段，Input＝1，因此，第四开关晶体管M4、第六开关晶体管M6、第九开关晶体管M9以及第十一开关晶体管M11均导通；第三开关晶体管M3、第八开关晶体管M8以及第十开关晶体管M10均截止。导通的第十一开关晶体管M11将第二参考信号端Vref2的低电平信号提供给第一节点N1，使第一节点N1的信号为低电平信号。导通的第九开关晶体管M9将第二参考信号端Vref2的低电平信号提供给第七开关晶体管M7的控制极，以控制第七开关晶体管M7导通，从而将第一参考信号端Vref1的高电平信号提供给第二节点N2，使第二节点N2的信号为高电平信号，第一节点N1与第二节点N2的信号使第一电容C1充电，此时第一电容C1两端的电压差为Vref1。导通的第四开关晶体管M4将第二参考信号端Vref2的低电平信号提供给第五开关晶体管M5的控制极，以控制第五开关晶体管M5截止。导通的第六开关晶体管M6将第二参考信号端Vref2的低电平信号提供给输出端Output，使输出端Output输出低电平信号。
在第二阶段T2，Input＝0，因此第四开关晶体管M4、第六开关晶体管M6、第九开关晶体管M9以及第十一开关晶体管M11均截止，第三开关晶体管M3、第八开关晶体管M8以及第十开关晶体管M10均导通。导通的第八开关晶体管M8将第二节点N2的高电平信号提供给第七开关晶体管M7的控制极，以控制第七开关晶体管M7截止，使第二节点N2处于浮接状态。导通后的第十开关晶体管M10将第一参考信号端Vref1的高电平电压提供给第一节点N1，由于第一电容C1的自举作用，为了保持第一节点N1与第二节点N2之间的电压差稳定为Vref1，因此第一电容C1第二端的电压即第二节点N2的电压被拉升至2Vref1。导通的第三开关晶体管M3将第二节点N2的高电平电压提供给第五开关晶体管M5的控制极，以控制第五开关晶体管M5导通。导通的第五开关晶体管M5将第一参考信号端Vref1的高电平信号提供给输出端Output，使输出端Output输出Vref1的高电平驱动信号。
在第二阶段T2之后，重复执行第一阶段T1与第二阶段T2的工作过程。
通过本发明实施例三提供的上述各开关晶体管的相互配合，可以将输入信号端的信号进行电平转换以及升压后输出，从而可以使输出的信号的驱动能力增强。
实施例四、
以图4b所示的数字信号电平转换电路为例，第一参考信号端Vref1的信号为高电平信号，第二参考信号端Vref2的信号为低电平信号，第三参考信号端Vref3的信号为高电平信号，且Vref3＝Vref1；对应的输入输出时序图如图6所示，输入信号端Input的信号为数字信号。具体地，选取如图6所示的输入输出时序图中的第一阶段T1与第二阶段T2两个阶段。
在第一阶段T1，Input＝1，通过反相器INV的作用，可以控制第十二开关晶体管M12截止。本阶段的其余工作过程与实施例三中第一阶段T1的工作过程基本相同，在此不作赘述。
在第二阶段T2，Input＝0，因此第四开关晶体管M4、第六开关晶体管M6、第九开关晶体管M9以及第十一开关晶体管M11均截止，第三开关晶体管M3、第八开关晶体管M8以及第十开关晶体管M10均导通。导通的第八开关晶体管M8将第二节点N2的高电平信号提供给第七开关晶体管M7的控制极，以控制第七开关晶体管M7截止，使第二节点N2处于浮接状态。导通后的第十开关晶体管M10将第一参考信号端Vref1的高电平电压提供给第一节点，由于第一电容C1的自举作用，为了保持第一节点N1与第二节点N2之间的电压差稳定为Vref1，因此第一电容器C1第二端的电压即第二节点N2的电压被拉升至2Vref1。导通的第八开关晶体管M8将第二节点N2的高电平信号提供给第七开关晶体管M7的控制极，以控制第七开关晶体管M7截止。导通的第三开关晶体管M3将第二节点N2的高电平电压提供给第五开关晶体管M5的控制极以控制第五开关晶体管M5导通。导通的第五开关晶体管M5将第一参考信号端Vref1的高电平信号提供给输出端Output。由于输入信号端Input的低电平信号经过反相器INV后变为高电平信号并提供给第十二开关晶体管M12的控制极，以控制第十二开关晶体管M12导通，以将第三参考信号端Vref3的高电平信号提供给输出端Output。当输出端Output的电压升高到Vref1-Vbe时，第十二开关晶体管M12截止。因而在第一参考信号端Vref1的高电平信号和第三参考信号端Vref3的高电平信号共同作用下，输出端Output能够快速稳定地输出Vref1的高电平驱动信号。
在第二阶段T2之后，重复执行第一阶段T1与第二阶段T2的工作过程。
在实施例四中，由于第十二开关晶体管的导通以向输出端额外提供第三参考信号端的高电平信号，从而使输出端能够快速稳定地输出高电平信号。
基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述数字信号电平转换电路的驱动方法，如图7所示，可以具体包括：
S701、在第一阶段，第一控制模块在输入信号端的控制下将第二参考信号端的信号提供给第一节点；第二控制模块在输入信号端的控制下将第一参考信号端的信号提供给第二节点；输出模块根据输入信号端与第二参考信号端使数字信号电平转换电路的输出端输出与输入信号端的电平相反的信号；
S702、在第二阶段，第一控制模块在输入信号端的控制下将第一参考信号端的信号提供给第一节点；第二控制模块使第二节点浮接，并将第一节点的信号的电压耦合到第二节点；输出模块根据第二节点的信号使输出端输出与输入信号端的电平相反的信号。
本发明实施例提供的上述驱动方法，可以采用简单的结构输出与输入信号端的电平相反的信号。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述数字信号电平转换电路。由于该显示面板解决问题的原理与前述数字信号电平转换电路相似，因此该显示面板的实施可以参见前述数字信号电平转换电路的实施，重复之处在此不再赘述。
在具体实施时，本发明实施例提供的显示面板可以为电致发光显示面板，或者也可以为液晶显示面板。其中，电致发光显示面板可以包括：有机发光显示面板与量子点发光显示面板，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述数字信号电平转换电路的实施例，重复之处不再赘述。
本发明实施提供了一种数字信号电平转换电路，通过第一控制模块分别将第一参考信号端或第二参考信号端的信号提供给第一节点，通过第二控制模块将第一参考信号端的信号提供给第二节点，以及在第二节点浮接时，可以将第一节点的信号的电压耦合到第二节点；从而使输出模块可以根据输入信号端、第二参考信号端以及第二节点的信号输出与输入信号端的电平相反的信号。这样通过第一控制模块、第二控制模块以及输出模块的相互配合，可以采用简单的结构输出与输入信号端的电平相反的信号。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种数字信号电平转换电路，其特征在于，包括：第一控制模块、第二控制模块以及输出模块；
所述第一控制模块用于在输入信号端的控制下分别将第一参考信号端的信号或第二参考信号端的信号提供给第一节点；
所述第二控制模块用于在所述输入信号端的控制下将所述第一参考信号端的信号提供给第二节点，以及在所述第二节点浮接时，将所述第一节点的信号的电压耦合到所述第二节点；
所述输出模块用于根据所述输入信号端、所述第二参考信号端以及所述第二节点的信号使所述数字信号电平转换电路的输出端输出与所述输入信号端的电平相反的信号；
所述输出模块包括：第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管；
所述第三开关晶体管的控制极与所述输入信号端相连，所述第三开关晶体管的第一极与所述第二节点相连，所述第三开关晶体管的第二极分别与所述第四开关晶体管的第一极以及所述第五开关晶体管的控制极相连；
所述第四开关晶体管的控制极与所述输入信号端相连，所述第四开关晶体管的第二极与所述第二参考信号端相连；
所述第五开关晶体管的第一极与所述第一参考信号端相连，所述第五开关晶体管的第二极与所述输出端相连；
所述第六开关晶体管的控制极与所述输入信号端相连，所述第六开关晶体管的第一极与所述输出端相连，所述第六开关晶体管的第二极与所述第二参考信号端相连。
2.如权利要求1所述的数字信号电平转换电路，其特征在于，所述第二控制模块包括：第七开关晶体管、第八开关晶体管、第九开关晶体管与第一电容；
所述第七开关晶体管的控制极分别与所述第八开关晶体管的第二极以及所述第九开关晶体管的第一极相连，所述第七开关晶体管的第一极与所述第一参考信号端相连，所述第七开关晶体管的第二极与所述第二节点相连；
所述第八开关晶体管的控制极与所述输入信号端相连，所述第八开关晶体管的第一极与所述第二节点相连；
所述第九开关晶体管的控制极与所述输入信号端相连，所述第九开关晶体管的第二极与所述第二参考信号端相连；
所述第一电容的第一端与所述第一节点相连，所述第一电容的第二端与所述第二节点相连。
3.如权利要求1所述的数字信号电平转换电路，其特征在于，所述第一控制模块包括：第十开关晶体管与第十一开关晶体管；
所述第十开关晶体管的控制极与所述输入信号端相连，所述第十开关晶体管的第一极与所述第一参考信号端相连，所述第十开关晶体管的第二极与所述第一节点相连；
所述第十一开关晶体管的控制极与所述输入信号端相连，所述第十一开关晶体管的第一极与所述第一节点相连，所述第十一开关晶体管的第二极与所述第二参考信号端相连。
4.如权利要求1-3任一项所述的数字信号电平转换电路，其特征在于，所述数字信号电平转换电路还包括：输出稳定模块；
所述输出稳定模块用于在所述输入信号端的控制下将第三参考信号端的信号提供给所述输出端。
5.如权利要求4所述的数字信号电平转换电路，其特征在于，所述输出稳定模块包括：第十二开关晶体管与反相器；
所述第十二开关晶体管的控制极与所述反相器的输出端相连，所述第十二开关晶体管的第一极与所述第三参考信号端相连，所述第十二开关晶体管的第二极与所述输出端相连；
所述反相器的输入端与所述信号输入端相连。
6.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的数字信号电平转换电路。
7.一种显示装置，其特征在于，包括如权利要求6所述的显示面板。
8.一种如权利要求1-5任一项所述的数字信号电平转换电路的驱动方法，其特征在于，包括：第一阶段和第二阶段；
在所述第一阶段，所述第一控制模块在所述输入信号端的控制下将所述第二参考信号端的信号提供给所述第一节点；所述第二控制模块在所述输入信号端的控制下将所述第一参考信号端的信号提供给第二节点；所述输出模块根据所述输入信号端与所述第二参考信号端使所述数字信号电平转换电路的输出端输出与所述输入信号端的电平相反的信号；
在所述第二阶段，所述第一控制模块在所述输入信号端的控制下将所述第一参考信号端的信号提供给所述第一节点；所述第二控制模块使所述第二节点浮接，并将所述第一节点的信号的电压耦合到所述第二节点；所述输出模块根据所述第二节点的信号使所述输出端输出与所述输入信号端的电平相反的信号。
CN201810012422.9A 2018-01-05 2018-01-05 数字信号电平转换电路、驱动方法、显示面板及显示装置 Active CN107919088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810012422.9A CN107919088B (zh) 2018-01-05 2018-01-05 数字信号电平转换电路、驱动方法、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810012422.9A CN107919088B (zh) 2018-01-05 2018-01-05 数字信号电平转换电路、驱动方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN107919088A CN107919088A (zh) 2018-04-17
CN107919088B true CN107919088B (zh) 2021-01-22

Family

ID=61894537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810012422.9A Active CN107919088B (zh) 2018-01-05 2018-01-05 数字信号电平转换电路、驱动方法、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN107919088B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480944B2 (ja) * 2002-03-25 2010-06-16 シャープ株式会社 シフトレジスタおよびそれを用いる表示装置
JP4727261B2 (ja) * 2005-03-16 2011-07-20 三菱電機株式会社 分周回路、電源回路及び表示装置
KR100856128B1 (ko) * 2007-02-12 2008-09-03 삼성전자주식회사 고속 동작이 가능한 레벨 쉬프터 및 그 방법
TWI448078B (zh) * 2011-06-09 2014-08-01 Mstar Semiconductor Inc 電壓準位移位器與昇壓驅動電路
TWI525994B (zh) * 2014-11-14 2016-03-11 瑞鼎科技股份有限公司 驅動電路之位準偏移器
CN106023941B (zh) * 2016-07-29 2018-05-01 京东方科技集团股份有限公司 电平转移电路及其驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
CN107919088A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN107039014B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
JP7001805B2 (ja) シフトレジスタ及びその駆動方法、ゲート駆動回路と表示装置
CN107424649B (zh) 一种移位寄存器、其驱动方法、发光控制电路及显示装置
CN106782285B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US10775925B2 (en) Shift register unit and method for driving the same, gate driving circuit and display apparatus
CN111477162B (zh) 像素电路及其驱动方法、显示装置
CN106157874B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108597454B (zh) 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN111971737B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN107093414B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107146577B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN107863057A (zh) 一种移位寄存器、其驱动方法、驱动控制电路及相关装置
CN110313028B (zh) 信号产生方法、信号发生电路以及显示装置
CN110415637B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107492337B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107622746B (zh) 移位寄存单元、其驱动方法、显示面板及显示装置
CN107342038B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN106782399A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US20190130856A1 (en) Shift register units, gate driving circuits, display apparatuses and driving methods
CN112802424A (zh) 移位寄存器、显示面板及显示装置
CN107481658B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN111243498A (zh) 像素电路及其驱动方法、显示装置
WO2019033750A1 (en) SHIFT REGISTER UNIT, ITS STEERING METHOD, GRID PILOT ON NETWORK CIRCUIT, AND DISPLAY DEVICE
CN112634811B (zh) 移位寄存器及驱动方法、扫描驱动电路、显示面板和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant