CN107918443A - 一种信号生成方法和装置 - Google Patents

一种信号生成方法和装置 Download PDF

Info

Publication number
CN107918443A
CN107918443A CN201610889787.0A CN201610889787A CN107918443A CN 107918443 A CN107918443 A CN 107918443A CN 201610889787 A CN201610889787 A CN 201610889787A CN 107918443 A CN107918443 A CN 107918443A
Authority
CN
China
Prior art keywords
signal
clock
control signal
reset
reseting controling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610889787.0A
Other languages
English (en)
Other versions
CN107918443B (zh
Inventor
蒋建平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Chris Semiconductor Technology Co.,Ltd.
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201610889787.0A priority Critical patent/CN107918443B/zh
Priority to PCT/CN2017/085223 priority patent/WO2018068510A1/zh
Publication of CN107918443A publication Critical patent/CN107918443A/zh
Application granted granted Critical
Publication of CN107918443B publication Critical patent/CN107918443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
    • G16Z99/00—Subject matter not provided for in other main groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Electronic Switches (AREA)

Abstract

本发明实施例公开了一种信号生成装置，所述信号生成装置与芯片主系统弱耦合，所述装置包括：时钟复位处理单元、配置信号发生单元、信号生成单元、输出单元，其中，所述时钟复位处理单元，用于控制所述信号生成装置的配置和管理；所述配置信号发生单元，用于生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；所述信号生成单元，用于接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；所述输出模块，用于输出所述输出信号至所述芯片主系统。本发明实施例同时还公开了一种信号生成方法。

Description

一种信号生成方法和装置
技术领域
本发明涉及微电子技术领域，尤其涉及一种信号生成方法和装置。
背景技术
随着微电子技术向纳电子技术的快速发展，芯片集成度和复杂度越来越高。为了满足系统芯片更高的主频和更高的数据处理能力，以及终端芯片更低的功耗和更小的有效面积，对于芯片的时钟和复位设计要求越来越高。
现有技术在芯片中，根据芯片外部的参考时钟输入到芯片内的锁相环、时钟关断器件和时钟分频器中，产生芯片各个子系统的工作时钟；复位信号通过外部复位信号输入到芯片内部，根据功能模块实际需要，配置产生芯片各个模块的复位信号。锁相环的配置参数、时钟关断的使能控制信号、时钟分频参数和复位配置信号都是通过芯片主处理器或片外处理器提供。随着芯片集成度越来越高，芯片场景模式越来越多，时钟和复位的配置信息和变化模式也越来越多。芯片的功能复杂度越高会使芯片主处理器或片处理器出现工作异常的可能性提高，从而导致芯片的时钟和复位配置产生异常，影响芯片的功能稳定性。
发明内容
为解决现有存在的技术问题，本发明提供一种信号生成方法和装置，解决了芯片主系统时钟复位稳定性低和不可控制的问题。
本发明的技术方案是这样实现的：
一种信号生成装置，所述信号生成装置与芯片主系统弱耦合，所述装置包括：时钟复位处理单元、配置信号发生单元、信号生成单元、输出单元，其中，
所述时钟复位处理单元，用于控制所述信号生成装置的配置和管理；
所述配置信号发生单元，用于生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；
所述信号生成单元，用于接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；
所述输出模块，用于输出所述输出信号至所述芯片主系统。
进一步地，所述控制信号包括时钟控制信号和/或复位控制信号；
当所述控制信号包括时钟控制信号时，所述信号生成单元，具体用于接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号；
当所述控制信号包括复位控制信号时，所述信号生成单元，具体用于接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号；
当所述控制信号包括时钟控制信号和复位控制信号时，所述信号生成单元，具体用于接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号。
进一步地，所述时钟控制信号包括：0或者1；
当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号；
所述复位控制信号包括：0或者1；
当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。
进一步地，所述装置还包括：存储单元，用于存储所述时钟复位处理单元可执行的生成时钟控制信号和复位控制信号的程序及数据。
进一步地，所述装置还包括：总线，用于将所述信号生成装置的所有单元互联，实现所述时钟复位处理单元对这些设备的管理和访问；
系统接口，用于实现所述芯片主系统和所述信号生成装置的通讯功能。
进一步地，所述装置还包括：外设，用于实现对所述时钟复位处理单元执行内存程序过程的监测和调试，还用于所述时钟复位处理单元与外部数据进行通讯。
一种信号生成方法，所述方法应用于信号生成装置，所述信号生成装置与芯片主系统弱耦合，所述信号生成装置包括时钟复位处理单元，通过所述时钟复位处理单元控制所述信号生成装置的配置和管理，所述方法包括：
生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；
接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；
输出所述输出信号至所述芯片主系统。
进一步地，所述控制信号包括时钟控制信号或复位控制信号；
所述根据所述接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号，包括：
当所述控制信号包括时钟控制信号时，接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号；
当所述控制信号包括复位控制信号时，接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号。
进一步地，所述控制信号包括时钟控制信号和复位控制信号；
所述根据所述接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号，包括：
接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号。
进一步地，所述时钟控制信号包括：0或者1；
当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号；
所述复位控制信号包括：0或者1；
当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。
本发明的实施例提供的信号生成方法和装置，可以通过信号生成装置独立控制和生成时钟信号和/或复位信号，提供给芯片主系统使用，不使用芯片主系统的资源，提高了生成时钟信号和/或复位信号的可靠性、可配置性和可控性，增强了芯片主系统的时钟复位稳定性和可调可测性，提高了芯片的性能和质量。
附图说明
图1为本发明实施例提供的信号生成方法流程示意图一；
图2为本发明实施例提供的芯片时钟复位子系统结构示意图；
图3为本发明实施例提供的信号生成方法流程示意图二；
图4为本发明实施例提供的信号生成方法流程示意图三；
图5为本发明实施例提供的信号生成方法流程示意图四；
图6为本发明实施例提供的信号生成装置结构示意图一；
图7为本发明实施例提供的信号生成装置结构示意图二。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
实施例一
本发明实施例提供一种信号生成方法，如图1所示，该方法包括：
步骤101、生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号。
需要说明的是，本发明实施例提供的信号生成方法的执行主体可以是信号生成装置。该信号生成装置可以设置在芯片中，设置在芯片上的信号生成装置不属于芯片主系统，因此，该信号生成装置可以理解为芯片时钟复位子系统，该芯片时钟复位子系统可以为芯片主系统生成时钟信号和/或复位信号。
本发明实施例中，信号生成装置与芯片主系统弱耦合，即芯片时钟复位子系统与芯片主系统弱耦合，信号生成装置不属于芯片主系统，信号生成装置中设置专用于对芯片时钟复位子系统配置和管理的处理器，因此，芯片主系统出现异常不会对信号生成装置产生影响。
如图2所示，该芯片时钟复位子系统可以包括：处理器、内存、外设、系统接口、总线、时钟复位配置信号发生器、时钟生成模块和复位生成模块。
其中，处理器，用于对芯片时钟复位子系统的配置和管理，实现对时钟信号和复位信号的配置和管理，用于时钟复位生成和管理，根据实际芯片功能需求，可以是任意类型的处理器。
内存，用于存储处理器可执行的生成时钟控制信号和复位控制信号的程序及数据。其中，内存可以是只读存储器ROM或者RAM直接访问存储器。当内存是RAM时，可以向内存中写入生成时钟控制信号和复位控制信号的相关数据，实现对时钟信号和复位信号的控制。
外设，用于实现对处理器执行内存程序过程的监测和调试，也可以完成外部数据和处理器进行通讯功能，外设可以是常见的任意串口和并行外设，如通用异步收发传输器(UART，Universal Asynchronous Receiver/Transmitter)、串行外设接口(SPI，SerialPeripheral Interface)、通用串行总线(USB，Universal Serial Bus)和两线式串行总线(I2C，Inter－Integrated Circuit)设备等。
系统接口，用于实现芯片主系统和时钟复位子系统的通讯功能，具体用于实现将总线接口转换，通过转换后接口，时钟复位子系统和芯片主系统进行通讯。系统接口可以是常见的任意总线，也可以是自定义的通讯接口。
总线，用于将芯片时钟复位子系统的所有设备互联，实现处理器对这些设备的管理和访问，具体可以是任意类型的总线系统，如数据突发传输AMBA总线系统、开发内核协议OCP总线系统等。
时钟复位配置信号发生器，用于实现时钟信号和复位信号的总线配置信号和状态信号的产生。由具有处理器可访问物理地址的可配置或状态寄存器组成，具有总线接口、可编址物理地址和输出时钟、复位控制信号，时钟控制信号送给时钟生成模块，复位控制信号送给复位生成模块。
时钟生成模块，用于根据芯片外部输入的参考时钟和来自时钟复位配置信号发生器产生的时钟控制信号产生芯片内部时钟信号，即子系统A的时钟CLKA和子系统B的时钟CLKB。时钟生成模块由锁相环和时钟控制模块组成，锁相环根据外部参考时钟生成内部时钟，时钟控制模块实现时钟控制信号对锁相环输出时钟的控制。该模块实现时钟产生的常规锁相环时钟倍频、时钟关断等。
复位生成模块，复位生成模块根据芯片外部输入的复位信号和来自时钟复位配置信号发生器产生的复位控制信号产生芯片内部复位信号。
当信号生成装置开始工作时，处理器执行内存中存储的程序和数据，通过总线将数据发送给时钟复位配置信号发生器，时钟复位配置信号发生器生成并配置控制信号，控制信号包括时钟控制信号和/或复位控制信号。
步骤102、接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号。
具体的，如图2所示，参考信号即为芯片外部提供的参考时钟信号或者参考复位信号。
一种可能的实现方式中，当控制信号包括时钟控制信号时，所述根据所述接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号，可以包括：
接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，输出信号为时钟信号。
一种可能的实现方式中，当控制信号包括复位控制信号时，所述根据所述接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号，可以包括：
接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号，输出信号为复位信号。
一种可能的实现方式中，当控制信号包括时钟控制信号和复位控制信号时，所述根据所述接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号，可以包括：
接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号，输出信号为时钟信号和复位信号。
步骤103、输出所述输出信号至芯片主系统。
其中，所述输出信号可以包括：时钟信号、和/或复位信号。
具体的，芯片主系统可以包含多个子系统。信号生成装置将输出信号通过总线和总线接口输出至芯片主系统。
如图2所示，芯片主系统中包含子系统A和子系统B。子系统A和子系统B需要使用时钟信号和复位信号。信号生成装置将生成的输出信号通过总线发送给子系统A和子系统B。其中，子系统A的时钟信号A与子系统B的时钟信号B相同，子系统A的复位信号A与子系统B的复位信号B相同。
本发明的实施例提供的信号生成方法，可以通过信号生成装置独立控制和生成时钟信号和/或复位信号，提供给芯片主系统使用，不使用芯片主系统的资源，提高了生成时钟信号和/或复位信号的可靠性、可配置性和可控性，增强了芯片主系统的时钟复位稳定性和可调可测性，提高了芯片的性能和质量。
实施例二
本发明实施例提供一种信号生成方法，如图3所示，该方法包括：
步骤201、信号生成装置生成时钟控制信号。
具体的，信号生成装置中的处理器根据内存中的产生时钟控制信号的程序以及相关数据生成时钟控制信号，处理器每个单位时间会生成1比特数据，经过总线将此数据发送给时钟复位配置信号发生器。时钟复位配置信号发生器产生时钟控制信号：0或者1。
步骤202、信号生成装置接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号。
具体的，当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号。
如图2所示，信号生成装置接收芯片外部输入的时钟参考信号，将时钟参考信号进行倍频处理，可以通过锁相环进行倍频处理。
锁相环即锁定相位的环路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪。
示例性的，信号生成装置接收芯片外部输入的时钟参考信号100MHz，经过锁相环的倍频处理，该时钟参考信号通过锁相环倍频处理为800MHz，根据该800MHz时钟信号和时钟控制信号生成输出信号。
当时钟控制信号为1时，输出800MHz信号；当时钟控制信号为0时，输出时钟关断信号。
步骤203、信号生成装置输出所述输出信号至芯片主系统。
具体的，芯片主系统可以包含多个子系统。信号生成装置将时钟信号或时钟关断信号发送至芯片主系统中的各个子系统。
示例性的，芯片主系统包含子系统A和子系统B，当时钟控制信号为1时，将生成的800MHz时钟信号通过系统接口分别发送给子系统A和子系统B。这里，输出给子系统A和子系统B的时钟信号均为800MHz；当时钟控制信号为0时，将生成的时钟关断信号分别发送给子系统A和子系统B。
需要说明的是，信号生成装置的内存中存储的程序可以对时钟信号进行周期性关断的处理，即周期性产生时钟关断信号。信号生成装置输出给芯片主系统以及芯片主系统的各个子系统的时钟信号频率相同。
本发明的实施例提供的信号生成方法，可以通过信号生成装置独立控制和生成时钟信号，提供给芯片主系统使用，不使用芯片主系统的资源，提高了生成时钟信号的可靠性、可配置性和可控性，增强了芯片主系统的时钟复位稳定性和可调可测性，提高了芯片的性能和质量。
实施例三
本发明实施例提供一种信号生成方法，如图4所示，该方法包括：
步骤301、信号生成装置生成复位控制信号。
具体的，信号生成装置中的处理器根据内存中的产生时钟控制信号的程序以及相关数据生成时钟控制信号，处理器每个单位时间会生成1比特数据，经过总线将此数据发送给时钟复位配置信号发生器。时钟复位配置信号发生器产生复位控制信号：0或者1。
步骤302、信号生成装置接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号。
当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。
示例性的，信号生成装置接收芯片外部输入的复位参考信号，复位信号为低有效，即复位信号为0时是有效的复位信号；复位信号为高时，即复位信号为1时，复位信号失效。故信号生成装置接收芯片外部输入的复位参考信号为0。
当复位控制信号为1时，复位信号被拉高，生成复位释放信号。当复位控制信号为0时，复位信号持续为低，则输出复位信号。
步骤303、信号生成装置输出所述输出信号至芯片主系统。
具体的，芯片主系统可以包含多个子系统。信号生成装置将复位信号或复位释放信号发送至芯片主系统中的各个子系统。
示例性的，芯片主系统包含子系统A和子系统B，当复位控制信号为1时，将复位释放信号通过系统接口分别发送给子系统A和子系统B。当复位控制信号为0时，将生成的复位信号分别发送给子系统A和子系统B。子系统A和子系统B完成复位。
需要说明的是，信号生成装置的内存中存储的程序可以对复位信号进行周期性复位释放处理，即周期性产生复位释放信号。信号生成装置输出给芯片主系统以及芯片主系统的各个子系统的复位信号相同。
本发明的实施例提供的信号生成方法，可以通过信号生成装置独立控制和生成复位信号，提供给芯片主系统使用，不使用芯片主系统的资源，提高了生成复位信号的可靠性、可配置性和可控性，增强了芯片主系统的时钟复位稳定性和可调可测性，提高了芯片的性能和质量。
实施例四
本发明实施例提供一种信号生成方法，如图5所示，该方法包括：
步骤401、信号生成装置生成时钟控制信号和复位控制信号。
具体的，信号生成装置中处理器处理内存中有关时钟控制信号和复位控制信号生成的程序和数据，将生成的控制信号经总线发送给时钟复位配置信号发生器。时钟复位配置信号发生器产生的时钟控制信号为0或者1，时钟复位配置信号发生器产生的复位控制信号可以为0或者1。
步骤402、信号生成装置接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号。
具体的，所述时钟控制信号包括：0或者1；当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号。所述复位控制信号包括：0或者1；当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。
示例性的，信号生成装置接收芯片外部输入的时钟参考信号100MHz，该时钟参考信号通过锁相环倍频处理为800MHz，根据该800MHz时钟信号和时钟控制信号生成输出信号。当时钟控制信号为1时，输出800MHz信号；当时钟控制信号为0时，输出时钟关断信号。
信号生成装置接收芯片外部输入的复位参考信号，复位信号为低有效，即复位信号为0时是有效的复位信号，复位信号为高时，即复位信号为1时，复位信号失效。故信号生成装置接收芯片外部输入的复位参考信号为0。当复位控制信号为1时，复位信号被拉高，生成复位释放信号。当复位控制信号为0时，复位信号持续为低，则输出复位信号。
步骤403、信号生成装置输出所述输出信号至芯片主系统。
具体的，芯片主系统中可以包含多个子系统。信号生成装置将时钟信号和复位信号发送至芯片主系统中的各个子系统。
示例性的，如图2所示，芯片主系统包含子系统A和子系统B，当时钟控制信号为1时，将800MHz时钟信号通过系统接口分别发送给子系统A和子系统B。这里，输出给子系统A和子系统B的时钟信号均为800MHz；当时钟控制信号为0时，将生成的时钟关断信号分别发送给子系统A和子系统B。当复位控制信号为1时，将复位释放信号通过系统接口分别发送给子系统A和子系统B。当复位控制信号为0时，将生成的复位信号分别发送给子系统A和子系统B。子系统A和子系统B完成复位。
需要说明的是，信号生成装置的内存中存储的程序可以对时钟信号进行周期性关断的处理，即周期性产生时钟关断信号，也可以对复位信号进行周期性复位释放处理，即周期性产生复位释放信号。信号生成装置输出给芯片主系统以及芯片主系统的各个子系统的时钟信号和复位信号相同。
本发明的实施例提供的信号生成方法，可以通过信号生成装置独立控制和生成时钟信号和/或复位信号，提供给芯片主系统使用，不使用芯片主系统的资源，提高了生成时钟信号和/或复位信号的可靠性、可配置性和可控性，增强了芯片主系统的时钟复位稳定性和可调可测性，提高了芯片的性能和质量。
实施例五
本发明实施例提供了一种信号生成装置，所述信号生成装置与芯片主系统弱耦合，如图6所示，所述信号生成装置1包括：时钟复位处理单元13、配置信号发生单元10、信号生成单元11、输出单元12，其中，
所述时钟复位处理单元13，用于控制所述信号生成装置的配置和管理；
所述配置信号发生单元10，用于生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；
所述信号生成单元11，用于接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；
所述输出模块12，用于输出所述输出信号至芯片主系统。
进一步地，所述控制信号包括时钟控制信号和/或复位控制信号；
当所述控制信号包括时钟控制信号时，所述信号生成单元11，具体用于接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号；
当所述控制信号包括复位控制信号时，所述信号生成单元11，具体用于接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号；
当所述控制信号包括时钟控制信号和复位控制信号时，所述信号生成单元11，具体用于接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号。
进一步地，所述时钟控制信号包括：0或者1；
当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号；
所述复位控制信号包括：0或者1；
当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。
进一步地，如图7所示，所述装置还包括：存储单元14，用于存储所述时钟复位处理单元可执行的生成时钟控制信号和复位控制信号的程序及数据。
进一步地，所述装置还包括：总线，用于将所述信号生成装置的所有单元互联，实现所述时钟复位处理单元对这些设备的管理和访问；
系统接口，用于实现所述芯片主系统和所述信号生成装置的通讯功能。
进一步地，所述装置还包括：外设，用于实现对所述时钟复位处理单元执行内存程序过程的监测和调试，还用于所述时钟复位处理单元与外部数据进行通讯。
具体的，本发明实施例提供的信号生成装置的理解可以参考实施例一至实施例四的信号生成方法的说明，本发明实施例在此不再赘述。
本发明的实施例提供的信号生成装置，可以通过信号生成装置独立控制和生成时钟信号和/或复位信号，提供给芯片主系统使用，不使用芯片主系统的资源，提高了生成时钟信号和/或复位信号的可靠性、可配置性和可控性，增强了芯片主系统的时钟复位稳定性和可调可测性，提高了芯片的性能和质量。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种信号生成装置，其特征在于，所述信号生成装置与芯片主系统弱耦合，所述装置包括：时钟复位处理单元、配置信号发生单元、信号生成单元、输出单元，其中，
所述时钟复位处理单元，用于控制所述信号生成装置的配置和管理；
所述配置信号发生单元，用于生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；
所述信号生成单元，用于接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；
所述输出模块，用于输出所述输出信号至所述芯片主系统。
2.根据权利要求1所述的装置，其特征在于，所述控制信号包括时钟控制信号和/或复位控制信号；
当所述控制信号包括时钟控制信号时，所述信号生成单元，具体用于接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号；
当所述控制信号包括复位控制信号时，所述信号生成单元，具体用于接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号；
当所述控制信号包括时钟控制信号和复位控制信号时，所述信号生成单元，具体用于接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号。
3.根据权利要求1或2所述的装置，其特征在于，
所述时钟控制信号包括：0或者1；
当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号；
所述复位控制信号包括：0或者1；
当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。
4.根据权利要求1至3任一项所述的装置，其特征在于，所述装置还包括：存储单元，用于存储所述时钟复位处理单元可执行的生成时钟控制信号和复位控制信号的程序及数据。
5.根据权利要求1至3任一项所述的装置，其特征在于，所述装置还包括：总线，用于将所述信号生成装置的所有单元互联，实现所述时钟复位处理单元对这些设备的管理和访问；
系统接口，用于实现所述芯片主系统和所述信号生成装置的通讯功能。
6.根据权利要求1至3任一项所述的装置，其特征在于，所述装置还包括：外设，用于实现对所述时钟复位处理单元执行内存程序过程的监测和调试，还用于所述时钟复位处理单元与外部数据进行通讯。
7.一种信号生成方法，其特征在于，所述方法应用于信号生成装置，所述信号生成装置与芯片主系统弱耦合，所述信号生成装置包括时钟复位处理单元，通过所述时钟复位处理单元控制所述信号生成装置的配置和管理，所述方法包括：
生成控制信号，所述控制信号包括：时钟控制信号、和/或复位控制信号；
接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号；
输出所述输出信号至所述芯片主系统。
8.根据权利要求7所述的方法，其特征在于，
所述控制信号包括时钟控制信号或复位控制信号；
所述根据所述接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号，包括：
当所述控制信号包括时钟控制信号时，接收输入的时钟参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号；
当所述控制信号包括复位控制信号时，接收输入的复位参考信号，根据所述复位参考信号和所述复位控制信号生成输出信号。
9.根据权利要求7所述的方法，其特征在于，
所述控制信号包括时钟控制信号和复位控制信号；
所述根据所述接收输入的参考信号，根据所述控制信号和所述参考信号生成输出信号，包括：
接收输入的时钟参考信号和复位参考信号，将所述时钟参考信号进行倍频处理，根据倍频处理后的时钟参考信号和所述时钟控制信号生成输出信号，根据所述复位参考信号和所述复位控制信号生成输出信号。
10.根据权利要求7至9任一项所述的方法，其特征在于，
所述时钟控制信号包括：0或者1；
当所述时钟控制信号为1时，所述输出信号为时钟信号，当所述时钟控制信号为0时，所述输出信号为时钟关断信号；
所述复位控制信号包括：0或者1；
当所述复位控制信号为1时，所述输出信号为复位释放信号，当所述复位控制信号为0时，所述输出信号为复位信号。
CN201610889787.0A 2016-10-11 2016-10-11 一种信号生成方法和装置 Active CN107918443B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610889787.0A CN107918443B (zh) 2016-10-11 2016-10-11 一种信号生成方法和装置
PCT/CN2017/085223 WO2018068510A1 (zh) 2016-10-11 2017-05-19 一种信号生成方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610889787.0A CN107918443B (zh) 2016-10-11 2016-10-11 一种信号生成方法和装置

Publications (2)

Publication Number Publication Date
CN107918443A true CN107918443A (zh) 2018-04-17
CN107918443B CN107918443B (zh) 2020-04-24

Family

ID=61892759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610889787.0A Active CN107918443B (zh) 2016-10-11 2016-10-11 一种信号生成方法和装置

Country Status (2)

Country Link
CN (1) CN107918443B (zh)
WO (1) WO2018068510A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109406986A (zh) * 2018-10-11 2019-03-01 深圳忆联信息系统有限公司 测试模式复位控制方法、装置、计算机设备和存储介质
WO2023272804A1 (zh) * 2021-07-02 2023-01-05 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232200A (zh) * 1998-04-15 1999-10-20 三星电机株式会社 具有卡处理功能的键盘及其控制方法
CN1377504A (zh) * 1999-09-28 2002-10-30 艾利森电话股份有限公司 通用电荷抽样电路
CN1487731A (zh) * 2003-08-15 2004-04-07 深圳创维－Rgb电子有限公司 便携式视频信号发生装置
CN101079625A (zh) * 2006-05-23 2007-11-28 恩益禧电子股份有限公司 时钟切换电路
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
CN201751855U (zh) * 2009-12-23 2011-02-23 中兴通讯股份有限公司 一种传输芯片的测试装置和测试控制装置
CN102098044A (zh) * 2010-12-10 2011-06-15 青岛海信信芯科技有限公司 一种像素锁相时钟频率发生方法及装置
CN105528014A (zh) * 2014-09-30 2016-04-27 京微雅格（北京）科技有限公司 一种基于fpga的可控硅触发脉冲的控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959397B2 (en) * 2003-06-18 2005-10-25 Motorola, Inc. Programmable skew clock signal generator selecting one of a plurality of delayed reference clock signals in response to a phase accumulator output
US7124052B2 (en) * 2004-04-08 2006-10-17 Infineon Technologies Ag Multichip package with clock frequency adjustment
US7961533B2 (en) * 2008-05-27 2011-06-14 Advanced Micro Devices, Inc. Method and apparatus for implementing write levelization in memory subsystems
CN102789544A (zh) * 2012-07-09 2012-11-21 四川九洲电器集团有限责任公司 一种电子设备可靠性数据记录系统
CN102768499B (zh) * 2012-07-23 2014-06-25 北京理工大学 一种提高dds信号源控制可靠性的系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232200A (zh) * 1998-04-15 1999-10-20 三星电机株式会社 具有卡处理功能的键盘及其控制方法
CN1377504A (zh) * 1999-09-28 2002-10-30 艾利森电话股份有限公司 通用电荷抽样电路
CN1487731A (zh) * 2003-08-15 2004-04-07 深圳创维－Rgb电子有限公司 便携式视频信号发生装置
CN101079625A (zh) * 2006-05-23 2007-11-28 恩益禧电子股份有限公司 时钟切换电路
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
CN201751855U (zh) * 2009-12-23 2011-02-23 中兴通讯股份有限公司 一种传输芯片的测试装置和测试控制装置
CN102098044A (zh) * 2010-12-10 2011-06-15 青岛海信信芯科技有限公司 一种像素锁相时钟频率发生方法及装置
CN105528014A (zh) * 2014-09-30 2016-04-27 京微雅格（北京）科技有限公司 一种基于fpga的可控硅触发脉冲的控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109406986A (zh) * 2018-10-11 2019-03-01 深圳忆联信息系统有限公司 测试模式复位控制方法、装置、计算机设备和存储介质
WO2023272804A1 (zh) * 2021-07-02 2023-01-05 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器

Also Published As

Publication number Publication date
WO2018068510A1 (zh) 2018-04-19
CN107918443B (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
CN104809094B (zh) Spi控制器及其通信方法
CN103488551B (zh) 冗余路径功率子系统及其操作方法
CN103795615B (zh) 灵活地将终端逻辑集成到各种平台的装置、方法和系统
CN102449614B (zh) 用于耦合代理的分组化接口
CN101571842B (zh) 一种用于arinc429通讯的pci板卡装置
CN105051706B (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统
CN105279133A (zh) 基于SoC在线重构的VPX并行DSP信号处理板卡
DE102007044891A1 (de) Kontrollerverknüpfung zur Bewältigbarkeit von Maschinenhintergrund
CN108132897A (zh) 一种基于zynq平台软核的srio控制器
CN107329774A (zh) 确定Redriver芯片参数的方法和装置
CN102929836A (zh) 一种航天专用asic芯片系统
CN115617739A (zh) 一种基于Chiplet架构的芯片及控制方法
CN107885517A (zh) 嵌入式系统处理器程序加载电路
CN107918443A (zh) 一种信号生成方法和装置
CN107908583A (zh) 一种服务器用功耗管理板
CN103885421B (zh) 一种标准总线控制器
CN108345564A (zh) 中断矩阵模块、芯片及电子设备
CN210155653U (zh) 基于zynq芯片实现m-lvds总线数据交互装置
CN109617801A (zh) 一种大力矩飞轮双路冗余can总线可靠通信方法和装置
CN108924955A (zh) 一种基于双链无线通信的ct数据传输与控制方法及装置
CN112416053B (zh) 多核架构的同步信号产生电路、芯片和同步方法及装置
CN111274182B (zh) 一种总线地址拓展的方法及装置
CN212515401U (zh) 一种箭载全冗余综合电子系统
Mahale et al. Architecture Analysis and Verification of I3C Protocol
CN106528392A (zh) 一种基于aurora协议的b3g测试工具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210528

Address after: Room j4-02, block J, Zhongxing Industrial Park, No.10, Tangyan South Road, high tech Zone, Xi'an City, Shaanxi Province, 710065

Patentee after: Xi'an Chris Semiconductor Technology Co.,Ltd.

Address before: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Sanechips Technology Co.,Ltd.