CN107910412A - 一种发光二极管及制作方法 - Google Patents

一种发光二极管及制作方法 Download PDF

Info

Publication number
CN107910412A
CN107910412A CN201711144448.0A CN201711144448A CN107910412A CN 107910412 A CN107910412 A CN 107910412A CN 201711144448 A CN201711144448 A CN 201711144448A CN 107910412 A CN107910412 A CN 107910412A
Authority
CN
China
Prior art keywords
layer
indium tin
tin oxide
transparent film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711144448.0A
Other languages
English (en)
Inventor
肖和平
宗远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Changelight Co Ltd
Original Assignee
Yangzhou Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Changelight Co Ltd filed Critical Yangzhou Changelight Co Ltd
Priority to CN201711144448.0A priority Critical patent/CN107910412A/zh
Publication of CN107910412A publication Critical patent/CN107910412A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

本发明公开了一种发光二极管及制作方法，该制作方法包括：提供一衬底；在衬底上形成外延层结构，外延层结构包括：在第一方向上依次设置的第一缓冲层、反射层、第一限制层、MQW多量子阱有源层、第二限制层、第二缓冲层以及电流扩展层，其中，第一方向垂直于衬底，且由衬底指向外延层结构；在电流扩展层背离第二缓冲层的一侧形成氧化铟锡透明薄膜层；采用设定的刻蚀液对氧化铟锡透明薄膜层的表面进行刻蚀，形成预设要求的多个圆孔，其中，圆孔的深度小于氧化铟锡透明薄膜层的厚度；在氧化铟锡透明薄膜层的表面的未刻蚀区域形成P电极；在衬底背离所述外延层的一侧形成N电极。该发光二极管出光效率高。

Description

一种发光二极管及制作方法
技术领域
本发明涉及光电子LED技术领域，更具体地说，尤其涉及一种发光二极管及制作方法。
背景技术
随着科学技术的不断发展，发光二极管已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利。
发光二极管(Light Emitting Diode，LED)具有效率高、能耗低、寿命长、无污染、体积小、色彩丰富等诸多优点，为一种重要的固态照明装置。
四元系LED芯片由于其发光效率高、颜色范围广、耗电量少、寿命长、单色发光、反应速度快、耐冲击及体积小等优点被广泛应用于指示、显示各种装置上，因此特别是高亮度及高功率的发光二极管组件需求量很大。
但是，现有的发光二极管出光效率低，无法满足市场需求。
发明内容
为解决上述问题，本发明提供了一种发光二极管及制作方法，该发光二极管出光效率高。
为实现上述目的，本发明提供如下技术方案：
一种发光二极管的制作方法，所述制作方法包括：
提供一衬底；
在所述衬底上形成外延层结构，所述外延层结构包括：在第一方向上依次设置的第一缓冲层、反射层、第一限制层、MQW多量子阱有源层、第二限制层、第二缓冲层以及电流扩展层，其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
在所述电流扩展层背离所述第二缓冲层的一侧形成氧化铟锡透明薄膜层；
采用设定的刻蚀液对所述氧化铟锡透明薄膜层的表面进行刻蚀，形成预设要求的多个圆孔，其中，所述圆孔的深度小于所述氧化铟锡透明薄膜层的厚度；
在所述氧化铟锡透明薄膜层的表面的未刻蚀区域形成P电极；
在所述衬底背离所述外延层的一侧形成N电极。
优选的，在上述制作方法中，所述电流扩展槽为高掺杂镁的P-GaP电流扩展层；
其中，镁的掺杂浓度范围为2×1018cm-3-8×1019cm-3，包括端点值，所述电流扩展层的厚度范围为2um-5um，包括端点值。
优选的，在上述制作方法中，所述在所述电流扩展层背离所述第二缓冲层的一侧形成氧化铟锡透明薄膜层包括：
采用电子束蒸镀的方式，在所述电流扩展层背离所述第二缓冲层的一侧形成氧化铟锡透明薄膜；
其中，所述氧化铟锡透明薄膜的厚度范围为200nm-400nm，包括端点值。
优选的，在上述制作方法中，采用设定的刻蚀液对所述氧化铟锡透明薄膜层的表面进行刻蚀，形成预设要求的圆孔包括：
采用HCL：FeCl3：CH3COOH体积比为2：5：1和水组成的刻蚀液，在30℃-50℃的温度下，对所述氧化铟锡透明薄膜层的表面进行刻蚀，其中，刻蚀速率范围为0.3nm/s-0.6nm/s，包括端点值。
优选的，在上述制作方法中，采用设定的刻蚀液对所述氧化铟锡透明薄膜层的表面进行刻蚀，形成预设要求的圆孔包括：
采用HCL：H2O体积比为1：2的刻蚀液，在70℃-90℃的温度下，对所述氧化铟锡透明薄膜层的表面进行刻蚀，其中，刻蚀速率范围为1nm/s-1.5nm/s，包括端点值。
优选的，在上述制作方法中，所述圆孔的深度范围为10nm-100nm，包括端点值。
优选的，在上述制作方法中，所述圆孔的直径范围为3um-8um，包括端点值。
优选的，在上述制作方法中，相邻两个圆孔之间的间距范围为3um-8um，包括端点值。
优选的，在上述制作方法中，所述P电极的材料为铬钛铝材料或铬铝材料；
所述N电极的材料为金锗合金材料或金锗镍合金材料。
本发明还提供了一种发光二极管，所述发光二极管包括：
衬底；
设置在所述衬底上的外延层结构，所述外延层结构包括：在第一方向上依次设置的第一缓冲层、反射层、第一限制层、MQW多量子阱有源层、第二限制层、第二缓冲层以及电流扩展层，其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
设置在所述电流扩展层背离所述第二缓冲层的一侧的氧化铟锡透明薄膜层，其中，所述氧化铟锡透明薄膜层上设置有多个预设要求的圆孔；
设置在所述氧化铟锡透明薄膜层背离所述外延层结构一侧的P电极；
设置在所述衬底背离所述外延层结构一侧的N电极。
通过上述描述可知，本发明提供的一种发光二极管的制作方法通过在电流扩展层上蒸镀氧化铟锡透明薄膜层，提高了电流的扩展能力，从而提高电流有效的注入效率，增加发光二极管的外量子效率，并且通过在氧化铟锡透明薄膜层上形成多个预设要求的圆孔，使其氧化铟锡透明薄膜层图案化，减少了光的全反射，进而增加了发光二极管的出光效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种发光二极管的制作方法的流程示意图；
图2为本发明实施例提供的一种发光二极管的截面示意图；
图3为本发明实施例提供的一种发光二极管的俯视示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有技术中，常规垂直结构AlGaP发光二极管是基于P-GaP电流扩展层进行横向扩展，将电流注入发光区，但是由于P-GaP电流扩展层的电流扩展能力有限，电极下方附近区域电流密度较高，距离电极较远的区域电流密度较低，导致整体的电流注入效率偏低，进而存在发光二极管出光效率低的问题。
基于高亮度倒装垂直结构AlGaP芯片采用键合工艺实现衬底置换，用到热性能好的硅衬底代理砷化镓衬底，并结合表面粗化与全方位反射镜技术可以获得具有更低热阻值、散热性能更好、亮度更高的芯片，但是由于倒装垂直结构工艺制作步骤繁多，工序极其复杂，导致最终的成品率低，且制作成本很高。
本发明提供了一种发光二极管及制作方法，该发光二极管出光效率高。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种发光二极管的制作方法的流程示意图。
所述制作方法包括：
S101：提供一衬底。
具体的，所述衬底为GaAs衬底，所述GaAs衬底的厚度范围为160um-200um，包括端点值，例如所述GaAs衬底的厚度可以为160um或180um或200um。
S102：在所述衬底上形成外延层结构，所述外延层结构包括：在第一方向上依次设置的第一缓冲层、反射层、第一限制层、MQW多量子阱有源层、第二限制层、第二缓冲层以及电流扩展层，其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构。
具体的，在所述衬底上采用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)技术生长外延层，其中，所述第一缓冲层为N-GaAs缓冲层，所述反射层为AlAs反射层或AlGaAs反射层、所述第一限制层为N-AlGaInP限制层、所述第二限制层为P-AlGaInP限制层、所述第二缓冲池为P-GaInP缓冲层、所述电流扩展层为P-GaP电流扩展层。
S103：在所述电流扩展层背离所述第二缓冲层的一侧形成氧化铟锡透明薄膜层。
具体的，当外延层结构生长完成后，使用丙酮、IPA溶液进行超声清洗10min，采用电子束蒸镀的方式，在所述电流扩展层背离所述第二缓冲层的一侧形成氧化铟锡透明薄膜；其中，所述氧化铟锡透明薄膜的厚度范围为200nm-400nm，包括端点值，例如，所述氧化铟锡透明薄膜的厚度可以为200nm或260nm或300nm，所述氧化铟锡透明薄膜的透过率在95％以上，且方块电阻在8′Ω以内。
该氧化铟锡透明薄膜层具有良好的电流扩展能力，体电阻与界面接触电阻都比较小，电流通过电极，流到氧化铟锡透明薄膜层，氧化铟锡透明薄膜层经横向扩展与竖向注入到整个电流扩展层的表面，从而减小了电流在局部区域内的积聚，进而提升电流的有效注入效率。
并且，在本发明实施例中，氧化铟锡透明薄膜的厚度范围控制在200nm-400nm之间，是通过发光二极管的波长计算得出的最佳厚度范围，可以增加出光率，降低发光二极管的正向工作电压。
S104：采用设定的刻蚀液对所述氧化铟锡透明薄膜层的表面进行刻蚀，形成预设要求的多个圆孔，其中，所述圆孔的深度小于所述氧化铟锡透明薄膜层的厚度。
具体的，当氧化铟锡透明薄膜层蒸镀完成后，使用丙酮、IPA溶液进行超声清洗10min，表面旋涂正性光刻胶，通过曝光、显影，制作出分布的圆孔图案，圆孔的直径范围为3um-8um，包括端点值，例如圆孔的直径为3um或4um或5um，相邻两个圆孔之间的间距范围为3um-8um，包括端点值，例如相邻两个圆孔之间的间距为3um或5um或8um，之后采用HCL：FeCl3：CH3COOH体积比为2：5：1和水组成的刻蚀液，在30℃-50℃的温度下，对所述氧化铟锡透明薄膜层的表面进行刻蚀得到图案化的氧化铟锡透明薄膜层，其中，刻蚀速率范围为0.3nm/s-0.6nm/s，包括端点值，刻蚀时间范围为60s-220s，刻蚀深度为30nm-50nm。
或者，采用HCL：H2O体积比为1：2的刻蚀液，在70℃-90℃的温度下，对所述氧化铟锡透明薄膜层的表面进行刻蚀得到图案化的氧化铟锡透明薄膜层，其中，刻蚀速率范围为1nm/s-1.5nm/s，包括端点值，刻蚀时间范围为60s-150s，刻蚀深度为20nm-60nm。
需要说明的是，在对氧化铟锡透明薄膜层刻蚀时，对步骤S105中蒸镀P电极的区域，不进行刻蚀。
通过在氧化铟锡透明薄膜层的表面形成阵列分布具有圆形孔的图案，可以减少发出的光子全反射的几率，从而提升发光效率。
S105：在所述氧化铟锡透明薄膜层的表面的未刻蚀区域形成P电极。
具体的，当对氧化铟锡透明薄膜层刻蚀完成后，使用丙酮、IPA溶液进行超声清洗10min，表面旋涂负性光刻胶，经过烘烤，曝光，烘烤，显影通过高速旋干机将样品旋干，等离子打胶后，采用电子束蒸镀方式蒸镀P电极，之后采用剥离的方式去除负性光刻胶。
所述P电极的材料为铬钛铝材料或铬铝材料，当P电极为铬电极时，铬电极的厚度可选为50nm，当P电极为钛电极时，钛电极的厚度可选为300nm，当P电极为铝电极时，铝电极的厚度可选为3500nm。
S106：在所述衬底背离所述外延层的一侧形成N电极。
具体的，当P电极制作完成后，对衬底进行减薄处理，将衬底减薄至140um-160um，之后使用丙酮、IPA溶液进行超声清洗10min，采用电子束蒸镀的方式在衬底背离所述外延层的一侧形成N电极。
所述N电极的材料为金锗或合金材料，当N电极为金电极时，金电极的厚度可选为150nm，当N电极为金锗合金或金锗镍合金材料电极时，电极的厚度可选为120nm。
当N电极制作完成后，通过快速退火炉进行退火，退火温度可选为380℃-480℃，例如退火温度为430℃，退火时间可选为5s-20s，例如退火时间为12s。
进一步的，所述电流扩展槽为高掺杂镁的P-GaP电流扩展层，用以保证能形成良好的欧姆接触。
其中，镁的掺杂浓度范围为2×1018cm-3-8×1019cm-3，包括端点值，所述电流扩展层的厚度范围为2um-5um，包括端点值。
具体的，在外延生长P-GaP电流扩展层时，以镁进行掺杂，在第一方向上掺杂浓度从2×1018cm-3到8×1019cm-3，形成渐变增加式的掺杂浓度，使P-GaP电流扩展层与氧化铟锡透明薄膜层接触的表面为最高浓度掺杂，是为了降低与氧化铟锡透明薄膜层之间的接触势垒，改善电流注入的分布，有效提升电流注入效率，提升发光二极管的发光强度。
进一步的，在本发明实施例中，所述圆孔的深度范围为10nm-100nm，包括端点值，所述圆孔的直径范围为3um-8um，包括端点值，相邻两个圆孔之间的间距范围为3um-8um，包括端点值，是具有最佳的出光效率的圆孔图案阵列，圆孔的深度不能太深，否则会影响发光二极管的横向电流扩展。
基于本发明上述实施例，在本发明另一实施例中还提供了一种发光二极管，如图2所示，所述发光二极管包括：
衬底11；设置在所述衬底11上的外延层结构，所述外延层结构包括：在第一方向上依次设置的第一缓冲层12、反射层13、第一限制层14、MQW多量子阱有源层15、第二限制层16、第二缓冲层17以及电流扩展层18，其中，所述第一方向垂直于所述衬底11，且由所述衬底11指向所述外延层结构；设置在所述电流扩展层18背离所述第二缓冲层17的一侧的氧化铟锡透明薄膜层19，其中，所述氧化铟锡透明薄膜层19上设置有多个预设要求的圆孔20；设置在所述氧化铟锡透明薄膜层19背离所述外延层结构一侧的P电极21；设置在所述衬底11背离所述外延层结构一侧的N电极22。
需要说明的是，结合图2以及图3可知，在P电极21与氧化铟锡透明薄膜层19之间的接触面上，不形成圆孔。
在本发明实施例中，该发光二极管在电流扩展层上蒸镀氧化铟锡透明薄膜层，提高了电流的扩展能力，从而提高电流有效的注入效率，增加发光二极管的外量子效率，并且在氧化铟锡透明薄膜层上形成多个预设要求的圆孔，使其氧化铟锡透明薄膜层图案化，减少了光的全反射，进而增加了发光二极管的出光效率。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种发光二极管的制作方法，其特征在于，所述制作方法包括：
提供一衬底；
在所述衬底上形成外延层结构，所述外延层结构包括：在第一方向上依次设置的第一缓冲层、反射层、第一限制层、MQW多量子阱有源层、第二限制层、第二缓冲层以及电流扩展层，其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
在所述电流扩展层背离所述第二缓冲层的一侧形成氧化铟锡透明薄膜层；
采用设定的刻蚀液对所述氧化铟锡透明薄膜层的表面进行刻蚀，形成预设要求的多个圆孔，其中，所述圆孔的深度小于所述氧化铟锡透明薄膜层的厚度；
在所述氧化铟锡透明薄膜层的表面的未刻蚀区域形成P电极；
在所述衬底背离所述外延层的一侧形成N电极。
2.根据权利要求1所述的制作方法，其特征在于，所述电流扩展槽为高掺杂镁的P-GaP电流扩展层；
其中，镁的掺杂浓度范围为2×1018cm-3-8×1019cm-3，包括端点值，所述电流扩展层的厚度范围为2um-5um，包括端点值。
3.根据权利要求1所述的制作方法，其特征在于，所述在所述电流扩展层背离所述第二缓冲层的一侧形成氧化铟锡透明薄膜层包括：
采用电子束蒸镀的方式，在所述电流扩展层背离所述第二缓冲层的一侧形成氧化铟锡透明薄膜；
其中，所述氧化铟锡透明薄膜的厚度范围为200nm-400nm，包括端点值。
4.根据权利要求1所述的制作方法，其特征在于，采用设定的刻蚀液对所述氧化铟锡透明薄膜层的表面进行刻蚀，形成预设要求的圆孔包括：
采用HCL：FeCl3：CH3COOH体积比为2：5：1和水组成的刻蚀液，在30℃-50℃的温度下，对所述氧化铟锡透明薄膜层的表面进行刻蚀，其中，刻蚀速率范围为0.3nm/s-0.6nm/s，包括端点值。
5.根据权利要求1所述的制作方法，其特征在于，采用设定的刻蚀液对所述氧化铟锡透明薄膜层的表面进行刻蚀，形成预设要求的圆孔包括：
采用HCL：H2O体积比为1：2的刻蚀液，在70℃-90℃的温度下，对所述氧化铟锡透明薄膜层的表面进行刻蚀，其中，刻蚀速率范围为1nm/s-1.5nm/s，包括端点值。
6.根据权利要求1所述的制作方法，其特征在于，所述圆孔的深度范围为10nm-100nm，包括端点值。
7.根据权利要求1所述的制作方法，其特征在于，所述圆孔的直径范围为3um-8um，包括端点值。
8.根据权利要求1所述的制作方法，其特征在于，相邻两个圆孔之间的间距范围为3um-8um，包括端点值。
9.根据权利要求1所述的制作方法，其特征在于，所述P电极的材料为铬钛铝材料或铬铝材料；
所述N电极的材料为金锗合金材料或金锗镍合金材料。
10.一种发光二极管，其特征在于，基于权利要求1-9任一项所述的制作方法制作，所述发光二极管包括：
衬底；
设置在所述衬底上的外延层结构，所述外延层结构包括：在第一方向上依次设置的第一缓冲层、反射层、第一限制层、MQW多量子阱有源层、第二限制层、第二缓冲层以及电流扩展层，其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
设置在所述电流扩展层背离所述第二缓冲层的一侧的氧化铟锡透明薄膜层，其中，所述氧化铟锡透明薄膜层上设置有多个预设要求的圆孔；
设置在所述氧化铟锡透明薄膜层背离所述外延层结构一侧的P电极；
设置在所述衬底背离所述外延层结构一侧的N电极。
CN201711144448.0A 2017-11-17 2017-11-17 一种发光二极管及制作方法 Pending CN107910412A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711144448.0A CN107910412A (zh) 2017-11-17 2017-11-17 一种发光二极管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711144448.0A CN107910412A (zh) 2017-11-17 2017-11-17 一种发光二极管及制作方法

Publications (1)

Publication Number Publication Date
CN107910412A true CN107910412A (zh) 2018-04-13

Family

ID=61845903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711144448.0A Pending CN107910412A (zh) 2017-11-17 2017-11-17 一种发光二极管及制作方法

Country Status (1)

Country Link
CN (1) CN107910412A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544329A (zh) * 2023-07-07 2023-08-04 南昌凯迅光电股份有限公司 带微透镜阵列结构ito薄膜的led芯片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908593A (zh) * 2010-07-15 2010-12-08 山东华光光电子有限公司 GaN基LED图形化透明导电薄膜的制作方法
CN201829523U (zh) * 2010-09-16 2011-05-11 兰红波 垂直结构金属衬底准光子晶体hb-led芯片
CN102790154A (zh) * 2012-08-09 2012-11-21 扬州中科半导体照明有限公司 具有ITO表面粗化的GaN基LED芯片的制作方法
CN102931308A (zh) * 2012-11-19 2013-02-13 中国科学院半导体研究所 渐变半径光子晶体发光二极管制备方法
CN103682024A (zh) * 2012-08-28 2014-03-26 丰田合成株式会社 半导体发光元件
CN101969092B (zh) * 2010-09-16 2014-03-26 兰红波 垂直结构金属衬底准光子晶体hb-led芯片及其制造方法
CN106098917A (zh) * 2016-08-24 2016-11-09 扬州乾照光电有限公司 一种图案化高亮度AlGaInP发光二极管及其制造方法
CN106129217A (zh) * 2016-08-22 2016-11-16 扬州乾照光电有限公司 具有AZO粗化层的高亮度AlGaInP发光二极管及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908593A (zh) * 2010-07-15 2010-12-08 山东华光光电子有限公司 GaN基LED图形化透明导电薄膜的制作方法
CN201829523U (zh) * 2010-09-16 2011-05-11 兰红波 垂直结构金属衬底准光子晶体hb-led芯片
CN101969092B (zh) * 2010-09-16 2014-03-26 兰红波 垂直结构金属衬底准光子晶体hb-led芯片及其制造方法
CN102790154A (zh) * 2012-08-09 2012-11-21 扬州中科半导体照明有限公司 具有ITO表面粗化的GaN基LED芯片的制作方法
CN103682024A (zh) * 2012-08-28 2014-03-26 丰田合成株式会社 半导体发光元件
CN102931308A (zh) * 2012-11-19 2013-02-13 中国科学院半导体研究所 渐变半径光子晶体发光二极管制备方法
CN106129217A (zh) * 2016-08-22 2016-11-16 扬州乾照光电有限公司 具有AZO粗化层的高亮度AlGaInP发光二极管及其制造方法
CN106098917A (zh) * 2016-08-24 2016-11-09 扬州乾照光电有限公司 一种图案化高亮度AlGaInP发光二极管及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544329A (zh) * 2023-07-07 2023-08-04 南昌凯迅光电股份有限公司 带微透镜阵列结构ito薄膜的led芯片及其制备方法
CN116544329B (zh) * 2023-07-07 2023-11-07 南昌凯迅光电股份有限公司 带微透镜阵列结构ito薄膜的led芯片及其制备方法

Similar Documents

Publication Publication Date Title
CN112018223B (zh) 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法
US20070004066A1 (en) Method for manufacturing a light emitting device and a light emitting device manufactured therefrom
WO2015101068A1 (zh) 发光二极管芯片及其制作方法
CN105720156A (zh) 一种发光二极管及其制作方法
CN108258089A (zh) 发光二极管结构制作方法及发光二极管结构
CN102064245A (zh) 发光二极管制造方法
CN104064642A (zh) 垂直型led的制作方法
CN102130245A (zh) 发光二极管及其制造方法
TWI623115B (zh) 具粗化表面之薄膜式覆晶發光二極體及其製造方法
CN109346564A (zh) 一种倒装发光二极管芯片的制作方法
CN105720155A (zh) 一种发光二极管led及其制作方法
CN105679895A (zh) 一种垂直紫外led芯片的制备方法
CN105449065A (zh) 一种提高GaAs基发光二极管电流扩展和出光效率的电极制备方法
CN107910747A (zh) 多脊型半导体激光器及其制作方法
WO2018076901A1 (zh) 一种薄膜发光二极管芯片及其制作方法
CN208014727U (zh) 发光二极管
CN108336197B (zh) 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法
US8945958B2 (en) Methods for manufacturing light emitting diode and light emitting device
CN206003793U (zh) 一种铜基板高亮度AlGaInP发光二极管
CN103682021B (zh) 金属电极具有阵列型微结构的发光二极管及其制造方法
CN107910412A (zh) 一种发光二极管及制作方法
CN102130248A (zh) 发光装置及其制造方法
CN102130254B (zh) 发光装置及其制造方法
KR20100051933A (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180413

RJ01 Rejection of invention patent application after publication