CN107886991A - 半导体装置及其诊断方法 - Google Patents

半导体装置及其诊断方法 Download PDF

Info

Publication number
CN107886991A
CN107886991A CN201710798144.XA CN201710798144A CN107886991A CN 107886991 A CN107886991 A CN 107886991A CN 201710798144 A CN201710798144 A CN 201710798144A CN 107886991 A CN107886991 A CN 107886991A
Authority
CN
China
Prior art keywords
address
value
data
nonvolatile memory
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710798144.XA
Other languages
English (en)
Inventor
前田洋
前田洋一
前野秀史
松岛润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107886991A publication Critical patent/CN107886991A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开涉及半导体装置及其诊断方法。提供了一种能够实现对非易失性存储器的开始时间诊断而无需任何外部装置和任何超出诊断目标的非易失性存储器的半导体装置。非易失性存储器包括由连续读取的地址形成的地址空间和在地址空间之后读取的由单个或多个地址形成的预留地址。先前计算的值固定数据被存储在预留地址中。当根据预定压缩算法、使用预定初始值对存储在地址空间中的所有数据和值固定数据进行压缩时，值固定数据是用于将压缩值收敛到预定的固定值(例如，0)的数据。

Description

半导体装置及其诊断方法
相关申请的交叉引用
2016年9月29日提交的日本专利申请No.2016-190630的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。
技术领域
本发明涉及半导体装置和诊断半导体装置的方法，具体涉及半导体装置和诊断包括非易失性存储器的自诊断功能的半导体装置的方法。
背景技术
例如，日本未审查专利申请公开No.2008-159149公开了一种包括用于高速测试只读存储器(ROM)的测试电路的系统LSI。测试电路将由地址产生电路产生的测试地址输入到ROM中，并且在多输入签名寄存器(MISR)中对对应于输入地址的从ROM输出的数据进行压缩。由MISR压缩的数据被输出到LSI外部，并与外部测试仪的期望值进行比较。
发明内容
现今，根据代表非易失性存储器的闪速存储器容量的增加，闪速存储器被高度要求在内建自测(BIST)中进行诊断以实现功能安全。例如，作为闪速存储器的诊断方法，存在使用与闪速存储器安装在同一半导体芯片上的中央处理单元(CPU)的方法。然而，该方法根据非易失性存储器的容量的增加而增加了诊断执行时间。因此，为了缩短诊断执行时间，公开了安装专用BIST电路的技术。
作为使用专用BIST电路的方法，例如，已知有一种地址产生电路顺序产生地址并在MISR中压缩读取数据的方法，如日本未审查专利申请公开No.2008-159149。然而，在上述方法中，为了存储期望值并将诊断结果与期望值进行比较，在LSI外部需要诸如测试仪的外部装置。简而言之，例如，在包括非易失性存储器的系统中，当用户在系统的开始时间诊断想要诊断非易失性存储器时，必须在系统内提供一些外部装置，这可能导致系统从系统设计的角度看的大的开销。
然后，考虑将期望值存储在目标在于诊断的非易失性存储器中的方法。然而，在这种情况下，很难定义期望值本身。这是因为通过将期望值存储在诊断目标非易失性存储器中，产生了另一个新的期望值，进入因果链接的困境。因此，为了在LSI内提供期望值，例如，必须提供与诊断目标不同的其中存储期望值的另一个非易失性存储器。然而，提供另一个非易失性存储器增加了开销，并且上述非易失性存储器变得超出诊断目标。
下面描述的实施例考虑到上述情况，并且从说明书和附图的描述中，其它目的和新颖特性将变得明显。
根据一个实施例的半导体装置包括由一个半导体芯片形成的非易失性存储器和用于诊断上述存储器的BIST电路。BIST电路包括读取电路和压缩器，所述读取电路顺序地产生地址并向非易失性存储器发出包括地址的读取命令，所述压缩器根据预定压缩算法，将响应于读取命令顺序读取的数据压缩并输出签名值作为压缩结果。非易失性存储器包括由连续读取的地址形成的第一地址空间和在上述地址空间之后读取的由单个或多个地址形成的第一预留地址。先前计算的第一值固定数据被存储在第一预留地址中。当根据预定算法使用预定初始值对存储在第一地址空间中的所有数据和第一值固定数据进行压缩时，使用预定值固定数据，第一值固定数据是用于将压缩值收敛到预定的第一固定值的数据。
根据实施例，可以在没有任何外部装置和任何超出诊断目标的非易失性存储器的情况下实现非易失性存储器的开始时间诊断。
附图说明
图1是示出根据本发明的第一实施例的半导体装置的结构示例的示意图。
图2是示出图1中的压缩器的结构示例的电路图。
图3是示出图1的半导体装置中执行自诊断的过程的示例的流程图。
图4是示出图1中的非易失性存储器的数据结构的一个示例的视图。
图5是示出使用安装了图1的半导体装置的系统的方法的一个示例的流程图。
图6A是示出在图5中将数据写入的非易失性存储器的处理的一个示例的流程图，并且图6B是图6A的补充视图。
图7A和图7B是用于描述图6B中的诊断数据计算程序的一个示例的视图；图7A是示出目标在于计算的非易失性存储器和MISR的结构示例的电路图，并且图7B是示出图7A的值固定数据的具体示例的视图。
图8是示出当图7A的结构目标在于计算时的诊断数据计算程序的处理的一个示例的流程图。
图9A和图9B是用于描述图6B中的诊断数据计算程序的另一示例的视图；图9A是示出目标在于计算的非易失性存储器和MISR的结构示例的电路图，并且图9B是示出值固定数据的具体示例的视图。
图10是示出当图9A的结构目标在于计算时的诊断数据计算程序的处理的一个示例的流程图。
图11是示出根据本发明的第二实施例的半导体装置的结构示例的示意图。
图12是示出图11中的非易失性存储器的数据结构的一个示例的视图。
图13是用于描述计算图12的非易失性存储器中的值固定数据和期望值数据的方法的一个示例的视图。
图14是用于描述伴随图11的半导体装置中的BIST电路的操作的签名值的改变状态的视图。
图15是示出在图11的半导体装置中执行自诊断的过程的一个示例的流程图。
图16是示出根据本发明的第三实施例的半导体装置中的非易失性存储器的数据结构的一个示例的视图。
图17是示出根据本发明的第三实施例的半导体装置中的非易失性存储器的另一数据结构的一个示例的视图。
图18是示出作为图17的比较例的非易失性存储器的数据结构的一个示例的视图。
图19是示出根据本发明的第四实施例的半导体装置的结构示例的示意图。
图20是示出作为本发明的比较例而检查的半导体装置的结构示例的示意图。
具体实施方式
在以下实施例中，为了方便起见，在必要时分为多个部分或实施例进行描述，但是这些部分或实施例并非彼此不相关而是彼此相关，使得一个部分或实施例覆盖另一个部分或实施例的修改示例、细节、补充解释等中的一些或全部，除非另有明确规定。此外，在以下的实施例中，当涉及元件的数量(包括单位数、数值、数量、范围等)时，不限于特定数量，而是可以超过或不超过该特定数量，除非另有明确规定以及除非另外原理上明确限于该特定数量。
此外，在以下的实施例中，不言而喻，构成元件(包括元件步骤)不一定是必不可少的，除非另有明确规定以及除非另外被认为在原理上明确是必不可少的。同样地，在以下的实施例中，当涉及构成元件的形状及其位置关系时，将包括基本上近似于或类似于所述形状的形状，除非另有明确规定以及除非另外明确认为原理上不是这样。这同样适用于上述数值和范围。
在下文中，将基于附图详细描述本发明的实施例。在为了描述实施例而描绘的所有附图中，相同的附图标记被分配给具有相同功能的部件，并省略其重复的描述。
第一实施例
半导体装置的示意性结构(第一实施例)
图1是示出根据本发明的第一实施例的半导体装置的结构示例的示意图。图1所示的半导体装置DEV由一个半导体芯片形成，并且由微控制器芯片形成，但是没有特别限制。半导体装置DEV包括由CPU代表的用户电路ULG、由闪速存储器代表的非易失性存储器NVM、诊断非易失性存储器NVM的BIST电路BSTC、选择器SEL1和系统控制电路SYSCTL。
选择器SEL1从用户电路ULG或BIST电路BSTC中选择地址ADR，并将其输出到非易失性存储器NVM。响应于该地址ADR的输入，从非易失性存储器NVM读取的数据DT被输出到用户电路ULG和BIST电路BSTC。系统控制电路SYSCTL是用于控制包括BIST电路BSTC的整个半导体装置DEV中的引导时间处的各种序列的引导控制器。非易失性存储器NVM存储例如由CPU执行的程序，并且用户电路ULG读出程序并执行该程序。
BIST电路BSTC包括读取电路RDCTL、压缩器TRC、期望值产生电路EXPG和判断电路JDG。读取电路RDCTL通过使用地址计数器ACNT顺序地产生地址，并且向非易失性存储器NVM顺序发出包括所产生的地址的读取命令RCMD和各种命令信号。产生地址的序列一般由增量确定；然而，它不限于此，而是可以是具有一定规律性的任何序列。
作为代表性MISR的压缩器TRC根据预定压缩算法，将响应于读取命令RCMD从非易失性存储器NVM顺序读取的数据DT压缩，并输出签名值SG作为压缩结果。期望值产生电路EXPG产生期望值EXP。判断电路JDG例如是比较器，该比较器判断期望值EXP与签名值SG是否一致，从而输出判断结果RSLT。
图2是示出图1中的压缩器TRC的结构示例的电路图。图2所示的压缩器TRC是MISR，包括由多个位(这里为8位)形成的反馈移位寄存器REG0至REG7和插入相应的寄存器的EXOR电路XOR0至XOR7。从非易失性存储器NVM读取的数据DT的位(这里，8位)b[0]到b[7]分别通过EXOR电路XOR0至XOR7输入到移位寄存器REG0至REG7。
此外，在该示例中，寄存器REG0的输出通过EXOR电路XOR3至XOR5和XOR7返回到寄存器REG3至REG5和REG7。这样构成的MISR将时间序列读取的数据DT按时间方向压缩成8位。MISR的结构不限于图2的结构，而是存在各种类型的MISR。作为基本结构，MISR由反馈移位寄存器和EXOR电路的组合形成，并且压缩算法(压缩的计算公式)根据上述组合、移位寄存器的位数和反馈方法而变化。MISR的压缩值(MISR值)由该压缩算法、移位寄存器的初始值和输入数据确定。
通常将MISR的压缩值(MISR值)称为签名值。然而，在本说明书中，尽管稍后将描述细节，但是例如为了将基于图2的MISR的结构仿真计算出的MISR值与由半导体装置DEV内的实际压缩器TRC获得的MISR值清楚地区分开，仅将后者的MISR值称为签名值SG。在下面的描述中，假设压缩器TRC是MISR。
自诊断的过程
图3是示出在图1的半导体装置中执行自诊断的过程的一个示例的流程图。首先，系统控制电路SYSCTL向BIST电路BSTC输出BIST启动信号SUP(步骤S41)。响应于此，BIST电路BSTC将选择信号SS1设置为“1”，使得选择器SEL1可以从BIST电路BSTC选择地址(步骤S42)。读取电路RDCTL顺序地产生地址，并向非易失性存储器NVM发出包括地址的读取命令RCMD(步骤S43)。
压缩器TRC在时间方向上将响应于读取命令RCMD从非易失性存储器NVM顺序读取的数据DT压缩，并输出签名值SG作为压缩结果(步骤S44)。在根据最终地址的读取命令RCMD的数据DT的压缩完成之后，判断电路JDG判断最终签名值SG与期望值EXP是否一致，并将判断结果RSLT输出到系统控制电路SYSCTL(步骤S45)。此外，BIST电路BSTC输出涉及最终签名值SG的判断结果RSLT连同结束信号ED。系统控制电路SYSCTL接收由结束信号ED触发的判断结果RSLT，并判断关于非易失性存储器NVM的读取操作的错误的存在。
半导体装置的示意性结构和问题(比较例)
图20是示出作为本发明的比较例而检查的半导体装置的结构示例的示意图。除了图1的结构之外，图20所示的半导体装置DEV'还包括用于存储期望值数据的非易失性存储器NVM'2。期望值寄存器REGe保持存储在非易失性存储器NVM'2中的期望值数据。期望值数据是基于如图2所示的MISR的结构、根据预先通过仿真计算的压缩器TRC中使用的预定压缩算法、通过压缩存储在非易失性存储器NVM'1中的所有数据而获得的压缩值。
如果期望值数据被存储到非易失性存储器NVM'1中，则相同的期望值数据成为压缩目标，并且产生新的期望值数据。当新产生的期望值数据存储在非易失性存储器NVM'1中时，产生进一步新的期望值数据。发生因果链接的这种困境，这使得难以将期望值数据存储在非易失性存储器NVM'1中。
因此，期望值数据被存储在如图20所示的另一个非易失性存储器NVM'2中，或在半导体装置DEV'外的外部装置中。然而，在这种提供其它非易失性存储器NVM'2和外部装置的情况下，担心增加开销。因为在非易失性存储器NVM'2中也发生因果链接的同样困境，所以非易失性存储器NVM'2应该是超出诊断目标的存储器。
非易失性存储器的数据结构(第一实施例)
图4是示出图1中的非易失性存储器的数据结构的一个示例的视图。图4所示的非易失性存储器NVM包括地址空间AS1和预留地址RADR。地址空间AS1由通过以读取电路RDCTL的地址的产生序列(通常为增量)作为参考而连续地读取的地址形成，其中存储用户数据UD。用户数据UD例如是用于难以改变的ROM的数据，通常包括程序和各种类型的固定参数。
预留地址RADR在地址空间AS1中的一个之后被读取，并由单个或多个地址形成。在预留地址RADR中，存储先前计算的值固定数据SD。当存储在地址空间AS1中的所有数据和值固定数据SD根据在压缩器TRC中使用的预定压缩算法和读取电路RDCTL中使用的地址的产生序列而使用预定初始值被压缩时，值固定数据SD是用于将压缩值收敛到预定的固定值的数据。预定初始值是通常为0的实际在压缩器TRC中使用的值。固定值可以任意确定，通常为0。
当对具有上述数据结构的非易失性存储器NVM的目标执行图3的流程时，只要非易失性存储器NVM中没有错误，则最终签名值SG通过值固定数据SD成为作为收敛值的固定值(例如，0)。期望值产生电路EXPG产生该预定的固定值，并且判断电路JDG判断作为期望值EXP的固定值与签名值SG是否一致，从而能够诊断非易失性存储器NVM。结果，不同于图20的情况，可以在没有任何外部装置和超出诊断目标的非易失性存储器NVM'2的情况下，在启动时诊断非易失性存储器NVM。
取决于场合，判断电路JDG和期望值产生电路EXPG可以安装在用户电路ULG内。在这种情况下，用户电路ULG获得可以通过BIST电路BSTC的操作获得的签名值SG，并判断签名值SG与预定的固定值是否一致。具体地，例如，BIST电路BSTC在接通电源之后执行开始时间诊断并保持签名值SG作为诊断结果。在BIST电路BSTC的操作之后，例如，用户电路ULG内的CPU启动，并且CPU获得签名值SG，并且在启动之后的软件处理期间进行判断。然而，通常假设CPU被激活时非易失性存储器NVM(换句话说，程序等)是正常的，因此从这个观点出发，判断电路JDG等优选安装在BIST电路BSTC中。
自诊断操作流程
图5是示出安装了图1的半导体装置的系统的操作方法的一个示例的流程图。首先，用户偶尔想要重写非易失性存储器NVM，例如，在系统的操作期间更新程序。当需要重写非易失性存储器NVM时(步骤S1)，在将数据写入非易失性存储器NVM(步骤S2)之后启动半导体装置DEV(步骤S3)。另一方面，当不需要非易失性存储器NVM的写入时(步骤S1)，就这样启动半导体装置DEV(步骤S3)。
在半导体装置DEV启动时，根据图3所示的流程执行自诊断(步骤S4)。当自诊断结果没有错误时(步骤S5)，例如，用户电路ULG由系统控制电路SYSCTL连续激活，并且半导体装置DEV进入正常操作(步骤S6)。另一方面，当自诊断结果存在一些错误时(步骤S5)，执行由系统确定的预定错误处理(步骤S8)。正常操作中的半导体装置DEV在关机之前连续保持正常操作(步骤S7)。
非易失性存储器的写入过程
图6A是示出在图5中(步骤S2)将数据写入非易失性存储器中的处理的一个示例的流程图，并且图6B是图6A的补充视图。如图1所示的半导体装置DEV通常被安装在形成如图6B所示的预定系统的布线基板BD上。例如，当半导体装置DEV是汽车微控制器时，布线基板BD对应于电子控制单元(ECU)基板。
例如，通过将信息处理单元IM耦合到布线基板BD中提供的外部通信端子(通常为联合测试动作组(JTAG)端子)，来执行到半导体装置DEV内的非易失性存储器NVM中的数据写入(或重写)。具有安装在其中作为工具的包括诊断数据计算程序PGM1的预定数据写入程序的信息处理单元IM，可以通过CPU等执行数据写入程序而执行向非易失性存储器NVM的写入。
在图6A中，当系统用户想要修改例如程序时，用户产生写入数据A作为信息处理单元IM上的修改数据(步骤S21)。在该示例中，写入数据A不是所有的用户数据(例如，程序)，而是用户数据的一部分。接着，信息处理单元IM基于该工具执行以下处理。
首先，信息处理单元IM执行非易失性存储器NVM的自诊断，并检查存储在非易失性存储器NVM中的现有用户数据的损坏(步骤S22)。然后，信息处理单元IM从非易失性存储器NVM下载存储在MISR值的计算目标范围中的数据B(具体地说，现有用户数据)(步骤S23)。在图4的情况下，计算目标的范围是例如存储在地址空间AS1中的所有用户数据UD。
信息处理单元IM通过以数据A替代下载数据B的一部分确定最终用户数据UD，并通过执行诊断数据计算程序PGM1使用用户数据UD来计算各种类型的诊断数据(步骤S24)。在图4的情况下，信息处理单元IM使用地址空间AS1的用户数据UD来计算作为各种类型的诊断数据的值固定数据SD。然后，信息处理单元IM将数据A和各种类型的诊断数据写入非易失性存储器NVM中(步骤S25)。具体地，信息处理单元IM将数据A写入地址空间AS1中，并将值固定数据SD写入预留地址RADR中。
当在步骤S21中产生的数据全部为用户数据UD时，可以省略步骤S22和S23的处理。虽然在步骤S25中写入了数据A和值固定数据SD，但是例如当非易失性存储器NVM是闪速存储器时，由于擦除单元的限制，只有数据A和值固定数据SD有时不能被重写。在这种情况下，产生包括数据A和值固定数据SD的擦除单元的数据，并且由该擦除单元写入数据。
图7A和图7B是用于描述图6B中的诊断数据计算程序的一个示例的视图；图7A是示出目标在于计算的非易失性存储器和MISR的结构示例的电路图，并且图7B是示出图7A的值固定数据的具体示例的视图。图8是示出当图7A的结构目标在于计算时的诊断数据计算程序的处理的一个示例的流程图。图8的处理表示图6A中的步骤S24的处理的细节。
这里，假设图1的非易失性存储器NVM和压缩器TRC具有如图7A所示的结构。图7A示出了通过MISR压缩从非易失性存储器NVM“8位×4”读取的数据DT的情况下的结构。MISR由包括多个寄存器REG(这里为8位)的移位寄存器和EXOR电路XOR的组合形成，如图2所提及的。在图7A的示例中，位b[0]、b[2]到b[4]的寄存器REG的相应值返回到位b[7]。该反馈寄存器被称为抽头TP，并且压缩算法(压缩的计算公式)取决于提供抽头TP的位置而变化。
图7B示出了当从地址ADR的低侧顺序读取数据DT到MISR时，存储在非易失性存储器NVM中的数据DT和MISR值的改变状态。MISR的初始值为“00000000”。当地址ADR＝0的数据“00101110”被输入到具有初始值的MISR时，获得MISR值“00101110”。当在逐个递增地址ADR的同时重复该处理时，作为输入地址ADR＝2的数据的结果的MISR值变为“00001100”。
地址ADR＝3的数据是值固定数据SD。可以从由直到地址ADR＝2的数据计算的MISR值和预定的任意固定值(在本例中为0)获得值固定数据SD。在本例的情况下，直到地址ADR＝2的MISR值为“00001100”，并且固定值为“00000000”。通过将直到地址ADR＝2的MISR值向右移位1位并将EXOR树的输出值输入到最左位(这里，b[7])来计算值固定数据SD，这导致“00000110”。EXOR树是抽头TP值的EXOR计算结果。
在图8中，诊断数据计算程序PGM1首先将地址ADR设置为0(步骤S241)，并根据地址的数据DT(图7B中的“00101110”)和先前的MISR值(图7B中的“00000000”)计算下一个MISR值(图7B中的“00101110”)(步骤S242)。然后，诊断数据计算程序PGM1类似地在逐个递增地址ADR的同时计算最终地址之前的最后一个MISR值，并且在到达最终地址(图7B中的4)时(步骤S243和S244)，处理移动到步骤S245。
在步骤S245中，诊断数据计算程序PGM1将先前的MISR值(图7B中的“00001100”)向右移位1位，并且用先前的MISR值的EXOR树的输出值替代最左位，因此计算值固定数据SD。在图8中，通过在CPU中运行诊断数据计算程序PGM1，信息处理单元IM用作MISR值计算单元CAL1a和值固定数据计算单元CAL2a。MISR值计算单元CAL1a执行步骤S241至S244的处理，并且值固定数据计算单元CAL2a执行步骤S245的处理。
图9A和图9B是用于描述图6B的诊断数据计算程序的另一示例的视图；图9A是示出目标在于计算的非易失性存储器和MISR的结构示例的电路图，并且图9B是示出图9A的值固定数据的具体示例的视图。图10是示出当图9A的结构目标在于计算时的诊断数据计算程序的处理的一个示例的流程图。图10的处理表示图6A中的步骤S24的处理的细节。
这里，假设图1中的非易失性存储器NVM和压缩器TRC具有如图9A所示的结构。图9A示出了在通过MISR压缩从非易失性存储器NVM“4位×12”读取的数据DT的情况下的结构。MISR由8位寄存器REG的移位寄存器和EXOR电路XOR的组合形成。抽头TP的位置与图7A的情况类似。与图7A的情况不同，从非易失性存储器NVM读取的4位数据DT通过EXOR电路XOR输入到8位寄存器REG的左侧的4位。
图9B示出了当从地址ADR的低侧顺序读取上述数据DT到MIST时，存储在非易失性存储器中的数据DT和MISR值的改变状态。MISR的初始值定义为“00000000”。当地址ADR＝0的数据“1110”被输入8位寄存器REG的4位时，获得“11100000”作为MISR值。通过逐个递增地址ADR来重复该处理，作为输入地址ADR＝3的数据的结果的MISR值变为“11000100”。
地址ADR＝4至B的数据是值固定数据SD。因此，在一些情况下，由多个地址ADR形成值固定数据SD。由于MISR的位数大于诊断目标非易失性存储器NVM的位数，所以使用多个地址ADR，并且为了固定MISR值，需要最大的MISR的位数的地址ADR。通过直到地址ADR＝3计算的MISR值和预定的任意固定值(在本例中为0)，可以要求值固定数据SD。
在该示例中，为了简单起见，值固定数据SD被设置为仅在最左位是有效值，而其余位中的全部是0。先前的MISR值中EXOR树的输出值被输入最左位。例如，当地址ADR＝4时，EXOR树的输出值(位b[0]、b[2]至b[4]的EXOR计算结果)是根据对应于先前地址ADR＝3的数据的MISR值“11000100”计算的，并将结果“1”设置在最左位。其余位都被设置为“0”；结果，值固定数据SD中的地址ADR＝4的值变为“1000”。通过对MISR的位数重复该处理，可以计算由八个地址ADR(4至B)形成的值固定数据SD。
在图10中，类似于图8的情况，诊断数据计算程序PGM1首先将地址ADR设置为0(步骤S241)，并根据上述地址的数据DT和先前的MISR值计算下一个MISR值(步骤S242)。接下来，诊断数据计算程序PGM1在逐个递增地址ADR的同时类似地计算MISR值。这里，与图8的情况不同，程序计算直到“最终地址-MISR位数”之前的一个地址(图9B的情况下为3)的MISR值。在到达“最终地址-MISR位数”(图9B中的4)的时刻，处理被移动到步骤S245a(步骤S243和S244a)。
在步骤S245a中，诊断数据计算程序PGM1将先前的MISR值(图9B中的“11000100”)的EXOR树的输出值替代到最左位(这里是位b[3])，并将其余位全部设置为“0”，其被确定为当前地址ADR(＝4)的数据。接着，诊断数据计算程序PGM1用确定的数据计算MISR值(步骤S246a)。诊断数据计算程序PGM1在逐个递增地址ADR(步骤S247a和S248a)的同时，重复执行步骤S245a和S246a的处理直到最终地址(在图9B的情况下为B)。据此，计算所有的值固定数据SD。
在图10中，通过使用CPU执行诊断数据计算程序PGM1，信息处理单元IM用作MISR值计算单元CAL1b和值固定数据计算单元CAL2b。MISR值计算单元CAL1b执行步骤S241至S244a的处理，并且值固定数据计算单元CAL2b执行步骤S245a至S248a的处理。
第一实施例的主要效果
如上所述，根据第一实施例，通过使用值固定数据SD，期望值(具体地，值固定数据SD的固定值)可以实际存储在诊断目标非易失性存储器中，并且允许存储期望值的地址(预留地址RADR)的诊断。此外，由于期望值变得固定，不需要读取初始操作中的期望值和存储期望值的寄存器。结果，与图20的情况不同，可以在没有任何外部装置和任何超出诊断目标的非易失性存储器的情况下实现非易失性存储器的开始时间诊断。据此，可以抑制伴随自诊断的开销。
第二实施例
上述第一实施例必须在最终地址部分内提供预留地址RADR以便存储期望值。这里，有时难以应对使用例如用于用户数据UD的最终地址部分的情况。在这种情况下，第二实施例的方法是有用的。
半导体装置的示意性结构(第二实施例)
图11是示出根据本发明的第二实施例的半导体装置的结构示例的示意图。与图1的结构示例相比，图11所示的半导体装置DEV包括具有与图1的不同数据结构的非易失性存储器NVM2和具有不同数据结构的BIST电路BSTC2。BIST电路BSTC2与图1的BIST电路BSTC的不同在于一些方面：读取电路RDCTL2的结构、提供选择器SEL2以及提供期望值寄存器REGe而不是期望值产生电路EXPG。
除了与图1的情况相似的地址计数器ACNT之外，读取电路RDCTL2还包括产生期望值地址EADR的期望值地址产生电路EADRG。据此，读取电路RDCTL2也作为期望值地址读取电路，其向非易失性存储器NVM2发出包括期望值地址EADR的读取命令RCMD。选择器SEL2选择来自地址计数器ACNT的地址ADR和来自期望值地址产生电路EADRG的期望值地址EADR中的一个，并通过选择器SEL1将选择结果输出到非易失性存储器NVM2。期望值寄存器REGe根据读取电路(期望值地址读取电路)RDCTL2的读取命令RCMD保持从期望值地址EADR读取的数据。
非易失性存储器的数据结构(第二实施例)
图12是示出图11中的非易失性存储器的数据结构的一个示例的视图。图12所示的非易失性存储器NVM2包括地址空间AS1和AS2以及预留地址RADR。类似于图4的情况，地址空间AS1由通过以读取电路RDCTL2的地址的产生序列作为参考而顺序读取的地址形成，其中存储了用户数据[1]UD1。在地址空间AS1之后，读取由一个或多个地址形成的预留地址RADR。以地址空间AS1确定为目标的值固定数据SD被存储在预留地址RADR中。
另一方面，在预留地址RADR之后读取地址空间AS2，地址空间AS2存储了用户数据[2]UD2。这里，与图4的情况不同，地址空间AS1包含期望值地址EADR。期望值地址EADR将压缩值存储为期望值数据EXPD，期望值数据EXPD是通过根据用于压缩器TRC的预定压缩算法、用值固定数据SD的固定值(例如，0)作为初始值而压缩存储在地址空间AS2中的所有数据而获得的。此外，据此，计算值固定数据SD以反映期望值数据EXPD。
这里，期望值地址EADR可以从包含在地址空间AS1中的地址任意地确定。如图12所示，通过将期望值地址EADR确定为从地址空间AS1读取的最后地址，可以将连续地址空间分配给用户数据[1]UD1，这增强了实际使用的便利性。虽然没有特别限制，但是各种不同的程序分别存储在用户数据[1]UD1和用户数据[2]UD2中。
各种类型的诊断数据的计算方法
图13是用于描述图12的非易失性存储器中的期望值数据和值固定数据的计算方法的一个示例的视图。期望值数据EXPD和值固定数据SD通过执行诊断数据计算程序PGM1的图6B所示的信息处理单元IM来计算。在压缩希望存储在地址空间AS2中的用户数据[2]UD2的情况下，信息处理单元IM根据压缩器TRC中使用的预定压缩算法、用值固定数据SD的固定值(具体地，预定的固定值)作为初始值，计算压缩值(MISR值)作为期望值数据EXPD。然后，信息处理单元IM将上述期望值数据EXPD确定为预定期望值地址EADR的数据(步骤S301)。
接着，类似于第一实施例，信息处理单元IM使用希望存储在地址空间AS1中的数据(具体地，包括期望值数据EXPD的用户数据[1]UD1)来计算MISR值(步骤S302)。此外，类似于第一实施例的情况，信息处理单元IM使用上述MISR值来计算值固定数据SD，并且将值固定数据SD确定为预留地址RADR的数据(步骤S303)。然后，信息处理单元IM将如此计算的期望值数据EXPD和值固定数据SD以及用户数据[1]UD1和[2]UD2写入非易失性存储器NVM2的对应地址。
根据自诊断的执行的签名值的改变状态
图14是用于描述根据图11的半导体装置中的BIST电路的操作的签名值的改变状态的视图。当压缩器TRC的移位寄存器的初始值全部被设置为“0”、逐个递增地址ADR时，签名值SG根据用户数据[1]UD1而改变。此外，签名值SG根据期望值数据EXPD(这里假定为“5A”)而改变。然后，将签名值SG一次返回到值固定(这里为0)数据SD的固定值(0)。
接着，签名值SG根据用固定值作为初始值的用户数据[2]UD2而改变。结果，签名值SG成为用户数据[2]UD2的MISR值，并与期望值数据EXPD(“5A”)一致。当用户数据[1]UD1被损坏时，值固定数据SD的收敛值与预定的固定值不同；结果，用户数据[2]UD2的MISR值也与期望值数据EXPD不同。当用户数据[2]UD2也被损坏时，其MISR值与期望值数据EXPD不同。
自诊断的执行过程(第二实施例)
图15是示出图11的半导体装置中的自诊断的执行过程的一个示例的流程图。图15的流程图与图3所示的流程图的不同在于在步骤S42和步骤S43之间插入步骤S401至S403。在步骤S401中，读取电路(期望值读取电路)RDCTL2发出包含预定期望值地址EADR的读取指令RCMD。这里，选择器SEL2选择默认的“0”，并且上述读取命令RCMD顺序通过选择器SEL2和SEL1被输入到非易失性存储器NVM2。
在步骤S402中，期望值寄存器REGe保持从期望值地址EADR读取的数据(期望值数据EXPD)。在步骤S403中，BIST电路BSTC2(例如，读取电路RDCTL2)将选择信号SS2设置为“1”，以通过选择器SEL2输出来自地址计数器ACNT的地址。以下，与图3的情况类似，执行步骤S43至S45的处理。在步骤S45中，判断电路JDG判断保持在期望值寄存器REGe中的数据(具体而言，期望值数据EXPD)与签名值SG是否一致。
期望值地址产生电路EADRG产生的期望值地址EADR可以取决于用户的请求而被设置为可变的。尽管没有特别限制，但是期望值地址EADR本身的值例如存储在非易失性存储器NVM2内的预定地址中。用户可以改变存储在该预定地址中的期望值地址EADR的值，并且期望值地址读取电路可以在启动时读取预定地址以获得期望值地址EADR。此外，该预定地址可以目标在于自诊断。在这种情况下，以与用户数据相同的方式由图6B的诊断数据计算程序PGM1处理存储在预定地址中的期望值地址EADR的值，该值目标在于MISR值的计算。
第二实施例的主要效果
如上所述，根据第二实施例，通过将期望值数据EXPD与值固定数据SD组合，期望值(实际上对应于期望值数据EXPD和值固定数据SD)可以存储在诊断目标非易失性存储器中，并且可以诊断存储有期望值的地址。结果，与第一实施例的情况类似，可以在没有任何外部装置和任何超出诊断目标的非易失性存储器的情况下实现非易失性存储器的开始时间诊断。据此，可以抑制根据自诊断的开销。此外，与第一实施例不同，存储期望值的地址不是限制性的。换句话说，预留地址RADR并不总是必须在最终地址部分中被保护，并且可以任意地确定期望值地址EADR和预留地址RADR。
第三实施例
非易失性存储器的数据结构(第三实施例)
图16是示出根据本发明的第三实施例的半导体装置中的非易失性存储器的数据结构的一个示例的视图。包括非易失性存储器的半导体装置通过将图16的非易失性存储器NVM3应用到图1的结构来形成。图16的非易失性存储器NVM3包括图4所示的地址空间AS1和预留地址RADR的多组组合(在此示例中为三组)。
相应的用户数据[1]UD1、[2]UD2和[3]UD3存储在相应的第一、第二和第三地址空间AS1a、AS1b和AS1c中。相应的值固定数据[1]SD1、[2]SD2和[3]SD3存储在相应的第一、第二和第三预留地址RADRa、RADRb和RADRc中。在先前组(第一组)的预留地址(RADRa)之后读取后一组(例如，第二组)的地址空间(AS1b)。通过将以先前组(第一组)为目标而确定的固定值(具体而言，值固定数据[1]SD1的固定值)设置为初始值，计算存储在后一组(例如，第二组)的预留地址(RADRb)中的值固定数据(SD2)。
当该非易失性存储器NVM3被图1的BIST电路BSTC诊断时，正常操作中的压缩器TRC的最终签名值SG变为通过以最后一组为目标确定的固定值(具体地，值固定数据[3]SD3的固定值)。因此，判断电路JDG判断最后一组的固定值与签名值SG是否一致。当用户数据[1]UD1被损坏时，值固定数据[1]SD1的固定值与预定的固定值不同，结果，值固定数据[2]SD2和[3]SD3的固定值与预定的固定值不同。
当使用该非易失性存储器NVM3时，可以在计算各种类型的诊断数据(这里为值固定数据)时，独立地处理上述组(图16中的区域E1至E3)。换句话说，当特定组的用户数据改变时，不需要另一组的用户数据。例如，当用户数据[2]UD2改变时，只通过使用改变的用户数据[2]UD2和以先前组为目标确定的固定值(具体地，预定的固定值)来计算值固定数据[2]SD2，而不考虑其它组的数据。
图17是示出根据本发明的第三实施例的半导体装置中的非易失性存储器的另一数据结构的一个示例的视图。包括非易失性存储器的半导体装置通过将图17的非易失性存储器NVM4应用于图11的结构来形成。图17的非易失性存储器NVM4通过将期望值地址EADR、预留地址RADR2和地址空间AS2添加到图16所示的非易失性存储器NVM3的数据结构而形成。
在图16中的最后一组(第三组)的预留地址(RADR1c)之后读取期望值地址EADR，并且期望值数据EXPD存储在期望值地址EADR中。在期望值地址EADR之后读取预留地址RADR2，并且值固定数据[4]SD4存储在预留地址RADR2中。在预留地址RADR2之后读取地址空间AS2，并且用户数据[4]UD4存储在地址空间AS2中。
在根据压缩器TRC中使用的预定压缩算法、用值固定数据[4]SD4的固定值(定义为固定值A)作为初始值来压缩存储在地址空间AS2中的所有数据的情况下，通过MISR值确定期望值数据EXPD。在根据预定压缩算法、用以图16中的最后一组(第三组)为目标而确定的固定值(具体地，值固定数据[3]SD3的固定值)作为初始值来压缩期望值数据EXPD和值固定数据[4]SD4时，值固定数据[4]SD4是用于将压缩值收敛到固定值A的数据。
当该非易失性存储器NVM4被图11的BIST电路BSTC2诊断时，正常操作中的压缩器TRC的最终签名值SG与期望值数据EXPD一致。因此，判断电路JDG判断存储在期望值地址EADR中的数据(具体地，由期望值寄存器REGe存储的数据)与签名值SG是否一致。
另外，通过使用该非易失性存储器NVM4，与图16的情况类似，可以在相应的组中独立地计算各种类型的诊断数据(这里为值固定数据和期望值数据)。除了与图16相同的三组(图17中的区域E1至E3)之外，相应的组还包括由期望值地址EADR、预留地址RADR2和地址空间AS2形成的一组(图17中的区域E4)。
例如，当用户数据[4]UD4改变时，改变的用户数据[4]UD4和值固定数据[4]SD4的固定值(具体地，预定的固定值)可以用于计算期望值数据EXPD，并且可以通过该期望值数据EXPD和通过以先前组(图17中的E3)为目标而确定的固定值来计算值固定数据[4]SD4。换句话说，值固定数据[3]SD3的固定值的信息是必需的，但用户数据[3]UD3和值固定数据[3]SD3本身不是必需的。
图18示出了作为图17的比较例的非易失性存储器的数据结构的一个示例。图18所示的非易失性存储器NVM5通过简单地组合图4的数据结构和图12的数据结构而形成。具体地，在图18的示例中，类似于图12的情况，在期望值地址EADR中确定地址空间AS1c的最终地址。原则上，期望值地址EADR可以是包括在地址空间AS1a、AS1b和AS1c中的地址之一。
然而，根据图18所示的数据结构，与图17的情况不同，有时难以在各组中独立地处理数据。例如，当用户数据[4]UD4改变时，必须再次计算期望值数据EXPD，并且通过使用该计算结果和用户数据[3]UD3，必须再次计算值固定数据[3]SD3。
第三实施例的主要效果
如上所述，根据第三实施例，除了与第一或第二实施例的情况相同的效果之外，它还可以独立地管理大量用户数据。结果，例如，即使由于机密原因，用户数据的一部分处于非公开状态，也可以无问题地执行开始时间诊断的数据更新。换句话说，例如，当在图18中用户数据[3]UD3未公开时，存在不能执行用户数据[4]UD4的数据更新的可能性；然而，在图17中，这种情况不会发生。
第四实施例
半导体装置的示意性结构(第四实施例)
图19是示出根据本发明的第四实施例的半导体装置的结构示例的示意图。在图19所示的半导体装置DEV中，非易失性存储器NVM6的数据结构和BIST电路BSTC3的结构与图11的不同。除了图11的BIST电路BSTC2的结构之外，BIST电路BSTC3还包括检测电路DET、数据掩码电路DMSKC。
非易失性存储器NVM6的地址之一是任意确定的期望值地址EADR，并且在期望值地址EADR中，存储先前计算的期望值数据EXPD。用户数据UD存储在除期望值地址EADR之外的空间中。在根据压缩器TRC中使用的预定压缩算法、使用预定初始值(压缩器TRC的初始值)压缩存储在除期望值地址EADR之外的相应地址中的所有数据的情况下，以MISR值确定期望值数据EXPD。
期望值地址产生电路EADRG总是输出期望值地址EADR。检测电路DET例如是比较器，其检测包括根据通过使用地址计数器ACNT发出的期望值地址EADR的地址的读取命令RCMD。数据掩码电路DMSKC根据由检测电路DET检测到的读取命令RCMD控制读取的数据DT，以从压缩器TRC的压缩目标中被排除。
尽管没有特别的限制，但是作为一个具体的示例，当检测到对应的读取命令RCMD时，检测电路DET在读取周期期间断言掩码信号MSK。数据掩码电路DMSKC由例如具有启用功能的锁存器电路形成，并且在掩码信号MSK的断言时段期间，禁用锁存器以在读取周期期间保持原样数据DT。
根据该结构，可以从压缩目标中排除期望值数据EXPD；因此，不会发生如图20所示的因果链接的困境，并且期望值数据EXPD可以存储在非易失性存储器NVM6中。与图11的情况类似，判断电路JDG判断从期望值地址EADR读取的存储在期望值寄存器REGe中的数据与签名值SG是否一致。
第四实施例的主要效果
如上所述，第四实施例也可以将期望值存储在诊断目标非易失性存储器中。结果，与第一和第二实施例的情况类似，可以在没有任何外部装置和任何超出诊断目标的非易失性存储器的情况下实现非易失性存储器的开始时间诊断，从而抑制伴随自诊断的开销。此外，存储期望值的地址不受限制。
与第一和第二实施例不同，难以直接诊断存储有的期望值的地址。例如，当期望值地址EADR的数据被损坏时，期望值本身变得异常，并且通常变得与判断电路JDG的判断结果不一致；因此，间接诊断是可能的。与第一和第二实施例相比，在第四实施例中，担心由于检测电路DET和数据掩码电路DMSKC而增加开销并且取决于掩码信号MSK使掩码数据DT的定时设计变复杂。从这个观点出发，优选第一和第二实施例。
如上所述，尽管已经基于实施例具体描述了本发明人等作出的本发明，但是本发明不限于实施例，而是可以在不脱离本发明的精神的情况下进行各种修改。例如，为了容易理解本发明，具体描述了上述实施例，但是上述实施例并不一定限于包括已经描述的所有组件的形式。此外，一个实施例的结构的一部分可以被在另一实施例中的一些组件替代，并且一个实施例中的一些组件可以被添加到另一个实施例的结构中。可以对一个实施例的结构的一部分执行另一实施例的添加、删除和替换。
附录
根据实施例的信息处理装置是用于对包括非易失性存储器和用于诊断非易失性存储器的BIST电路的半导体装置上的非易失性存储器写入数据的装置。BIST电路包括读取电路和压缩器。读取电路顺序地产生地址，并且向非易失性存储器顺序地发出包括产生的地址的读取命令。压缩器根据预定压缩算法，压缩响应于来自读取电路的读取命令从非易失性存储器顺序读取的数据，并输出签名值作为压缩结果。非易失性存储器包括由通过以读取电路的地址的产生序列作为参考而连续地读取的地址形成的第一地址空间，以及在第一地址空间之后读取的由单个或多个的地址形成的预留地址。信息处理装置执行第一处理和第二处理，第一处理使用希望存储在第一地址空间中的第一用户数据来计算值固定数据，第二处理将第一用户数据存储在第一地址空间中并将值固定数据存储在预留地址中。当根据预定压缩算法、使用预定初始值来压缩第一用户数据和值固定数据时，值固定数据是将压缩值收敛到预定的固定值的数据。

Claims (18)

1.一种半导体装置，由一个半导体芯片形成，包括非易失性存储器和用于诊断所述非易失性存储器的内建自测BIST电路，
其中所述BIST电路包括
读取电路，顺序地产生地址并向所述非易失性存储器顺序地发出包括所产生的地址的读取命令，以及
压缩器，根据预定压缩算法将响应于来自所述读取电路的所述读取命令从所述非易失性存储器顺序地读取的数据压缩，并输出签名值作为压缩结果，
其中所述非易失性存储器包括以所述读取电路的地址的产生序列作为参考而连续读取的地址形成的第一地址空间，以及在所述第一地址空间之后读取的由单个或多个地址形成的第一预留地址，
其中先前计算的第一值固定数据存储在所述第一预留地址中，以及
其中当根据所述预定压缩算法、使用预定初始值对存储在所述第一地址空间中的所有数据和所述第一值固定数据进行压缩时，所述第一值固定数据是用于将压缩值收敛到预定的第一固定值的数据。
2.根据权利要求1所述的装置，
其中所述BIST电路还包括判断电路，所述判断电路判断所述第一固定值与所述签名值是否一致。
3.根据权利要求1所述的装置，
其中所述非易失性存储器还包括在所述第一预留地址之后读取的第二地址空间，
其中通过根据所述预定压缩算法、用所述第一固定值作为初始值将存储在所述第二地址空间中的所有数据压缩获得的压缩值存储在作为包括在所述第一地址空间中的地址之一的期望值地址中，以及
其中通过反映所述期望值地址中的数据来计算所述第一值固定数据。
4.根据权利要求3所述的装置，
其中所述期望值地址是在所述第一个地址空间中最后读取的地址。
5.根据权利要求3所述的装置，
其中所述BIST电路还包括判断电路，所述判断电路判断存储在所述期望值地址中的数据与所述签名值是否一致。
6.根据权利要求5所述的装置，
其中所述BIST电路还包括
期望值地址读取电路，向所述非易失性存储器发出包括所述期望值地址的读取命令，以及
期望值寄存器，保持响应于所述期望值地址读取电路的所述读取命令从所述期望值地址读取的数据，
其中所述期望值地址取决于用户的请求被设置为可变的，以及
其中所述判断电路判断存储在所述期望值寄存器中的数据与所述签名值是否一致。
7.根据权利要求1所述的装置，
其中所述非易失性存储器包括所述第一地址空间和所述第一预留地址的多组组合，
其中在前一组的第一预留地址之后读取后一组的第一地址空间，以及
其中通过将以上述前一组为目标确定的第一固定值设置为所述预定初始值来计算存储在上述后一组的第一预留地址中的第一值固定数据。
8.根据权利要求7所述的装置，
其中所述BIST电路还包括判断电路，所述判断电路判断以最后一组为目标确定的第一固定值与所述签名值是否一致。
9.根据权利要求7所述的装置，
其中所述非易失性存储器还包括在最后一组的第一预留地址之后读取的期望值地址、在所述期望值地址之后读取的第二预留地址以及在所述第二预留地址之后读取的第二地址空间，
其中所述期望值地址存储通过根据预定压缩算法、用第二固定值作为初始值将存储在所述第二地址空间中的所有数据压缩而获得的压缩值，
其中，所述第二预留地址存储先前计算的第二值固定数据，以及
其中当根据预定压缩算法、用以最后一组为目标确定的第一固定值作为初始值来压缩存储在所述期望值地址中的数据和所述第二值固定数据时，所述第二值固定数据是用于将所述压缩值收敛到所述第二固定值的数据。
10.根据权利要求9所述的装置，
其中所述BIST电路还包括判断电路，所述判断电路判断存储在所述期望值地址中的数据与所述签名值是否一致。
11.一种半导体装置，由一个半导体芯片形成，包括非易失性存储器和用于诊断所述非易失性存储器的内建自测BIST电路，
其中预先计算的期望值数据被存储在作为所述非易失性存储器的一个地址的期望值地址中，
其中所述BIST电路包括
读取电路，顺序地产生地址并向所述非易失性存储器顺序地发出包括所产生的地址的读取命令，
压缩器，根据预定压缩算法来压缩响应于来自所述读取电路的所述读取命令从所述非易失性存储器顺序读取的数据，并输出签名值作为压缩结果，
检测电路，检测包括与所述期望值地址一致的地址的读取命令，以及
数据掩码电路，根据所述检测电路检测到的读取命令控制从所述非易失性存储器读取的数据，以从处理目标中被排除，
其中所述期望值数据是通过根据预定压缩算法、用预定初始值来压缩存储在除了所述非易失性存储器中的所述期望值地址之外的相应地址中的所有数据而获得的压缩值。
12.根据权利要求11所述的装置，
其中所述BIST电路还包括判断电路，所述判断电路判断存储在所述期望值地址中的数据与所述签名值是否一致。
13.根据权利要求12所述的装置，
其中所述BIST电路还包括
期望值地址读取电路，向所述非易失性存储器发出包括所述期望值地址的读取命令，以及
期望值寄存器，保持响应于所述期望值地址读取电路的读取命令从所述期望值地址读取的数据，
其中所述期望值地址取决于用户的请求被设置为可变的，以及
其中所述判断电路判断存储在所述期望值寄存器中的数据与所述签名值是否一致。
14.一种诊断半导体装置的方法，所述半导体装置包括非易失性存储器和用于诊断所述非易失性存储器的内建自测BIST电路，
其中所述BIST电路包括
读取电路，顺序地产生地址并向所述非易失性存储器顺序地发出包括所产生的地址的读取命令，
压缩器，根据预定压缩算法将响应于来自所述读取电路的所述读取命令从所述非易失性存储器顺序地读取的数据压缩，并输出签名值作为压缩结果，
其中所述非易失性存储器包括以所述读取电路的地址的产生序列作为参考而连续读取的地址形成的第一地址空间，以及在所述第一地址空间之后读取的由单个或多个地址形成的第一预留地址，
所述方法包括以下步骤：
(1)使用希望存储在所述第一个地址空间中的第一用户数据计算值固定数据；
(2)将所述第一用户数据存储在所述第一地址空间中，并将所述值固定数据存储在所述预留地址中；以及
(3)启动所述BIST电路以获得所述签名值，
其中当根据所述预定压缩算法、使用预定初始值对所述第一用户数据和所述值固定数据进行压缩时，所述值固定数据是用于将压缩值收敛到预定的固定值的数据。
15.根据权利要求14所述的方法，还包括
判断所述固定值与步骤(3)获得的签名值是否一致的步骤(4)。
16.根据权利要求14所述的方法，
所述非易失性存储器还包括在所述预留地址之后读取的第二地址空间，
所述方法还包括以下步骤：
(5)在步骤(1)之前执行，当根据所述预定压缩算法、用所述固定值作为初始值来压缩希望存储在所述第二地址空间中的第二用户数据时，计算作为期望值数据的压缩值，以及
(6)将所述第二用户数据存储在所述第二地址空间中，并将所述期望值数据存储在作为包括在所述第一地址空间中的一个地址的期望值地址中，
其中在步骤(1)中，利用包括在所述第一用户数据中的期望值数据来计算所述值固定数据。
17.根据权利要求16所述的方法，还包括
判断存储在所述期望值地址中的数据与在步骤(3)中获得的签名值是否一致的步骤(7)。
18.根据权利要求16所述的方法，
其中所述期望值地址是在所述第一地址空间中最后读取的地址。
CN201710798144.XA 2016-09-29 2017-09-07 半导体装置及其诊断方法 Pending CN107886991A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016190630A JP6697993B2 (ja) 2016-09-29 2016-09-29 半導体装置及び半導体装置の診断方法
JP2016-190630 2016-09-29

Publications (1)

Publication Number Publication Date
CN107886991A true CN107886991A (zh) 2018-04-06

Family

ID=59761791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710798144.XA Pending CN107886991A (zh) 2016-09-29 2017-09-07 半导体装置及其诊断方法

Country Status (5)

Country Link
US (1) US10504609B2 (zh)
EP (1) EP3309791A1 (zh)
JP (1) JP6697993B2 (zh)
KR (1) KR20180035654A (zh)
CN (1) CN107886991A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10247780B2 (en) * 2017-08-02 2019-04-02 Texas Instruments Incorporated Re-programmable self-test

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631913A (en) * 1994-02-09 1997-05-20 Matsushita Electric Industrial Co., Ltd. Test circuit and test method of integrated semiconductor device
JP2000011700A (ja) * 1998-06-25 2000-01-14 Nec Ic Microcomput Syst Ltd Ｒｏｍのテスト方法及びｒｏｍのテスト回路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872168A (en) * 1986-10-02 1989-10-03 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated circuit with memory self-test
US5572712A (en) * 1994-09-30 1996-11-05 Vlsi Technology, Inc. Method and apparatus for making integrated circuits with built-in self-test
US5805789A (en) * 1995-12-14 1998-09-08 International Business Machines Corporation Programmable computer system element with built-in self test method and apparatus for repair during power-on
US6374370B1 (en) * 1998-10-30 2002-04-16 Hewlett-Packard Company Method and system for flexible control of BIST registers based upon on-chip events
US6694461B1 (en) * 1999-07-26 2004-02-17 Ati International Srl System and method for testing integrated memories
US6393594B1 (en) * 1999-08-11 2002-05-21 International Business Machines Corporation Method and system for performing pseudo-random testing of an integrated circuit
US6553527B1 (en) * 1999-11-08 2003-04-22 International Business Machines Corporation Programmable array built-in self test method and controller with programmable expect generator
US6769081B1 (en) * 2000-08-30 2004-07-27 Sun Microsystems, Inc. Reconfigurable built-in self-test engine for testing a reconfigurable memory
US20020093356A1 (en) * 2000-11-30 2002-07-18 Williams Thomas W. Intelligent test vector formatting to reduce test vector size and allow encryption thereof for integrated circuit testing
ATE313847T1 (de) * 2001-06-20 2006-01-15 Broadcom Corp Selbsttest-schaltung für cache-speicher
JP2003307545A (ja) * 2002-04-15 2003-10-31 Hitachi Ltd 半導体検査装置、半導体集積回路装置、検査方法および製造方法
US7131046B2 (en) * 2002-12-03 2006-10-31 Verigy Ipco System and method for testing circuitry using an externally generated signature
JP4481588B2 (ja) * 2003-04-28 2010-06-16 株式会社東芝 半導体集積回路装置
US7225373B1 (en) * 2003-12-18 2007-05-29 Xilinx, Inc. Data transfer validation system
US6968478B1 (en) * 2003-12-18 2005-11-22 Xilinx, Inc. Method and apparatus for data transfer validation
US7487420B2 (en) * 2005-02-15 2009-02-03 Cadence Design Systems Inc. System and method for performing logic failure diagnosis using multiple input signature register output streams
US20070033471A1 (en) * 2005-06-09 2007-02-08 Raguram Damodaran Hardware Configuration of pBIST
US7444573B2 (en) * 2005-06-09 2008-10-28 Texas Instruments Incorporated VLCT programmation/read protocol
JP5034576B2 (ja) * 2006-05-02 2012-09-26 富士通株式会社 半導体集積回路、テストデータ生成装置およびｌｓｉ試験装置
US20080077835A1 (en) * 2006-09-27 2008-03-27 Khoche A Jay Automatic Test Equipment Receiving Diagnostic Information from Devices with Built-in Self Test
US7788562B2 (en) * 2006-11-29 2010-08-31 Advantest Corporation Pattern controlled, full speed ATE compare capability for deterministic and non-deterministic IC data
JP4891055B2 (ja) 2006-12-22 2012-03-07 ラピスセミコンダクタ株式会社 テスト回路
KR20100009053A (ko) * 2008-07-17 2010-01-27 삼성전자주식회사 임베디드 플래시 메모리 테스트 회로
US8887018B2 (en) * 2010-06-11 2014-11-11 Texas Instruments Incorporated Masking circuit removing unknown bit from cell in scan chain
JP2012203963A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 組込自己テスト回路及び設計装置
US9773570B2 (en) * 2013-03-06 2017-09-26 International Business Machines Corporation Built-in-self-test (BIST) test time reduction
US9404969B1 (en) * 2013-11-01 2016-08-02 Cadence Design Systems, Inc. Method and apparatus for efficient hierarchical chip testing and diagnostics with support for partially bad dies
US9401223B2 (en) * 2014-05-09 2016-07-26 Oracle International Corporation At-speed test of memory arrays using scan
US10184980B2 (en) * 2016-09-06 2019-01-22 Texas Instruments Incorporated Multiple input signature register analysis for digital circuitry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631913A (en) * 1994-02-09 1997-05-20 Matsushita Electric Industrial Co., Ltd. Test circuit and test method of integrated semiconductor device
JP2000011700A (ja) * 1998-06-25 2000-01-14 Nec Ic Microcomput Syst Ltd Ｒｏｍのテスト方法及びｒｏｍのテスト回路

Also Published As

Publication number Publication date
KR20180035654A (ko) 2018-04-06
US10504609B2 (en) 2019-12-10
JP6697993B2 (ja) 2020-05-27
EP3309791A1 (en) 2018-04-18
US20180090225A1 (en) 2018-03-29
JP2018055744A (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
US8140216B2 (en) Method of detecting manipulation of a programmable memory device of a digital controller
US6418507B1 (en) Process for automatic documentation of the operation of programming the memory of a programmable controller
US5712969A (en) Method for completely reprogramming an erasable, non-volatile memory
US6598114B2 (en) Electronic control unit including flash memory and method and apparatus for storing control data group into flash memory
CN106057249A (zh) 半导体存储器件
CN106776122A (zh) 一种基于Flash启动过程中主备保护的方法
US7624329B2 (en) Programming a memory device having error correction logic
CN104699478B (zh) 改变电子控制单元的存储器中的软件的方法和计算机系统
CN108153611A (zh) 故障自检方法、故障自检装置、微控制器和可读存储介质
CN110136769A (zh) Otp寄存器数据修正方法、装置、计算机设备和存储介质
KR100398840B1 (ko) 반도체 회로에서의 테스트 방법 및 장치
CN107886991A (zh) 半导体装置及其诊断方法
JP5662181B2 (ja) 移動体の電子制御装置
US8443135B2 (en) Exhaustive parameter search algorithm for interface with nand flash memory
US8621643B2 (en) Semiconductor device
US8315115B2 (en) Method for testing a main memory
US6125460A (en) Method for testing semiconductor device having embedded nonvolatile memory
JP3995717B2 (ja) プログラミング可能メモリ装置を有する制御装置の作動方法
JP7029366B2 (ja) 自動車用電子制御装置
CN111796839B (zh) 控制器程序管理方法和装置
WO2019064644A1 (ja) 電子制御装置及び制御プログラム検証方法
KR950010307B1 (ko) 반도체 메모리
US5541936A (en) Diagnostic circuit
CN107305789A (zh) 一种非挥发性存储器的自测试方法和装置
JP2701591B2 (ja) 自動車電話装置の自己診断方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180406