CN107871467B

CN107871467B - 感测电路

Info

Publication number: CN107871467B
Application number: CN201710897534.2A
Authority: CN
Inventors: 山田敏己
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2016-09-28
Filing date: 2017-09-28
Publication date: 2022-04-05
Anticipated expiration: 2037-09-28
Also published as: JP6876398B2; JP2018054394A; US10365306B2; CN107871467A; US20180088156A1

Abstract

本发明涉及感测电路。提供能够基于伽马缓冲电路内的晶体管的基板电位来对电源电压的降低和电源中断的任一个发生的情况进行感测的感测电路。一种感测电路的特征在于，具有：第一比较电路，将所述多个伽马电压之中具有最大的电压值的最大伽马电压与所述晶体管的基板电位比较，输出示出比较结果的第一比较结果信号；以及第二比较电路，具有将第二电压作为电源电压来进行工作的反相器，将所述反相器的阈值电压与所述基板电位比较，输出示出比较结果的第二比较结果信号，基于所述第一比较结果信号和所述第二比较结果信号，对所述第一电压的电压降低或电源中断进行感测。

Description

感测电路

技术领域

本发明涉及对电压降低或电源中断进行感测的感测电路。

背景技术

近年来，使用了车载用的显示器的技术被注目，讨论了使用摄像机和监视器代用例如后视镜（door mirror）的情况。在代替后视镜而使用监视器的情况下，为了安全，需要在对监视器进行控制的源极驱动器中发生电源中断时将其迅速地感测为异常。

对于LCD（Liquid crystal display，液晶显示器）等的源极驱动器的电源，使用高电压电源（以下VLS、16V等）。被供给到源极驱动器的VLS由于各种主要原因而存在电压电平降低的情况。因此，通过感测电压电平相对于低电压的逻辑电源（以下VDD、3V等）降低了哪种程度，从而对VLS电源的电压降低进行感测被进行。例如，使用由以VDD电源进行工作的高耐压的晶体管构成的反相器电路来比较VLS的电压与反相器的阈值电压，由此，进行VLS的电压降低的感测。当假设反相器的阈值电压为（1/2）VDD时，在VLS为（1/2）VDD以上的情况下，反相器的输出为逻辑电平0（L电平）。另一方面，当VLS降低为不足（1/2）VDD时，反相器的输出从逻辑电平0（L电平）变化为逻辑电平1（H电平）（例如，专利文献1）。

现有技术文献

专利文献

专利文献1：日本特开2000-55946号公报。

发明要解决的课题

在LCD等的源极驱动器中设置有生成向液晶面板施加的灰度电压的伽马缓冲电路。伽马缓冲电路基于VLS电源进行工作，基于伽马电压来生成灰度电压。关于伽马电压（GMA0~GMAn：n为自然数），其最大值（GMA0）具有例如VLS-0.2V的电压值。伽马缓冲电路内的MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物-半导体场效应晶体管，以下仅称为晶体管）的基板电位（背栅的电压）在通常的情况下为作为伽马缓冲电路的工作电压的VLS。

在具备这样的伽马缓冲电路的源极驱动器中，当发生VLS电源的电源中断时，伽马缓冲电路内的晶体管的基板电位为GMA0由于晶体管的源极端子和漏极端子与背栅之间的寄生二极管而电压下降（二极管压降）后的电压。因此，基板电位的电压电平不会降低到不足（1/2）VDD，在根据是否降低为不足（1/2）VDD来对VLS的电压电平的降低进行感测的以往的电路中，存在不能基于伽马缓冲电路内的晶体管的基板电位的电压值来感测电源中断这样的问题。

发明内容

为了解决上述课题，本发明的目的在于提供一种能够基于伽马缓冲电路内的晶体管的基板电位来对电源电压的降低或电源中断进行感测的感测电路。

用于解决课题的方案

本发明的感测电路是，一种感测电路，被设置于具有接受第一电压的施加的至少1个晶体管并且基于多个伽马电压来生成灰度电压的伽马缓冲电路，所述感测电路的特征在于，具有：

第一比较电路，将所述多个伽马电压之中具有最大的电压值的最大伽马电压与所述晶体管的基板电位比较，输出示出比较结果的第一比较结果信号；以及第二比较电路，具有将第二电压作为电源电压来进行工作的反相器，将所述反相器的阈值电压与所述基板电位比较，输出示出比较结果的第二比较结果信号，基于所述第一比较结果信号和所述第二比较结果信号，对所述第一电压的电压降低或电源中断进行感测。

发明效果

根据本发明的感测电路，能够基于伽马缓冲电路内的晶体管的基板电位来对电源电压的降低或电源中断进行感测。

附图说明

图1是示出源极驱动器电路的结构的框图。

图2是示意性地示出伽马（gamma）缓冲电路内的晶体管中的电源电压VLS、最大伽马电压GMA0和基板电位SV的关系的图。

图3是示出本发明的感测电路的结构的框图。

具体实施方式

以下，参照附图来对本发明的实施例进行说明。

图1是示出设置有本发明的感测电路的源极驱动器电路100的结构的框图。源极驱动器电路100具有：接收机101、锁存电路102、电平移位器（level shifter）103、伽马缓冲电路104、DAC（Digital Analog Converter，数字模拟转换器）105、以及输出放大器106。从伽马电源GV向伽马缓冲电路104供给伽马电压GMA0~GMAn（n为自然数）。

源极驱动器电路100具有：将作为第一电压的高电压电源的电源电压（以下，称为电源电压VLS）作为工作电压来进行工作的块（第二块BL2）、以及将作为第二电压的逻辑电源的电源电压（以下，称为逻辑电压VDD）作为工作电压来进行工作的块（第一块BL1）。第一块BL1包含接收机101和锁存电路102。第二块BL2包含伽马缓冲电路104、DAC105和输出放大器电路106。此外，在第一块BL1与第二块BL2之间设置有电平移位器103。

接收机101从例如TCON等显示控制装置接收视频数据信号VD，并将其向锁存电路102供给，所述视频数据信号VD包含通过例如6位的亮度灰度表示各像素的亮度电平的像素数据的序列。

锁存电路102基于从接收机101供给的视频数据信号VD导入像素数据的序列，并将其作为像素数据D₁~D_k向电平移位器103供给。

电平移位器103进行使像素数据D₁~D_k的信号电平增加的电平移位，将信号电平从逻辑电压VDD的电压电平向电源电压VLS的电压电平移位。电平移位器103将通过电平移位生成的像素数据P₁~P_k向DAC105供给。

伽马缓冲电路104包含例如电压跟随器电路，对从伽马电源GV供给的伽马电压GMA0~GMAn进行保持。在伽马电压GMA0~GMAn之中，GMA0的电压值最大，GMAn的电压值最小。作为最大的伽马电压的GMA0（以下，称为最大伽马电压GMA0）具有比电源电压VLS小规定的电压值（例如，0.2V）的电压值。

伽马缓冲电路104在规定的定时将从伽马电源GV供给的伽马电压GMA0~GMAn向梯形电阻（ladder resistor）R₁~R₂₅₆供给。梯形电阻R₁~R₂₅₆从与各个电阻的两端连接的输出抽头（tap）输出灰度电压V₁~V₂₅₆，并将它们向DAC105供给。

再有，伽马缓冲电路104在接受伽马电压GMA0~GMAn的输入的前级部分包含接受电源电压VLS的施加来进行工作的MOSFET（Metal-Oxide-Semiconductor Field-EffectTransistor，金属-氧化物-半导体场效应晶体管，以下仅称为晶体管）。在以下的说明中，将该晶体管的基板电位（背栅（back gate）的电位）称为基板电位SV。

DAC105根据像素数据P₁~P_k选择灰度电压V₁~V₂₅₆，将所选择的灰度电压作为灰度亮度电压B₁~B_k向输出放大器106供给。

输出放大器电路106将对灰度亮度电压B₁~B_k的每一个期望地进行放大后的电压作为像素驱动电压G₁~G_k向显示面板（未图示）的数据线施加。

在这样的源极驱动器电路100中，当由于电源线的断线等而发生电源电压VLS的电源中断时，伽马缓冲电路104内的晶体管的基板电位SV从电源电压VLS的电压电平向与最大伽马电压GMA0对应的电压电平降低。

图2（a）和（b）是示意性地示出伽马缓冲电路104内的晶体管之中接受最大伽马电压GMA0的输入的晶体管的基板电位SV与电源电压VLS和最大伽马电压GMA0的关系的图。在此，将晶体管为P沟道型的MOS晶体管的情况作为例子示出。在没有电源电压VLS的电源中断的通常的状态（图2（a））下，基板电位SV与电源电压VLS相等。可是，在发生了电源电压VLS的电源中断的状态（图2（b））下，基板电位SV为最大伽马电压GMA0电压下降寄生二极管的电压VPD（例如0.7V）的量后的电压电平。

图3是示出本发明的感测电路10的结构的框图。感测电路10被设置于例如源极驱动器电路100内的伽马缓冲电路104。感测电路10为基于伽马缓冲电路104内的晶体管的基板电位SV来感测电源电压VLS的电压降低和电源中断的电路。再有，基板电位SV在没有电源中断的通常的状态下与电源电压VLS的电压电平一致，因此，在图中示出为SV（VLS）。

感测电路10具有对基板电位SV和伽马电压GMA0的电压电平进行移位的电压移位块（在图中，示出为BL3）、以及基于基板电位SV来感测电源电压VLS的电压降低和电源中断的感测块（在图中，示出为BL4）。感测块BL4为基于逻辑电压VDD来进行工作的块，因此，电压移位块BL3实现将基板电位SV和伽马电压GMA0变换为逻辑电压VDD的电压电平并向感测块BL4内的比较电路（比较器）供给的作用。

电压移位块BL3具有电平移位器11和12、晶体管MP1和MP2、以及电阻R1、R2、R3和R4。根据断电（power down）信号PD的信号电平将电压移位块BL3控制为接通状态和关断状态的任一个。断电信号PD为信号电平在逻辑电平0（L）和逻辑电平1（H）之间发生变化的信号。在以下的说明中，将逻辑电平0的情况称为低电平（L），将逻辑电平1的情况称为高电平（H）。

电平移位器11将断电信号PD移位为电源电压VLS的电压电平并且将反相后的信号向晶体管MP1的栅极端子供给。电平移位器12将断电信号PD移位为最大伽马电压GMA0的电压电平并且将反相后的信号向晶体管MP2的栅极端子供给。

晶体管MP1和MP2由作为第一沟道型的P沟道型的MOS晶体管构成。关于晶体管MP1，漏极端子连接于电阻R1的一端，向源极端子施加基板电位SV。关于晶体管MP2，漏极端子连接于电阻R3的一端，向源极端子施加最大伽马电压GMA0。

电阻R1的另一端与电阻R2的一端连接，电阻R2的另一端连接于高电压的接地电位VSSH。电阻R1和R2的连接点连接于比较器13的负输入端子。电阻R1和R2将基板电位SV的电压电平变换为逻辑电压VDD的电平而生成电压V1，并将其向比较器13供给。

电阻R3的另一端与电阻R4的一端连接，电阻R4的另一端连接于高电压的接地电位VSSH。电阻R3和R4的连接点连接于比较器13的正输入端子。电阻R1和R2将最大伽马电压GMA0的电压电平变换为逻辑电压VDD的电平而生成电压V2，并将其向比较器13供给。

电阻R1、R2、R3和R4的电阻值为能够将基板电位SV和最大伽马电压GMA0的大小关系维持并变换为逻辑电压VDD的电平的电阻值，并且考虑电阻比的偏差而被设定为使在各电阻中流动的电流相等那样的电阻值。例如，电阻R1的电阻值被设定为429.1kΩ，电阻R2的电阻值被设定为70.9kΩ，电阻R3的电阻值被设定为431kΩ，电阻R4的电阻值被设定为69kΩ。电阻R1和R2的和以及电阻R3和R4的和都为500kΩ。

感测块BL4具有：比较器13、偏置（bias）14、电压降低判定电路15、或电路OR1、触发器FF1~FF3、以及与电路AND1。

比较器13与将断电信号PD作为输入的电流源的偏置14连接。即，根据断电信号PD的信号电平将比较器13控制为接通状态和关断状态。比较器13对电压V1和V2的电压值进行比较，将示出比较结果的比较结果信号CVS1向或电路OR1的一个输入端子供给。比较结果信号CVS1在电压V1为电压V2以上的情况下为低电平（L），在电压V1为不足电压V2的情况下为高电平（H）。

电压降低判定电路15由电阻R5和反相器IV构成。反相器IV为基于逻辑电压VDD来进行工作的电路，具有（1/2）VDD的阈值电压。向反相器IV经由电阻R5输入基板电位SV。反相器IV输出比较结果信号CVS2，比较结果信号CVS2为信号电平根据所输入的电压（即，基板电位SV）的电压电平与阈值电压（1/2）VDD的大小关系而在低电平（L）和高电平（H）之间发生变化的信号。具体地，在基板电位SV为阈值电压（1/2）VDD以上的情况下输出低电平（L）的比较结果信号CV2，在基板电位SV为不足阈值电压（1/2）VDD的情况下输出高电平（H）的比较结果信号CVS2。电压降低判定电路15将比较结果信号CVS2向或电路OR1的另一个输入端子供给。

或电路OR1输出由比较结果信号CVS1和CVS2的或构成的或信号ORS，并将其向触发器FF1的D输入端子供给。

触发器FF1在时钟端子C接受锁存信号LS的供给，在复位端子R接受将断电信号PD反相后的信号的供给。触发器FF1根据锁存信号LS的时钟定时导入或信号ORS，并将其在下一个时钟定时从输出端子Q作为输出信号OS1输出。触发器FF1将输出信号OS1向触发器FF2的D输入端子和与电路AND1供给。

触发器FF2在时钟端子C接受锁存信号LS的供给，在复位端子R接受将断电信号PD反相后的信号的供给。触发器FF2根据锁存信号LS的时钟定时导入触发器FF1的输出信号OS1，并将其在下一个时钟定时从输出端子Q作为输出信号OS2输出。触发器FF2将输出信号OS2向触发器FF3的D输入端子和与电路AND1供给。

触发器FF3在时钟端子C接受锁存信号LS的供给，在复位端子R接受将断电信号PD反相后的信号的供给。触发器FF3根据锁存信号LS的时钟定时导入触发器FF2的输出信号OS2，并将其在下一个时钟定时从输出端子Q作为输出信号OS3输出。触发器FF3将输出信号OS3向与电路AND1供给。

通过触发器FF1~3的这样的工作，连续的3个时钟期间的或信号ORS被输出到与电路AND1中。即，触发器FF1~3具有作为与锁存信号LS同步地保持3个时钟期间的量的或信号ORS的保持电路的性质。

与电路AND1由3个输入的与（AND）电路构成，输出由触发器FF1的输出信号OS1、触发器FF2的输出信号OS2和触发器FF3的输出信号OS3的与构成的与信号OUT。输出信号OS1、OS2和OS3相当于连续的3个时钟期间的或信号ORS。因此，与信号OUT为3个时钟期间的量的或信号ORS的与。即，与电路AND1为基于3个时钟期间的或信号ORS来输出电压降低和电源中断的任一个的感测结果的感测结果输出电路。

接着，对感测电路10的工作进行说明。首先，当断电信号PD从低电平（L）变化为高电平（H）时，感测电路10向工作模式转移。即，向晶体管MP1和MP2的栅极端子供给低电平（L）的信号，晶体管MP1和MP2为导通状态。此外，向比较器13供给工作电流，向触发器FF1~FF3的复位端子R供给将断电信号PD反相后的低电平（L）的信号。

晶体管MP1为导通状态，由此，通过电阻R1和R2对基板电位SV进行分压后的电压被供给到比较器13的负输入端子。此外，晶体管MP2为导通状态，由此，通过电阻R3和R4对最大伽马电压GMA0进行分压后的电压被供给到比较器13的正输入端子。

在通常的状态（即，没有电源电压VLS的电源中断的状态）下，基板电位SV的电压值与电源电压VLS的电压值相等。因此，最大伽马电压GMA0的电压值为（VLS-0.2V），因此，为基板电位SV>最大伽马电压GMA0。由此，为被供给到比较器13的负输入端子的电压>被供给到正输入端子的电压，作为比较器13的输出的比较结果信号CVS1的信号电平为低电平（L）。

另一方面，在发生了电源电压VLS的电源中断的情况下，基板电位SV的电压值为从最大伽马电压GMA0电压下降寄生二极管的电压VPD的量（即，0.7V）后的电压值。因此，为最大伽马电压GMA0>基板电位SV。由此，为被供给到比较器13的正输入端子的电压>被供给到负输入端子的电压，作为比较器13的输出的比较结果信号CVS1的信号电平为高电平（H）。

电压降低判定电路15将基板电位（SV）与作为反相器IV的阈值电压的（1/2）VDD比较。在没有电源电压VLS的电压降低的通常的状态下，为电源电压VLS>逻辑电压VDD，因此，为基板电位SV>阈值电压（1/2）VDD。因此，电压降低判定电路15输出低电平（L）的比较结果信号CVS2。另一方面，在发生了电源电压VLS的电压降低而为基板电位SV<阈值电压（1/2）VDD的情况下，电压降低判定电路15输出高电平（H）的比较结果信号CVS2。

或电路OR1在比较结果信号CVS1和CVS2的任一个（或两者）为高电平（H）的情况下，输出高电平（H）的或信号ORS。即，或电路OR1在发生了电源电压VLS的电源中断或电压降低的情况下，输出高电平（H）的或信号ORS。与此相对地，在比较结果信号CVS1和CVS2都为低电平（L）的情况即电源电压VLS的电源中断和电压降低的哪一个都未发生的情况下，或电路OR1输出低电平（L）的或信号ORS。

通过触发器FF1~FF3的工作，导入锁存信号LS的3个时钟期间的量的或信号ORS，并将其向与电路AND1供给。与电路AND1在3个时钟期间的量的或信号ORS全部为高电平（H）的情况下，输出高电平（H）的与信号OUT。另一方面，与电路AND1在3个时钟期间的量的或信号ORS之中的任一个为低电平（L）的情况下，输出低电平（L）的与信号OUT。

即，在遍及3个时钟期间感测出电源电压VLS的电源中断或电压降低的情况下，与信号OUT的信号电平为高电平（H）。另一方面，在3个时钟期间的任一个中未感测出电源电压VLS的电源中断或电压降低的情况下，与信号OUT的信号电平为低电平（L）。因此，通过判定与信号OUT的信号电平为低电平（L）还是为高电平（H），从而对电源电压VLS的电压降低和电源中断进行感测。

如以上那样，本发明的感测电路10通过将伽马缓冲电路104的基板电位SV与最大伽马电压GMA0比较，从而感测电源电压VLS的电源中断发生的情况。由此，如参照图2说明那样，即使在基板电位SV的降低止于从最大伽马电压GMA0电压下降寄生二极管的电压VPD的量后的电平而不降低到反相器IV的阈值电压（逻辑电压VDD的1/2）的情况下，也能够基于基板电位SV来对电源电压VLS的电源中断进行感测。

此外，本发明的感测电路10除了对电源电压VLS的电源中断进行感测之外还对电源电压VLS的电压电平降低到不足（1/2）VDD的情况进行感测，计算其或。因此，能够将发生了电源电压VLS的电源中断和电压降低的任一个的情况感测为异常状态。

此外，本发明的感测电路10在遍及3个时钟期间感测出电源电压VLS的电源中断和电压降低的任一个的情况下判定为发生了异常。因此，能够防止由于错误感测造成的异常判定。

再有，本发明并不限定于上述实施方式。例如，在上述实施例中，对以下例子进行了说明：由比较器13、偏置14、电压降低判定电路15、或电路OR1、触发器FF1~FF3以及与电路AND1构成的感测块BL4基于逻辑电压VDD进行工作而电压移位块BL3基于电源电压VLS和最大伽马电压GMA0进行工作。可是，基于逻辑电压VDD进行工作的所谓的低电压系统与基于电源电压VLS和最大伽马电压GMA0进行工作的所谓的高电压系统的边界并不限于在上述实施例中示出的边界。

此外，电阻R1、R2、R3和R4的电阻值并不限定于在上述实施例中示出的值，只要为具有能够将基板电位SV和最大伽马电压GMA0的大小关系维持并变换为逻辑电压VDD的电平的电阻值的电阻即可。此外，也可以为考虑电阻的偏差而具有能够调整电阻值那样的微调功能的电阻。

此外，在上述实施例中，对感测电路10具有触发器FF1~FF3来保持3个时钟期间的量的或信号ORS并输出其与的例子进行了说明。可是，触发器的数量并不限于此。即，感测电路10只要具有m个（m为2以上的整数）触发器来保持m个时钟期间的量的或信号ORS并输出其与即可。

此外，也可以采用通过在比较器13与触发器FF1之间（例如比较器13与或电路OR1之间或者或电路OR1与触发器FF1之间）设置滤波器电路并且将滤波器电路的输出向或电路OR1或触发器FF1供给来将错误感测的防止进一步强化后的结构。

附图标记的说明

10 感测电路

11、12 电平移位器

13 比较器

14 偏置

15 电压降低判定电路

100 源极驱动器电路

101 接收机

102 锁存电路

103 电平移位器

104 伽马缓冲电路

105 DAC

106 输出放大器电路。

Claims

1.一种感测电路，被设置于具有接受第一电压的施加的至少1个晶体管并且基于多个伽马电压来生成灰度电压的伽马缓冲电路，所述感测电路的特征在于，具有：

第一比较电路，将所述多个伽马电压之中具有最大的电压值的最大伽马电压与所述晶体管的背栅的电位比较，输出示出比较结果的第一比较结果信号；以及

第二比较电路，具有将第二电压作为电源电压来进行工作的反相器，将所述反相器的阈值电压与所述背栅的电位比较，输出示出比较结果的第二比较结果信号，

基于由所述第一比较结果信号和所述第二比较结果信号的或构成的或信号，对所述第一电压的电压降低或电源中断进行感测。

2.根据权利要求1所述的感测电路，其特征在于，

具有或电路，所述或电路输出由所述第一比较结果信号和所述第二比较结果信号的或构成的或信号，

基于所述或信号来对所述第一电压的电压降低和电源中断的任一个发生的情况进行感测。

3.根据权利要求2所述的感测电路，其特征在于，具有：

保持电路，与时钟信号同步地导入所述或信号，遍及所述时钟信号连续的n个时钟期间保持所述或信号，其中，n为2以上的整数；以及

感测结果输出电路，基于在所述n个时钟期间的所述或信号的信号电平，输出所述第一电压的电压降低和电源中断的任一个的感测结果。

4.根据权利要求3所述的感测电路，其特征在于，

所述保持电路由串联连接的第一~第n触发器构成，

所述第一~第n触发器之中的第一触发器导入所述或信号，在所述时钟信号的1个时钟期间的期间进行保持来输出，

所述第一~第n触发器之中的第k触发器导入第（k-1）触发器的输出信号，在所述时钟信号的1个时钟期间的期间进行保持来输出，其中，2≤k≤n，

所述感测结果输出电路基于所述第一~第n触发器的输出的与，输出所述第一电压的电压降低和电源中断的任一个的感测结果。

5.根据权利要求1至4的任一项所述的感测电路，其特征在于，

具有移位电路，所述移位电路生成对所述背栅的电位进行分压并对电压电平进行移位后的第一分压以及对所述最大伽马电压进行分压并对电压电平进行移位后的第二分压，

所述第一比较电路具有基于所述第二电压进行工作的比较器，

所述比较器基于所述第一分压和所述第二分压来生成所述第一比较结果信号。