CN107852383A - 用于减小信号产生电路与显示设备之间的信号的衰减的端接电路 - Google Patents

用于减小信号产生电路与显示设备之间的信号的衰减的端接电路 Download PDF

Info

Publication number
CN107852383A
CN107852383A CN201680043337.8A CN201680043337A CN107852383A CN 107852383 A CN107852383 A CN 107852383A CN 201680043337 A CN201680043337 A CN 201680043337A CN 107852383 A CN107852383 A CN 107852383A
Authority
CN
China
Prior art keywords
port
signal
circuit
switch
impedance component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680043337.8A
Other languages
English (en)
Inventor
G·A·威利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107852383A publication Critical patent/CN107852383A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Logic Circuits (AREA)

Abstract

一种端接电路可以包括阻抗组件。第一端口可以被配置成连接到第一节点。第一节点可以是电缆的导体的节点。电缆的第一端可以被配置成连接到信号产生电路。电缆的第二端可以被配置成连接到被设置在显示设备的基板上的迹线的第一端。迹线的第二端可以连接到显示驱动器集成电路(DDIC)。DDIC可缺少在该DDIC内部以便为与信号产生电路的串行接口提供线端接功能的端接阻抗组件。第二端口可以被配置成连接到第二节点。阻抗组件可以被连接在第一端口与第二端口之间。

Description

用于减小信号产生电路与显示设备之间的信号的衰减的端接 电路
引言
1.领域
本文所公开的各方面一般涉及用于减小信号产生电路与显示设备之间的信号的衰减的端接电路，尤其但不排他地涉及用于减小都被配置成满足联盟D-PHYTM规范、联盟C-PHYTM规范或两者的信号产生电路与显示设备之间的信号的衰减的端接电路。
2.相关技术描述
由于与制造用于具有显示能力的移动装置(例如，膝上型计算机、平板设备、智能电话等等)的各组件相关联的高固定成本，因此生产这些装置的经济效益取决于大的消费者市场。这进而受制于使这些装置的价格设定得足够低以使得能够销售大的数量。因此，销售这些装置的利润极易受到用于制造各组件的材料的成本的影响。
支持大的消费者市场受助于提供各种类型的具有显示能力的移动装置以满足个体消费者的各种偏好的能力。这本身适从于一种可互换的办法，其中，为了满足特殊消费者群体所期望的特性，可以选择第一类型的信号产生电路(例如，应用处理器等等)以经由电缆连接到第一类型的显示设备的显示驱动器集成电路(DDIC)。同样地，为了针对不同的消费者群体所青睐的特征，可以指定第二类型的信号产生电路经由电缆连接到第二类型的显示设备的DDIC。
如果信号产生电路和DDIC分别被配置成传送和接收遵循可接受的规范(诸如例如，联盟D-PHYTM规范、联盟C-PHYTM规范、或者视频电子标准协会移动显示器数字接口(MDDI)标准)的显示器接口信号，则这种可互换的办法是可能的。通常，端接阻抗组件被包括在DDIC内部以便为与信号产生电路(例如，D-PHYTM规范或C-PHYTM规范)的串行接口提供线端接功能。
D-PHYTM规范支持高速物理层设计以使得多个应用可以由信号产生电路运行并在显示设备上显示。D-PHYTM规范涉及双导线接口。2014年9月17日发布的联盟D-PHYTMv1.2的全部内容通过援引被明确纳入于此。C-PHYTM规范使用三相编码并涉及三导线接口。2014年9月17日发布的联盟C-PHYTMv1.0的全部内容通过援引被明确纳入于此。标准提供了高速数字分组接口的要求并涉及其中信号产生电路与显示设备分开的环境(例如，信号产生电路被设置在折叠式电话的第一翻盖部分中，并且显示设备被设置在该折叠式电话的第二翻盖部分中，该显示设备是投影仪，等等)。2008年7月发布的v1.2的全部内容通过援引被明确纳入于此。
由于移动装置通常由电池供电，因此联盟规范识别出两种类型的信号。第一类型的信号的功率小于第二类型的信号的功率，以使得移动装置可以通过使用第一类型的信号来延长电池寿命。然而，第二类型的信号的频率大于第一类型的信号的频率，以使得可以通过使用第二类型的信号以较高的速度传达信息。第一类型的信号(即，低功率信号)表示第一振幅范围内的信息。第二类型的信号(即，高速信号)表示第二振幅范围内的信息。第一振幅范围大于第二振幅范围。标准仅识别出第二类型的信号(即，高速信号)。
DDIC通常被安装在显示设备的基板上。基板可以由玻璃形成。通常，迹线被设置在DDIC的安装焊盘与电缆的附连点之间的基板上。由于销售具有显示能力的移动装置的利润极易受到用于制造这些装置的各组件的材料的成本的影响，因此迹线通常由氧化铟锡(ITO)制成。可惜的是，由ITO制成的迹线的阻抗显著大于被包括在DDIC内部以便为与信号产生电路的串行接口提供线端接功能的端接阻抗组件的阻抗。在一些情形中，迹线由铝合金制成。可惜的是，在这些情形中，由于铝合金的电阻率大于用于印刷电路板的迹线(其通常由铜制成)并且由于由铝合金制成的迹线通常非常窄，因此再次地，由铝合金制成的迹线的阻抗显著大于被包括在DDIC内部以便为与信号产生电路的串行接口提供线端接功能的端接阻抗组件的阻抗。
由ITO或铝合金制成的迹线、以及被包括在DDIC内部以便为与信号产生电路的串行接口提供线端接功能的端接阻抗组件的串联阻抗可以显著地衰减从信号产生电路向DDIC发送的显示器接口信号。如果显示器接口信号表示相对小的振幅范围内的信息，则该情形可能是特别有问题的。另外，在不包括高阻抗迹线、但包括多个DDIC(这些DDIC具有内部端接阻抗组件以便为与信号产生电路的串行接口提供线端接功能并且这些DDIC由单个信号产生电路驱动(例如，多分支配置))的具有显示能力的移动装置中，由于在多个DDIC内部以便为与信号产生电路的串行接口提供线端接功能的端接阻抗组件所呈现的增加的负载，也会存在与显示器接口信号的衰减相关联的问题。
已通过各种技术来解决与显示器接口信号的衰减相关联的问题。在一种技术中，信号产生电路和DDIC分别被配置成仅传送和接收低功率信号。可惜的是，通过失去使用高速信号的益处，以此方式配置的具有显示能力的移动装置可具有降低的显示多个应用的能力。在由具有多分支配置的具有显示能力的移动装置所使用的另一种技术中，定时控制电路被在电缆划分成多条线的点处被安装在该电缆上，该多条线中的每条线连接到对应的DDIC。使用该技术，信号产生电路向定时控制电路传送高速信号，该定时控制电路解复用该信号并将该信号传达给每个DDIC。由于从定时控制电路经由多条线中的一条线向对应DDIC传达的信号的频率小于从信号产生电路向定时控制电路传送的信号的频率，因此从定时控制电路经由多条线中的一条线到对应DDIC的信息以比从信号产生电路到定时控制电路的信息更慢的速度被传达。可惜的是，将定时控制电路纳入具有显示能力的移动装置大大增加了装置的成本、包括定时控制电流的集成电路上所消耗的面积、以及定时控制电路所消耗的附加功率。
概述
一种示例性方面可以涉及一种端接电路。所述端接电路可以包括第一端口、第二端口、以及阻抗组件。所述第一端口可以被配置成连接到第一节点。所述第一节点可以是电缆的导体的节点。所述电缆的第一端可以被配置成连接到信号产生电路。所述电缆的第二端可以被配置成连接到迹线的第一端。所述迹线可以被设置在显示设备的基板上。所述迹线的第二端可以连接到显示驱动器集成电路。所述显示驱动器集成电路可缺少在所述显示驱动器集成电路内部以便为与所述信号产生电路的串行接口提供线端接的端接阻抗组件。所述第二端口可以被配置成连接到第二节点。所述阻抗组件可以被连接在所述第一端口与所述第二端口之间。
另一示例性方面可以涉及一种装置。所述装置可以包括信号产生电路、显示设备、电缆、以及端接电路。所述显示设备可以具有显示驱动器集成电路、迹线、以及基板。所述迹线可以被设置在所述基板上。所述显示驱动器集成电路可以连接到所述迹线的第一端。所述显示驱动器集成电路可缺少在所述显示驱动器集成电路内部以便为与所述信号产生电路的串行接口提供线端接功能的端接阻抗组件。所述电缆可以具有第一端和第二端，所述电缆的第一端连接到所述信号产生电路并且所述电缆的第二端连接到所述迹线的第二端。所述端接电路可以具有第一端口、第二端口、以及阻抗组件。所述第一端口可以连接到第一节点。所述第一节点可以是所述电缆的导体的节点。所述第二端口可以连接到第二节点。所述阻抗组件可以被连接在所述第一端口与所述第二端口之间。所述端接电路可以被形成为集成电路。所述集成电路可以被安装在所述电缆上、靠近所述导体的节点。
又一种示例性方面可以涉及一种端接电路。所述端接电路可以包括第一端口、第二端口、以及阻抗组件。所述第一端口可以被配置成连接到第一节点。所述第一节点可以是电缆的第一导体的节点。所述电缆的第一端可以被配置成连接到信号产生电路。所述电缆的第二端可以被配置成连接到第一显示驱动器集成电路和第二显示驱动器集成电路。所述第一显示驱动器集成电路可缺少在所述第一显示驱动器集成电路内部以便为与所述信号产生电路的串行接口提供线端接功能的端接阻抗组件，所述第二显示驱动器集成电路可缺少在所述第二显示驱动器集成电路内部以便为与所述信号产生电路的所述串行接口提供所述线端接功能的端接阻抗组件，或两者。所述第二端口可以被配置成连接到第二节点。所述阻抗组件可以被连接在所述第一端口与所述第二端口之间。
又一示例性方面可以涉及一种装置。所述装置可以包括信号产生电路、显示设备、电缆、以及端接电路。所述显示设备可以具有第一显示驱动器集成电路和第二显示驱动器集成电路。所述第一显示驱动器集成电路可缺少在所述第一显示驱动器集成电路内部以便为与所述信号产生电路的串行接口提供线端接功能的端接阻抗组件，所述第二显示驱动器集成电路可缺少在所述第二显示驱动器集成电路内部以便为与所述信号产生电路的所述串行接口提供所述线端接功能的端接阻抗组件，或两者。所述电缆可以具有第一端和第二端，所述电缆的第一端连接到所述信号产生电路，并且所述电缆的第二端连接到所述第一显示驱动器集成电路和所述第二显示驱动器集成电路。所述端接电路可以具有第一端口、第二端口、以及阻抗组件。所述第一端口可以连接到第一节点。所述第一节点可以是所述电缆的导体的节点。所述第二端口可以连接到第二节点。所述阻抗组件可以被连接在所述第一端口与所述第二端口之间。所述端接电路可以被形成为集成电路。所述集成电路可以被安装在所述电缆上、靠近所述导体的节点。
附图简述
在详细描述、所附权利要求和附图中描述了这些和其它范例方面。
图1是解说了端接电路的示例的框图。
图2是解说了端接电路的另一示例的框图。
图3是解说了图1和2中所解说的第一导体的一部分传达两种类型的信号的示例的时序图。
图4是解说了端接电路的另一示例的框图。
图5是解说了端接电路的另一示例的框图。
图6是解说了纳入端接电路的装置的示例的框图。
图7是解说了端接电路的另一示例的框图。
图8是解说了纳入端接电路的装置的另一示例的框图。
根据惯例，附图中所解说的各个特征可能并非按比例绘制。相应地，为了清晰起见，各个特征的尺寸可能被任意放大或缩小。另外，为了清晰起见，附图中所解说的实现可能被简化。由此，附图可能未解说给定装置或设备的所有组件。最后，贯穿说明书和附图可使用类似的附图标记来标示类似特征。
详细描述
本文所公开的各方面一般涉及用于减小信号产生电路与显示设备之间的信号的衰减的端接电路，尤其涉及用于减小都被配置成满足联盟D-PHYTM规范、联盟C-PHYTM规范或两者的信号产生电路与显示设备之间的信号的衰减的端接电路。
为了支持大的消费者市场，可以使用可互换的办法来制造具有显示能力的移动装置，其中优选类型的信号产生电路(例如，应用处理器等等)经由电缆连接到期望类型的显示设备的显示驱动器集成电路(DDIC)。通常，端接阻抗组件被包括在DDIC内部以便为与信号产生电路(例如，D-PHYTM规范或C-PHYTM规范)的串行接口提供线端接功能。DDIC可以被安装在显示设备的基板上。基板可以是玻璃。迹线可以被设置在DDIC的安装焊盘与电缆的附连点之间的基板上。由于销售具有显示能力的移动装置的利润会极易受到用于制造这些装置的各组件的材料的成本的影响，因此迹线通常由氧化铟锡(ITO)或铝合金制成。可惜的是，由ITO制成的迹线或者由铝合金制成的窄迹线的阻抗可显著大于被包括在DDIC内部以便为与信号产生电路的串行接口提供线端接功能的端接阻抗组件的阻抗。例如，迹线的阻抗可以在大约5欧姆到大约80欧姆的范围中，而端接阻抗组件的阻抗可以是大约50欧姆。(另外，例如，电缆的附连点处的接合件的阻抗可以是大约2.4欧姆，并且DDIC的安装焊盘处的接合件的阻抗可以是大约20欧姆)。
被设置在基板上的迹线(以及电缆的附连点处的接合件和在DDIC的安装焊盘处的接合件)和被包括在DDIC内部以便为与信号产生电路的串行接口提供线端接功能的端接阻抗组件的串联阻抗可以显著地衰减从信号产生电路向DDIC发送的显示器接口信号。例如，使用上面给出的阻抗值，在电缆的附连点与DDIC的处理部分之间可以向显示器接口信号呈现最高达大约152.4欧姆的阻抗。如果显示器接口信号表示相对小的振幅范围内的信息，则该情形可能是特别有问题的。另外，在不包括高阻抗迹线、但包括多个DDIC(这些DDIC具有内部端接阻抗组件以便为与信号产生电路的串行接口提供线端接功能并且这些DDIC由单个信号产生电路驱动(例如，多分支配置))的具有显示能力的移动装置中，由于多个DDIC为与信号产生电路的串行接口提供线端接功能而呈现的增加的负载，也会存在与显示器接口信号的衰减相关联的问题。
在一方面，为了解决上述问题：(1)DDIC可以被配置成缺少在该DDIC内部以便为与信号产生电路的串行接口提供线端接功能的端接阻抗组件，以及(2)端接电路可以被配置成将阻抗组件连接在第一节点与第二节点之间。第一节点可以是电缆的导体的节点。第二节点的电压可以被设置为例如接地。该布置可以使被设置在基板上的迹线(以及电缆的附连点处的接合件和DDIC的安装焊盘处的接合件)的串联阻抗和被连接在第一节点与第二节点之间的阻抗组件并联。被连接在第一节点与第二节点之间的阻抗组件和被设置在基板上的迹线(以及电缆的附连点处的接合件和DDIC的安装焊盘处的接合件)的串联阻抗的并联阻抗可以显著地减小从信号产生电路向DDIC发送的显示器接口信号的衰减程度。例如，使用该布置和上面给出的阻抗值，在电缆的附连点与DDIC的处理部分之间可以向显示器接口信号呈现大约42.25欧姆的阻抗。这是从当以常规方式配置DDIC时向显示器接口信号呈现的大约322.4欧姆的阻抗的显著减小。如果显示器接口信号表示相对小的振幅范围内的信息，则该方面可以特别有利。
图1是解说了端接电路100的示例的框图。端接电路100可以包括第一端口102、第二端口104、以及第一阻抗组件106。第一端口102可以被配置成连接到第一节点108。第一节点108可以是电缆112的第一导体110的节点。电缆112的第一端114可以被配置成连接到信号产生电路116。电缆112的第二端118可以被配置成连接到迹线122的第一端120。迹线122可以被设置在显示设备126的基板124上。在一方面，基板124可以是玻璃。迹线122的第二端128可以被连接到显示驱动器集成电路(DDIC)130。DDIC 130可缺少在DDIC 130内部以便为与信号产生电路116的串行接口提供线端接功能的端接阻抗组件。第二端口104可以被配置成连接到第二节点132。第二节点132的电压可以被设置为例如接地。第一阻抗组件106可以被连接在第一端口102与第二端口104之间。可任选地，端接电路100可以被形成为集成电路134。
当第一端口102连接到第一节点108、第二端口104连接到第二节点132、并且迹线122的第二端128连接到DDIC 130时，迹线122(以及电缆112的附连点处的接合件(未解说)和DDIC 130的安装焊盘处的接合件(未解说))的串联阻抗与第一阻抗组件106并联，以使得电缆112的附连点与DDIC 130的处理部分之间呈现给显示器接口信号的阻抗被减小，如上所述。
图2是解说了端接电路200的示例的框图。端接电路200可以包括端接电路100以及至少一个附加的可任选组件。
例如，端接电路200可以包括第一开关202。第一开关202可以被连接在第一阻抗组件106与第一端口102之间(被解说)或者第一开关202可以被连接在第一阻抗组件106与第二端口104之间(未解说)。作为示例而非限定，第一开关202可以包括中继器、半导体器件、微机电开关等等、或者其任何组合。半导体器件可以是晶体管。
例如，端接电路200可以包括逻辑电路204。逻辑电路204可以连接到第一端口102。逻辑电路204可以被配置成：响应于信号产生电路116被或者将被配置成产生第一类型的信号的指示而断开第一开关202。逻辑电路204可以被配置成：响应于信号产生电路116被或者将被配置成产生第二类型的信号的指示而闭合第一开关202。第一类型的信号可以表示第一振幅范围内的信息。第二类型的信号可以表示第二振幅范围内的信息。例如，第一振幅范围可以大于第二振幅范围。例如，第一类型的信号的功率可以小于第二类型的信号的功率。例如，第二类型的信号的频率可以大于第一类型的信号的频率。
由于第一类型的信号的功率可以小于第二类型的信号的功率，因此可能期望将第一阻抗组件106从第一节点108断开，以使得第一类型的信号的功率可以被完全引导到DDIC130，而不会使第一类型的信号的一部分功率通过第一阻抗组件106被耗散到第二节点132。
如上所述，逻辑电路204可以被配置成：响应于信号产生电路116被或者将被配置成产生第一类型的信号的指示而断开第一开关202，并且可以被配置成：响应于信号产生电路116被或者将被配置成产生第二类型的信号的指示而闭合第一开关202。由于第一类型的信号的振幅范围可以大于第二类型的信号的振幅范围，因此在一方面，逻辑电路204可以包括振幅测量电路(未解说)以确定信号产生电路116正在产生第一类型的信号还是第二类型的信号。替换地，由于第一类型的信号的功率可以小于第二类型的信号的功率，因此在一方面，逻辑电路204可以包括功率测量电路(未解说)以确定信号产生电路116正在产生第一类型的信号还是第二类型的信号。替换地，由于第二类型的信号的频率可以大于第一类型的信号的频率，因此在一方面，逻辑电路204可以包括频率测量电路(未解说)以确定信号产生电路116正在产生第一类型的信号还是第二类型的信号。替换地，在一方面，逻辑电路204可以包括振幅测量电路、功率测量电路、或频率测量电路的任何组合。
替换地，在一个示例中，信号产生电路116将被配置成产生第一类型的信号的指示可以包括：第二类型的信号内指示信号产生电路116将被配置成产生第一类型的信号的信息项。
替换地，在一个示例中，信号产生电路116将被配置成产生第二类型的信号的指示可以包括：第一类型的信号内指示信号产生电路116将被配置成产生第二类型的信号的信息项。该信令可以消除常规的大振幅低功率模式。
替换地，在一个示例中，逻辑电路204可以被配置成包括感测端口(未解说)，而不是连接到第一端口102。逻辑电路204可以被配置成从信号产生电路116接收带外信号。该带外信号可以包括信号产生电路被或者将被配置成产生第一类型的信号的指示、信号产生电路被或者将被配置成产生第二类型的信号的指示、或两者。
图3是解说了第一导体110的一部分传达两种类型的信号的示例的时序图。这两种类型的信号可以包括例如第二类型的信号的第一次出现302、第一类型的信号的第一次出现304、以及第二类型的信号的第二次出现306。第二类型的信号的第一次出现302可以包括指示信号产生电路116将被配置成产生第一类型的信号的信息项308。
参照图2，在一方面，逻辑电路204可以包括处理电路(未解说)以确定第二类型的信号是否包括指示信号产生电路116将被配置成产生第一类型的信号的信息项308。有利地，在该方面，逻辑电路204可以被配置成：在信号产生电路116被配置成产生第一类型的信号之前断开第一开关202。
替换地，在一方面，信号产生电路116将被配置成产生第二类型的信号的指示可以包括：第一类型的信号内指示信号产生电路116将被配置成产生第二类型的信号的信息项。
参照图3，第一类型的信号的第一次出现304可以包括指示信号产生电路116将被配置成产生第二类型的信号的信息项310。
参照图2，在一方面，逻辑电路204可以包括处理电路(未解说)以确定第一类型的信号是否包括指示信号产生电路116将被配置成产生第二类型的信号的信息项310。有利地，在该方面，逻辑电路204可以被配置成：在信号产生电路116被配置成产生第二类型的信号之前闭合第一开关202。
例如，端接电路200可以包括电容器206。电容器206可以被连接在第一阻抗组件106与第二端口104之间。电容器206可以采取动作以缓解与改变第一开关202的位置相关联的瞬变的影响。
可任选地，端接电路200(包括端接电路100以及第一开关202、逻辑电路204、电容器206中的任何一者、或者其任何组合)可以被形成为集成电路208。
图4是解说了端接电路400的示例的框图。端接电路400可以包括端接电路100或端接电路200、第三端口402、以及第二阻抗组件404。第三端口402可以被配置成连接到第三节点406。第三节点406可以是电缆112的第二导体408的节点。第二阻抗组件404可以被连接在第三端口402与第二端口104之间。端接电路400可以用于例如遵循联盟D-PHYTM规范的显示器接口信号。
端接电路400可以进一步包括至少一个可任选组件。
例如，端接电路400可以包括第二开关410。第二开关410可以被连接在第二阻抗组件404与第三端口402之间(被解说)或者第二开关410可以被连接在第二阻抗组件404与第二端口104之间(未解说)。作为示例而非限定，第二开关410可以包括中继器、半导体器件、微机电开关等等、或者其任何组合。半导体器件可以是晶体管。
例如，端接电路400可以包括逻辑电路204。逻辑电路204可以连接到第三端口402。逻辑电路204可以被配置成：响应于信号产生电路116被或者将被配置成产生第一类型的信号的指示而断开第二开关410。逻辑电路204可以被配置成：响应于信号产生电路116被或者将被配置成产生第二类型的信号的指示而闭合第二开关410。
例如，端接电路400可以包括电容器412。电容器412可以被连接在第一阻抗组件106与第二端口104之间并且被连接在第二阻抗组件404与第二端口104之间。电容器412可以是共模交流端接。电容器412可以确保对用于较高频率处的第二类型的信号的接收机的恰当端接。由于第二类型的信号可以较高的频率来操作，因此具有电容器412可以确保满足共模反射要求。
可任选地，端接电路400(包括端接电路100或端接电路200以及第二开关410、电容器412中的任何一者、或者其任何组合)可以被形成为集成电路414。
图5是解说了端接电路500的示例的框图。端接电路500可以包括端接电路400、第四端口502、以及第三阻抗组件504。第四端口502可以被配置成连接到第四节点506。第四节点506可以是电缆112的第三导体508的节点。第三阻抗组件504可以被连接在第四端口502与第二端口104之间。端接电路500可以用于例如遵循联盟C-PHYTM规范的显示器接口信号。
端接电路500可以进一步包括至少一个可任选组件。
例如，端接电路500可以包括第三开关510。第三开关510可以被连接在第三阻抗组件504与第四端口502之间(被解说)或者第三开关510可以被连接在第三阻抗组件504与第二端口104之间(未解说)。作为示例而非限定，第三开关510可以包括中继器、半导体器件、微机电开关等等、或者其任何组合。半导体器件可以是晶体管。
例如，端接电路500可以包括逻辑电路204。逻辑电路204可以连接到第四端口502。逻辑电路204可以被配置成：响应于信号产生电路116被或者将被配置成产生第一类型的信号的指示而断开第三开关510。逻辑电路204可以被配置成：响应于信号产生电路116被或者将被配置成产生第二类型的信号的指示而闭合第三开关510。
例如，端接电路500可以包括电容器512。电容器512可以被连接在第一阻抗组件106与第二端口104之间、被连接在第二阻抗组件404与第二端口104之间、并且被连接在第三阻抗组件504与第二端口104之间。电容器512可以是共模交流端接。电容器512可以确保对用于较高频率处的第二类型的信号的接收机的恰当端接。由于第二类型的信号可以较高的频率来操作，因此具有电容器512可以确保满足共模反射要求。
可任选地，端接电路500(包括端接电路400以及第三开关510、电容器512中的任何一者、或者其任何组合)可以被形成为集成电路514。
图6是解说了纳入端接电路的装置600的示例的框图。例如，装置600可以包括具有显示能力的移动装置。装置600可以包括信号产生电路116、显示设备126、电缆112、以及端接电路602。例如，信号产生电路116可以包括应用处理器。显示设备126可以具有DDIC 130、迹线122、以及基板124。迹线122可以被设置在基板124上。例如，迹线可以由高电阻材料制成。在一方面，高电阻材料可以包括氧化铟锡(ITO)或者由铝合金形成的迹线(例如，窄迹线)。DDIC 130可以连接到迹线122的第二端128。DDIC 130可缺少在DDIC 130内部以便为与信号产生电路116的串行接口提供线端接功能的端接阻抗组件。电缆112可以具有第一端114和第二端118，电缆112的第一端114连接到信号产生电路116并且电缆112的第二端118连接到迹线122的第一端120。
端接电路602可以是端接电路100、端接电路200、端接电路400、或端接电路500。端接电路602可以被形成为集成电路134、集成电路208、集成电路414、或集成电路514。集成电路可以被安装在电缆112上、靠近电缆112的导体606的节点604。节点604可以位于例如相比于电缆112的第一端114更靠近电缆112的第二端118。节点604可以包括第一节点108、第三节点406、或第四节点506中的至少一者。导体606可以包括第一导体110、第二导体408、或第三导体508中的至少一者。例如，第一端口102、第三端口402、或第四端口502中的至少一者可以通过导线、引脚、引线、焊球等等分别连接到第一节点108、第三节点406、或第四节点506。第二节点132的电压可以被设置为例如接地。
图7是解说了端接电路700的示例的框图。端接电路700可以是端接电路100、端接电路200、端接电路400、或端接电路500。可任选地，端接电路700可以被形成为集成电路134、集成电路208、集成电路414、或集成电路514。端接电路700可以被配置成连接到电缆706的导体704的节点702。节点702可以包括第一节点108、第三节点406、或第四节点506中的至少一者。导体704可以包括第一导体110、第二导体408、或第三导体508中的至少一者。电缆706的第一端708可以被配置成连接到信号产生电路116。电缆706的第二端710可以被配置成连接到第一DDIC 130-1和第二DDIC 130-2。存在以下情形中的至少一者：第一DDIC130-1可缺少在DDIC 130-1内部以便为与信号产生电路116的串行接口提供线端接功能的端接阻抗组件，或者第二DDIC 130-2可缺少在DDIC 130-2内部以便为与信号产生电路116的串行接口提供线端接功能的端接阻抗组件。
图8是解说了纳入端接电路的装置800的另一示例的框图。例如，装置800可以包括具有显示能力的移动装置。装置800可以包括信号产生电路116、显示设备802、电缆706、以及端接电路700。例如，信号产生电路116可以包括应用处理器。显示设备802可以具有第一DDIC 130-1和第二DDIC 130-2。存在以下情形中的至少一者：第一DDIC 130-1可缺少在DDIC 130-1内部以便为与信号产生电路116的串行接口提供线端接功能的端接阻抗组件，或者第二DDIC 130-2可缺少在DDIC 130-2内部以便为与信号产生电路116的串行接口提供线端接功能的端接阻抗组件。电缆706可以具有第一端708和第二端710，电缆706的第一端708连接到信号产生电路116并且电缆706的第二端710连接到第一DDIC 130-1和第二DDIC130-2。节点702可以位于例如相比于电缆706的第一端708更靠近电缆706的第二端710。节点702可以位于例如靠近导体704划分成第一线806和第二线808的点804。第一线806可以连接到第一DDIC 130-1并且第二线808可以连接到第二DDIC 130-2。
本领域技术人员领会到，信息和信号可以使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
本专利申请与以下美国专利申请相关：
于2014年7月21日提交的题为“THREE PHASE CLOCK RECOVERY DELAY RECOVERYCALIBRATION(三相时钟恢复延迟恢复校准)”的美国专利申请No.14/336,572，该申请已被转让给本申请的受让人，并通过援引全部明确纳入于此；
于2014年7月21日提交的题为“MULTI-PHASE CLOCK GENERATION METHOD(多相时钟生成方法)”的美国专利申请No.14/336,977，该申请已被转让给本申请的受让人，并通过援引全部明确纳入于此；
于2014年8月6日提交的题为“N-PHASE SIGNAL TRANSITION ALIGNMENT(N相信号转变对准)”的美国专利申请No.14/453,346，该申请已被转让给本申请的受让人，并通过援引全部明确纳入于此；
于2014年3月6日提交的题为“TRANSCODING METHOD FOR MULTI-WIRE SIGNALINGTHAT EMBEDS CLOCK INFORMATION IN TRANSITION OF SIGNAL STATE(用于在信号状态的转变中嵌入时钟信息的多导线信令的转码方法)”的美国专利申请No.14/199,898，该申请已被转让给本申请的受让人，并通过援引全部明确纳入于此；
于2014年3月6日提交的题为“CIRCUIT TO RECOVER A CLOCK SIGNAL FROMMULTIPLE WIRE DATA SIGNALS THAT CHANGES STATE EVERY STATE CYCLE AND IS IMMUNETO DATA INTER-LANE SKEW AS WELL AS DATA STATE TRANSITION GLITCHES(用于从多导线数据信号中恢复在每一状态循环改变状态并且对数据通道间偏斜以及数据状态转变毛刺免疫的时钟信号的电路)”的美国专利申请No.14/199,322，该申请已被转让给本申请的受让人，并通过援引全部明确纳入于此；以及
于2007年3月2日提交的题为“THREE PHASE AND POLARITY ENCODED SERIALINTERFACE(三相和极性编码串行接口)”的美国专利申请No.11/712,941，该申请于2011年11月22日被授权公告为美国专利No.8,064,535，已被转让给本申请的受让人，并通过援引全部明确纳入于此。
如本文中所使用的，术语“示例性”意指“用作示例、实例或解说”。描述为“示例性”的任何示例不必被解释为优于或胜过其他示例。同样，术语“示例”并不要求所有示例都包括所讨论的特征、优点、或工作模式。术语“在一个示例中”、“示例”、“在一个特征中”和/或“特征”在本说明书中的使用并非必然引述相同特征和/或示例。此外，特定的特征和/或结构可与一个或多个其他特征和/或结构组合。并且，由此描述的装置的至少一部分可被配置成执行由此描述的方法的至少一部分。
应该注意，术语“连接”、“耦合”、及其任何变体意指在元件之间的直接或间接的任何连接或耦合，且可涵盖两个元件之间存在中间元件，这两个元件经由该中间元件被“连接”或“耦合”在一起。元件之间的耦合和连接可为物理的、逻辑的、或其组合。元件可例如通过使用一根或多根导线、电缆、印刷电连接、电磁能量、以及类似物被“连接”或“耦合”在一起。在可行的情况下，电磁能量可具有在射频、微波频率、可见光频率、不可见光频率等处的波长。这些是若干非限定和非穷尽性示例。
术语“信号”可包括任何信号，诸如数据信号、音频信号、视频信号、多媒体信号、模拟信号、数字信号、以及类似信号。本文所描述的信息和信号可使用各种各样的不同技艺和技术中的任一种来表示。例如，至少部分地取决于具体应用、至少部分地取决于期望设计、至少部分地取决于相应的技术、和/或至少部分地取决于类似因素，本文中对数据、指令、工艺步骤、过程框、命令、信息、信号、比特、码元、以及类似物的引述可由电压、电流、电磁波、磁场、磁粒子、光场、以及光粒子、和/或其任何可行组合来表示。
使用诸如“第一”、“第二”等之类的指定的引述并不限定那些元素的数量或次序。确切而言，这些指定被用作区别两个或更多个元素或者元素实例的便捷方法。由此，对第一元素和第二元素的引述并不意味着仅能采用两个元素，或者第一元素必须必然地位于第二元素之前。同样，除非另外声明，否则元素集合可包括一个或多个元素。另外，在说明书或权利要求中使用的“A、B、或C中的至少一者”或“A、B、或C中的一个或多个”或“包括A、B、和C的组中的至少一个”形式的术语可被解读为“A或B或C或这些元素的任何组合”。例如，此术语可以包括A、或者B、或者C、或者A和B、或者A和C、或者A和B和C、或者2A、或者2B、或者2C、等等。
本文所使用的术语仅出于描述特定示例的目的，而并不旨在限定。如本文所使用的，单数形式的“一”、“某”和“该”也包括复数形式，除非上下文另有明确指示。此外，术语“包括”、“具有”、“具备”和“包含”指明特征、整数、步骤、框、操作、元素、组件以及类似物的存在，但并不排除另一特征、整数、步骤、框、操作、元素、组件以及类似物的存在和/或添加。
在至少一个示例中，所提供的装置可以是电子设备的一部分和/或耦合到电子设备，该电子设备诸如但不限于以下至少一者：移动设备、导航设备(例如，全球定位系统接收机)、无线设备、相机、音频播放器、摄录相机、以及游戏控制台。
术语“移动设备”可描述但不限于以下至少一者：移动电话、移动通信设备、寻呼机、个人数字助理、个人信息管理器、个人数据助理、移动手持式计算机、便携型计算机、平板计算机、无线设备、无线调制解调器、通常由个人携带且具有通信能力(例如，无线、蜂窝、红外、短程无线电等)的其他类型的便携式电子设备、和/或能够接收用于确定位置锁定的无线通信信号的任何其他设备。此外，术语“用户装备”(UE)、“移动终端”、“用户设备”、“移动设备”和“无线设备”可以是可互换的。
本申请中已描述或描绘的任何内容都不旨在指定任何组件、步骤、框、特征、对象、益处、优点、或等同物奉献给公众，无论这些组件、步骤、框、特征、对象、益处、优点或等同物是否记载在权利要求中。
尽管前述描述提供了解说性方面，但注意，可以对这些解说性方面做出各种变更和修改，而不会脱离由所附权利要求定义的范围。

Claims (30)

1.一种端接电路，包括：
第一端口，所述第一端口被配置成连接到第一节点，所述第一节点是电缆的第一导体的节点，其中，所述电缆的第一端被配置成连接到信号产生电路，所述电缆的第二端被配置成连接到迹线的第一端，所述迹线被设置在显示设备的基板上，所述迹线的第二端连接到显示驱动器集成电路，并且所述显示驱动器集成电路缺少在所述显示驱动器集成电路内部以便为与所述信号产生电路的串行接口提供线端接功能的端接阻抗组件；
第二端口，所述第二端口被配置成连接到第二节点；以及
第一阻抗组件，所述第一阻抗组件被连接在所述第一端口与所述第二端口之间。
2.如权利要求1所述的端接电路，其特征在于，进一步包括电容器，所述电容器被连接在所述第一阻抗组件与所述第二端口之间。
3.如权利要求1所述的端接电路，其特征在于，进一步包括：
第一开关，所述第一开关被连接在所述第一阻抗组件与所述第一端口或所述第二端口中的一者之间。
4.如权利要求3所述的端接电路，其特征在于，所述第一开关包括中继器、半导体器件、或微机电开关中的至少一者。
5.如权利要求3所述的端接电路，其特征在于，进一步包括：
逻辑电路，所述逻辑电路被配置成：响应于所述信号产生电路被或者将被配置成产生第一类型的信号的指示而断开所述第一开关，并且被配置成：响应于所述信号产生电路被或者将被配置成产生第二类型的信号的指示而闭合所述第一开关，其中，所述第一类型的信号表示第一振幅范围内的信息，所述第二类型的信号表示第二振幅范围内的信息，所述第一振幅范围大于所述第二振幅范围。
6.如权利要求3所述的端接电路，其特征在于，进一步包括：
连接到所述第一端口的逻辑电路，所述逻辑电路被配置成：响应于所述信号产生电路被或者将被配置成产生第一类型的信号的指示而断开所述第一开关，并且被配置成：响应于所述信号产生电路被或者将被配置成产生第二类型的信号的指示而闭合所述第一开关，其中，所述第一类型的信号表示第一振幅范围内的信息，所述第二类型的信号表示第二振幅范围内的信息，并且所述第一振幅范围大于所述第二振幅范围。
7.如权利要求6所述的端接电路，其特征在于，所述第一阻抗组件、所述第一开关、以及所述逻辑电路被形成为集成电路。
8.如权利要求6所述的端接电路，其特征在于，所述第一类型的信号的功率小于所述第二类型的信号的功率。
9.如权利要求6所述的端接电路，其特征在于，所述第二类型的信号的频率大于所述第一类型的信号的频率。
10.如权利要求6所述的端接电路，其特征在于，所述信号产生电路被或者将被配置成产生所述第一类型的信号的指示包括：所述第二类型的信号内指示所述信号产生电路将被配置成产生所述第一类型的信号的信息项。
11.如权利要求6所述的端接电路，其特征在于，所述信号产生电路被或者将被配置成产生所述第二类型的信号的指示包括：所述第一类型的信号内指示所述信号产生电路将被配置成产生所述第二类型的信号的信息项。
12.如权利要求11所述的端接电路，其特征在于，所述逻辑电路被配置成：在所述信号产生电路被配置成产生所述第二类型的信号之前闭合所述第一开关。
13.如权利要求6所述的端接电路，其特征在于，进一步包括：
第三端口，所述第三端口被配置成连接到第三节点，所述第三节点是所述电缆的第二导体的节点；
第二阻抗组件，所述第二阻抗组件被连接在所述第三端口与所述第二端口之间；
第二开关，所述第二开关被连接在所述第二阻抗组件与所述第三端口或所述第二端口中的一者之间，
其中，所述逻辑电路连接到所述第三端口，所述逻辑电路被配置成：响应于所述信号产生电路被或者将被配置成产生所述第一类型的信号的指示而断开所述第二开关，并且被配置成：响应于所述信号产生电路被或者将被配置成产生所述第二类型的信号的指示而闭合所述第二开关。
14.如权利要求13所述的端接电路，其特征在于，进一步包括电容器，所述电容器被连接在所述第一阻抗组件与所述第二端口之间、并且被连接在所述第二阻抗组件与所述第二端口之间。
15.如权利要求13所述的端接电路，其特征在于，进一步包括：
第四端口，所述第四端口被配置成连接到第四节点，所述第四节点是所述电缆的第三导体的节点；
第三阻抗组件，所述第三阻抗组件被连接在所述第四端口与所述第二端口之间；以及
第三开关，所述第三开关被连接在所述第三阻抗组件与所述第四端口或所述第二端口中的一者之间，
其中，所述逻辑电路连接到所述第四端口，所述逻辑电路被配置成：响应于所述信号产生电路被或者将被配置成产生所述第一类型的信号的指示而断开所述第三开关，并且被配置成：响应于所述信号产生电路被或者将被配置成产生所述第二类型的信号的指示而闭合所述第三开关。
16.如权利要求15所述的端接电路，其特征在于，进一步包括电容器，所述电容器被连接在所述第一阻抗组件与所述第二端口之间、被连接在所述第二阻抗组件与所述第二端口之间、并且被连接在所述第三阻抗与所述第二端口之间。
17.一种装置，包括：
信号产生电路；
显示设备，所述显示设备具有显示驱动器集成电路、迹线、以及基板，所述迹线被设置在所述基板上，所述显示驱动器集成电路连接到所述迹线的第一端，所述显示驱动器集成电路缺少在所述显示驱动器集成电路内部以便为与所述信号产生电路的串行接口提供线端接功能的端接阻抗组件；
电缆，所述电缆具有第一端和第二端，所述电缆的第一端连接到所述信号产生电路并且所述电缆的第二端连接到所述迹线的第二端；以及
端接电路，所述端接电路具有第一端口、第二端口、以及阻抗组件，所述第一端口连接到第一节点，所述第一节点是所述电缆的导体的节点，所述第二端口连接到第二节点，所述阻抗组件被连接在所述第一端口与所述第二端口之间，所述端接电路被形成为集成电路，所述集成电路被安装在所述电缆上、靠近所述导体的节点。
18.如权利要求17所述的装置，其特征在于，所述端接电路进一步包括开关和逻辑电路，所述开关被连接在所述阻抗组件与所述第一端口或所述第二端口中的一者之间，并且所述逻辑电路连接到所述第一端口，所述逻辑电路被配置成：响应于所述信号产生电路被或者将被配置成产生第一类型的信号的指示而断开所述开关，并且被配置成：响应于所述信号产生电路被或者将被配置成产生第二类型的信号的指示而闭合所述开关，其中，所述第一类型的信号表示第一振幅范围内的信息，所述第二类型的信号表示第二振幅范围内的信息，并且所述第一振幅范围大于所述第二振幅范围。
19.如权利要求17所述的装置，其特征在于，所述导体的节点位于相比于所述电缆的第一端更靠近所述电缆的第二端。
20.如权利要求17所述的装置，其特征在于，所述信号产生电路包括应用处理器。
21.如权利要求17所述的装置，其特征在于，所述迹线由高电阻材料制成。
22.如权利要求17所述的装置，其特征在于，所述第二节点的电压被设置为接地。
23.一种端接电路，包括：
第一端口，所述第一端口被配置成连接到第一节点，所述第一节点是电缆的第一导体的节点，其中，所述电缆的第一端被配置成连接到信号产生电路，所述电缆的第二端被配置成连接到第一显示驱动器集成电路和第二显示驱动器集成电路，并且存在以下情形中的至少一者：所述第一显示驱动器集成电路缺少在所述第一显示驱动器集成电路内部以便为与所述信号产生电路的串行接口提供线端接功能的端接阻抗组件，或者所述第二显示驱动器集成电路缺少在所述第二显示驱动器集成电路内部以便为与所述信号产生电路的所述串行接口提供所述线端接功能的端接阻抗组件；
第二端口，所述第二端口被配置成连接到第二节点；以及
第一阻抗组件，所述第一阻抗组件被连接在所述第一端口与所述第二端口之间。
24.如权利要求23所述的端接电路，其特征在于，进一步包括：
电容器，所述电容器被连接在所述第一阻抗组件与所述第二端口之间；以及
第一开关，所述第一开关被连接在所述第一阻抗组件与所述第一端口或所述第二端口中的一者之间。
25.如权利要求24所述的端接电路，其特征在于，进一步包括：
连接到所述第一端口的逻辑电路，所述逻辑电路被配置成：响应于所述信号产生电路被或者将被配置成产生第一类型的信号的指示而断开所述第一开关，并且被配置成：响应于所述信号产生电路被或者将被配置成产生第二类型的信号的指示而闭合所述第一开关，其中，所述第一类型的信号表示第一振幅范围内的信息，所述第二类型的信号表示第二振幅范围内的信息，并且所述第一振幅范围大于所述第二振幅范围。
26.如权利要求25所述的端接电路，其特征在于，进一步包括：
第三端口，所述第三端口被配置成连接到第三节点，所述第三节点是所述电缆的第二导体的节点；
第二阻抗组件，所述第二阻抗组件被连接在所述第三端口与所述第二端口之间；
第二开关，所述第二开关被连接在所述第二阻抗组件与所述第三端口或所述第二端口中的一者之间，
其中，所述逻辑电路连接到所述第三端口，所述逻辑电路被配置成：响应于所述信号产生电路被或者将被配置成产生所述第一类型的信号的指示而断开所述第二开关，并且被配置成：响应于所述信号产生电路被或者将被配置成产生所述第二类型的信号的指示而闭合所述第二开关。
27.如权利要求26所述的端接电路，其特征在于，进一步包括：
第四端口，所述第四端口被配置成连接到第四节点，所述第四节点是所述电缆的第三导体的节点；
第三阻抗组件，所述第三阻抗组件被连接在所述第四端口与所述第二端口之间；以及
第三开关，所述第三开关被连接在所述第三阻抗组件与所述第四端口或所述第二端口中的一者之间，
其中，所述逻辑电路连接到所述第四端口，所述逻辑电路被配置成：响应于所述信号产生电路被或者将被配置成产生所述第一类型的信号的指示而断开所述第三开关，并且被配置成：响应于所述信号产生电路被或者将被配置成产生所述第二类型的信号的指示而闭合所述第三开关。
28.一种装置，包括：
信号产生电路；
显示设备，所述显示设备具有第一显示驱动器集成电路和第二显示驱动器集成电路，存在以下情形中的至少一者：所述第一显示驱动器集成电路缺少在所述第一显示驱动器集成电路内部以便为与所述信号产生电路的串行接口提供线端接功能的端接阻抗组件，或者所述第二显示驱动器集成电路缺少在所述第二显示驱动器集成电路内部以便为与所述信号产生电路的所述串行接口提供所述线端接功能的端接阻抗组件；
电缆，所述电缆具有第一端和第二端，所述电缆的第一端连接到所述信号产生电路，并且所述电缆的第二端连接到所述第一显示驱动器集成电路和所述第二显示驱动器集成电路；以及
端接电路，所述端接电路具有第一端口、第二端口、以及阻抗组件，所述第一端口连接到第一节点，所述第一节点是所述电缆的导体的节点，所述第二端口连接到第二节点，所述阻抗组件被连接在所述第一端口与所述第二端口之间，所述端接电路被形成为集成电路，所述集成电路被安装在所述电缆上、靠近所述导体的节点。
29.如权利要求28所述的装置，其特征在于，所述端接电路进一步包括开关和逻辑电路，所述开关被连接在所述阻抗组件与所述第一端口或所述第二端口中的一者之间，并且所述逻辑电路连接到所述第一端口，所述逻辑电路被配置成：响应于所述信号产生电路被或者将被配置成产生第一类型的信号的指示而断开所述开关，并且被配置成：响应于所述信号产生电路被或者将被配置成产生第二类型的信号的指示而闭合所述开关，其中，所述第一类型的信号表示第一振幅范围内的信息，所述第二类型的信号表示第二振幅范围内的信息，并且所述第一振幅范围大于所述第二振幅范围。
30.如权利要求28所述的装置，其特征在于，所述导体的节点位于相比于所述电缆的第一端更靠近所述电缆的第二端，并且位于靠近所述导体划分成第一线和第二线的点，所述第一线连接到所述第一显示驱动器集成电路并且所述第二线连接到所述第二显示驱动器集成电路。
CN201680043337.8A 2015-08-05 2016-07-18 用于减小信号产生电路与显示设备之间的信号的衰减的端接电路 Pending CN107852383A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/818,675 US9812057B2 (en) 2015-08-05 2015-08-05 Termination circuit to reduce attenuation of signal between signal producing circuit and display device
US14/818,675 2015-08-05
PCT/US2016/042819 WO2017023526A1 (en) 2015-08-05 2016-07-18 Termination circuit to reduce attenuation of signal between signal producing circuit and display device

Publications (1)

Publication Number Publication Date
CN107852383A true CN107852383A (zh) 2018-03-27

Family

ID=56694212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680043337.8A Pending CN107852383A (zh) 2015-08-05 2016-07-18 用于减小信号产生电路与显示设备之间的信号的衰减的端接电路

Country Status (3)

Country Link
US (1) US9812057B2 (zh)
CN (1) CN107852383A (zh)
WO (1) WO2017023526A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333505B2 (en) 2017-02-21 2019-06-25 M31 Technology Corporation Repetitive IO structure in a PHY for supporting C-PHY compatible standard and/or D-PHY compatible standard
US10263762B2 (en) 2017-02-21 2019-04-16 M31 Technology Corporation Physical layer circuitry for multi-wire interface
US11764733B2 (en) 2021-09-23 2023-09-19 Qualcomm Incorporated C-PHY receiver with self-regulated common mode servo loop

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560669A (zh) * 2004-03-10 2005-01-05 友达光电股份有限公司 液晶显示器终端电路及其制作方法
US20060119380A1 (en) * 2004-12-07 2006-06-08 Jason Gonzalez Integrated circuit input/output signal termination with reduced power dissipation
US20070153445A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Integrated circuit passive signal distribution
CN103810983A (zh) * 2012-11-14 2014-05-21 联咏科技股份有限公司 驱动集成电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311081A (en) 1992-04-01 1994-05-10 Digital Equipment Corporation Data bus using open drain drivers and differential receivers together with distributed termination impedances
KR100266902B1 (ko) * 1998-04-22 2000-09-15 윤종용 수신 장치 및 통신 장치의 전송 라인 종단 회로
US6836149B2 (en) 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
JP4712521B2 (ja) * 2005-10-26 2011-06-29 パナソニック株式会社 終端装置
US8222917B2 (en) 2005-11-03 2012-07-17 Agate Logic, Inc. Impedance matching and trimming apparatuses and methods using programmable resistance devices
WO2008065515A2 (en) 2006-11-28 2008-06-05 Nokia Corporation Control method for fast and slow data transmission for serial interface
KR100796135B1 (ko) * 2007-01-11 2008-01-21 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
KR100805525B1 (ko) * 2007-01-11 2008-02-20 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
JP4997593B2 (ja) * 2007-04-09 2012-08-08 Ｎｌｔテクノロジー株式会社 表示装置
US8253526B2 (en) * 2007-05-07 2012-08-28 Texas Instruments Incorporated Termination compensation for differential signals on glass
JP4544326B2 (ja) * 2008-03-26 2010-09-15 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
GB2471542B (en) 2009-06-30 2012-01-04 Intel Corp Method and system to facilitate configurable input/output (i/o) termination voltage reference
DE102010014796A1 (de) * 2010-02-03 2011-08-04 Emerging Display Technologies Corp. Bilschirmeinheit mit einem Tastschirm
JP2012249236A (ja) 2011-05-31 2012-12-13 Renesas Mobile Corp 半導体集積回路装置、電子装置、及び無線通信端末
US9286826B2 (en) * 2011-10-28 2016-03-15 Apple Inc. Display with vias for concealed printed circuit and component attachment
US8996740B2 (en) * 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
KR101992159B1 (ko) 2012-10-30 2019-06-25 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
US9337997B2 (en) 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US9130735B2 (en) 2013-07-22 2015-09-08 Qualcomm Incorporated Multi-phase clock generation method
US9137008B2 (en) 2013-07-23 2015-09-15 Qualcomm Incorporated Three phase clock recovery delay calibration
US9276731B2 (en) 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US9319218B2 (en) * 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
KR20160105091A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560669A (zh) * 2004-03-10 2005-01-05 友达光电股份有限公司 液晶显示器终端电路及其制作方法
US20060119380A1 (en) * 2004-12-07 2006-06-08 Jason Gonzalez Integrated circuit input/output signal termination with reduced power dissipation
US20070153445A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Integrated circuit passive signal distribution
CN103810983A (zh) * 2012-11-14 2014-05-21 联咏科技股份有限公司 驱动集成电路

Also Published As

Publication number Publication date
WO2017023526A1 (en) 2017-02-09
US20170039929A1 (en) 2017-02-09
US9812057B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
CN106464612B (zh) 用于在物理传输介质上提供功率节省和干扰缓解的系统和方法
CN104541254B (zh) 用于线缆式基于标准的接口的无接触替换
CN105183129B (zh) 用于热插塞检测的功率节省
CN201773967U (zh) 通用串行总线连接结构
US9471525B2 (en) Cable with circuitry for communicating performance information
US20140006649A1 (en) N-phase polarity output pin mode multiplexer
CN108351852A (zh) 通用串行总线(usb)type-c电缆上的增强型通信
CN103222279A (zh) 将耳机接口复用为高清视音频接口的多用途连接器及手持电子设备
CN107276738A (zh) 三相极性编码串行接口
CN107852383A (zh) 用于减小信号产生电路与显示设备之间的信号的衰减的端接电路
CN105379132B (zh) 集成电路与相关装置
CN102880233A (zh) 用于可携式电子装置的转接模块
WO2013147781A1 (en) Magnetic state element and circuits
CN105898493A (zh) 异步收发传输器和通用串行总线接口复用电路及电路板
US20170093095A1 (en) Transmission line for electronic apparatus
US11527489B2 (en) Apparatus and system with package stiffening magnetic inductor core and methods of making the same
CN106788565A (zh) 通信终端与通信终端信号传输防干扰方法
WO2021164309A1 (zh) 射频线安装检测装置及终端
CN113836065A (zh) 一拖多数据线电路及数据线
CN207939643U (zh) 用于双屏显示的装置
EP2765571A1 (en) Micro USB3.0 connector for simultaneous video, power and data transmission (NGC-e)
CN202772373U (zh) 一种usb连接装置及电子设备
CN215642680U (zh) 一拖多数据线电路及数据线
CN203632546U (zh) 功率输出装置和计算机
CN214480703U (zh) 以太网链接数据传输系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20210423