CN107840303B - 用于mems开关器件的保护方案 - Google Patents

用于mems开关器件的保护方案 Download PDF

Info

Publication number
CN107840303B
CN107840303B CN201710843643.6A CN201710843643A CN107840303B CN 107840303 B CN107840303 B CN 107840303B CN 201710843643 A CN201710843643 A CN 201710843643A CN 107840303 B CN107840303 B CN 107840303B
Authority
CN
China
Prior art keywords
solid state
integrated
circuit
switching device
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710843643.6A
Other languages
English (en)
Other versions
CN107840303A (zh
Inventor
P·L·菲茨格罗德
S·帕萨萨拉希
J·A·萨塞多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Global ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Global ULC filed Critical Analog Devices Global ULC
Publication of CN107840303A publication Critical patent/CN107840303A/zh
Application granted granted Critical
Publication of CN107840303B publication Critical patent/CN107840303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Geometry (AREA)

Abstract

本公开涉及用于MEMS开关器件的保护方案。微机电开关(MEMS)器件可使用集成电路制造技术和材料制造。这种开关器件可以提供适用于广泛应用的循环寿命和插入损耗性能，包括例如，自动化测试设备(ATE)、切换测量仪器(如频谱分析仪、网络分析仪或通讯测试系统)，并用于通信系统，如信号处理。MEMS器件可容易受到电气过压，例如与静电放电(ESD)瞬变事件相关联。固态箝位电路可以并入MEMS器件封装中，以保护一个或多个MEMS器件免受损坏的过压条件。箝位电路可包括具有互补电流‑电压关系的单个或多个阻断结结构，例如帮助钳位电路呈现的电容电压关系线性化。

Description

用于MEMS开关器件的保护方案
技术领域
本发明通常涉及但不限于集成微机电开关器件和其耦合的保护电路。
背景技术
电气瞬变可能会损坏电子电路。可以相对于静电放电(ESD)事件诱发这种瞬变，其中结合的电荷可以产生相对于参考电位的显着电位，例如超过1千伏特(kV)。存储的电荷可以通过例如摩擦电效应(例如接触电气化)相对于未接地的人员或设备而累积，或者甚至通过接近其他充电的目标而引起。如果出现放电路径，例如通过人员或设备与敏感设备之间的接触，存储的电荷可以耦合到敏感器件并通过敏感器件放电，例如引起有害的瞬态过电压状态。
某些电子器件，例如端子之间展现相对高电阻的器件(例如，电容器件、场效应晶体管中的栅极结构或其他器件)可特别容易受到ESD瞬变或其他电气过压条件的影响。即使静电瞬变事件中的总存储能量一般不足以对人员造成危害，这样的过电压仍然足以引起诸如氧化物层的内部结构的介电击穿(例如“穿通”)，或者这种过电压甚至可能对电子器件内的其他结构造成电弧引起的损坏。
在某些情况下，由于环境条件如电源连接(例如AC-充电)设备输入端的电压瞬变，电子电路也可发生损坏。电源电压瞬变可能是由于大负载切换或各种与公用事业有关的故障条件造成的。更重要的电场，一般而言，也可能会导致设备损坏，无论其是否连接电源。这样的场可能是由于接近雷击、焊接设备、或者甚至靠近其他电器件(如荧光灯具)。
在另一个例子中，当这种电路用于以切断已建立的电流流动的方式进行切换的开关应用中时，电子电路可能发生损坏。电流中断可能导致短暂的电压瞬变。即使在低压或低能量切换应用中，如仪表和自动化测试设备，这种“热切换”可能会对开关器件造成损害，包括累积损坏。例如，电弧引起的损坏最终会降低或破坏开关器件的性能。
发明内容
微机电(MEMS)开关器件可以使用集成电路制造技术和材料制造。这种开关器件可以提供适用于广泛应用的循环寿命和插入损耗性能，包括例如，自动化测试设备(ATE)、切换测量仪器(如频谱分析仪、网络分析仪或通讯测试系统)，并用于通信系统，如信号处理。MEMS器件可容易受到电气过压，例如与静电放电(ESD)瞬变事件相关联。固态箝位电路可以并入MEMS器件封装中，以保护一个或多个MEMS器件免受损坏的过压条件。箝位电路可包括具有互补电流-电压关系的单个或多个阻断结结构，例如帮助钳位电路呈现的电容电压关系线性化。
在例子中，具有微机电开关器件和固态箝位电路的电子电路可容纳在共享的集成电路器件封装中。集成电路器件封装可包括：第一基板、位于所述第一基板之上或之内的集成微机电开关器件、限定密封绝缘区域以使集成微机电开关器件和周围环境绝缘的密封附件，密封附件包含介电材料。固态箝位电路可电耦合微机电开关并被构造为抑制或压制由于瞬态过电压状态而引起的微机电开关的损坏，并且控制电路可电耦合集成微机电开关，控制电路被构造为接收逻辑电平信号，并提供控制信号以响应于接收的逻辑电平信号来静电启动所述微机电开关。
在例子中，该方法可包括使用共享的集成电路器件封装提供具有微机电开关器件和固态箝位电路的电子电路。该方法可包括：在第一基板之上或之内形成集成微机电开关器件；形成限定密封绝缘区域以使集成微机电开关器件和周围环境绝缘的密封附件，密封附件包含介电材料；形成固态箝位电路，并且使固态箝位电路电耦合微机电开关以抑制或压制由于瞬态过电压状态而引起的微机电开关的损坏。
本发明内容旨在提供本专利申请的主题的概述。本发明不是为了提供专有的或详尽的解释。包括详细描述以提供有关本专利申请的进一步信息。
附图说明
图1通常描述包括电子电路的图的例子，电子电路包括控制电路、至少一个微机电(MEMS)开关器件和固态箝位电路。
图2示出电子电路的单刀四掷(SP4T)开关布置的示意性例子，例如可包括控制电路、四个微机电(MEMS)开关器件和固态箝位电路。
图3通常描述可包括具有微机电(MEMS)开关的集成电路器件的例子。
图4A通常描述示出电子电路的侧面图(例如剖面图)的例子，包括使用绝缘体上硅基板构造单片集成的微机电(MEMS)开关器件和固态箝位电路。
图4B通常描述技术，例如方法，可以包括多种操作以制造使用绝缘体上硅基板构造单片集成的微机电(MEMS)开关器件和固态箝位电路。
图4C还通常描述技术，例如方法，可以包括多种操作以制造使用绝缘体上硅基板构造单片集成的微机电(MEMS)开关器件和固态箝位电路，作为图4B的示意图。
图5A通常描述集成电路器件的至少一部分的示意性例子，可包括堆叠在微机电(MEMS)开关器件的一部分密封附件上的固态箝位电路。
图5B通常描述具有引线框架和第一键合引线构造的集成电路器件封装，例如可包括图5A中所示的集成电路器件。
图5C通常描述具有引线框架和第二键合引线构造的集成电路器件封装，例如可包括图5A中所示的集成电路器件。
图6通常描述集成电路器件封装，例如可包括介电基板(例如层叠板)，其中集成电路器件封装包括沿着一个或多个微机电(MEMS)开关器件的一个或多个固态箝位器件。
图7通常描述集成电路器件封装，例如可包括硅穿孔(TSV)构造，例如包括作为用于微机电(MEMS)开关器件的密封附件的一部分的固态半导体芯片。
图8通常描述集成电路器件的至少一部分封装，例如包括控制电路半导体芯片、微机电(MEMS)开关器件、和堆叠在容纳MEMS开关器件的密封附件的一部分上的固态半导体芯片(例如固态箝位电路)。
图9A通常描述固态箝位电路的示意图，例如可包括具有互补电容电压关系的集成二极管器件，布置以提供用于箝位电路的线性或大约线性整体电压关系。
图9B通常描述电容电压关系的示意性例子，例如使用图9A中所示的电路，可提供相对参考电压在从约-20V至约+20V延伸的电压范围下运行。
图10通常描述包括固态半导体芯片的物理布置的示意性例子，例如可包括五个固态箝位电路，例如以提供用于单刀四掷(SP4T)微机电开关布置的保护。
图11通常描述固态可控硅整流器(SCR)器件构造的侧面图(例如剖面图)，例如可包括为图9A中示意性示出的固态箝位电路的一部分。
图12A通常描述第一固态二极管器件架构的侧面图(例如剖面图)。
图12B通常描述图12A的第一固态二极管器件架构的示意图，包括相应电容。
图13A通常描述第二固态二极管器件架构的侧面图(例如剖面图)，例如提供和图12A中所示的第一固态二极管器件架构相比的互补结构。
图13B通常描述图13A的第二固态二极管器件架构的示意图，包括相应电容。
图14A通常描述焊盘架构，例如可用于提供图10中所示的固态半导体芯片和其他器件之间的电气互连。
图14B通常描述图14A中所示的焊盘架构的第一例子的侧面图(例如剖面图)，例如忽略槽沟部分。
图14C通常描述图14A中所示的焊盘架构的第二例子的侧面图(例如剖面图)，包括槽沟部分。
图15A示出存在耦合的固态箝位电路和不存在耦合的固态箝位电路的开路微机电开关(MEMS)器件的端子之间测量的绝缘性能的示意性例子。
图15B示出存在耦合的固态箝位电路和不存在耦合的固态箝位电路的开路微机电开关(MEMS)和参考节点的端子之间测量的回波损耗性能的示意性例子。
图15C示出存在耦合的固态箝位电路和不存在耦合的固态箝位电路的启动状态下关闭微机电开关(MEMS)的端子之间测量的插入损耗性能的示意性例子。
在不一定按比例绘制的附图中，相同的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过举例而不是限制的方式示出了本文件中讨论的各种实施例。
具体实施方式
如上所述，微机电(MEMS)开关器件可使用集成电路制造技术和材料制造。这种开关器件可以提供适用于广泛应用的插入和回波损耗性能。微机电器件更普遍地用于其它非开关应用中，例如用于陀螺仪或加速度计。但是，在这种运动或位置检测应用中，微机电器件通常不暴露于可以对微机电器件端子施加有害电压的“接口环境”。
相比之下，本发明人尤其认识到，在某些应用中，这些MEMS器件的端子可以通过接口电暴露于集成电路器件封装外的环境，并因此更容易受到电气过压，特别是有害的过电压瞬变。例如，在自动化测试设备(ATE) 应用中可以使用MEMS开关器件，与其他方法例如使用机械继电器(例如，簧片继电器)或纯固态(例如基于晶体管的)开关相比，这样的开关器件可以提供一个或多个更高的循环寿命、线性度提高、带宽更大、外形尺寸更紧凑、或更好的损耗性能，例如使用机械继电器(例如，簧片继电器) 或纯固态(例如基于晶体管的)开关。在ATE应用中，器件-测试与测试系统的其他部分之间的接口的连接器或其他部分可能由用户处理，例如与具有人类可访问节点的“负载板”相关。尽管诸如设备和人员接地协议等预防措施，MEMS开关器件可能仍然受到过电压条件的损害，例如在静电放电(ESD)瞬变事件中引起的。
本发明人还认识到，其他应用可以从使用MEMS开关器件中受益，但也可能使MEMS开关器件暴露于损坏。这样的应用包括测量设备，例如将一个或多个MEMS开关器件并入频谱分析仪的“前端”，网络分析器或通信系统测试系统中。其他应用包括诸如信号处理器或通信电路的电路，例如可以包括使用MEMS开关器件切换的输入或输出。通信电路可以包括无线或移动器件，作为示意性例子。因此，本发明人已经认识到诸如钳位电路的固态半导体电路可以耦合到一个或多个MEMS开关器件，以便保护一个或多个MEMS开关器件免受由于瞬态过电压状态引起的损坏。ESD瞬变事件是一类过电压条件。可以使用基于半导体的钳位电路来保护MEMS 开关器件免受其他瞬变，例如在“热切换”事件期间由MEMS开关器件中断建立的电流时。
本发明人开发了用于将固态半导体电路与共享的集成电路器件封装中的一个或多个或多个MEMS器件组合的各种构造和技术。这种构造可以包括在共享的基板上或内部的MEMS器件和固定钳位电路的单片集成，或者在共享的器件封装中的固体钳位电路与MEMS器件的异构集成。与使用单独的外部保护电路相比，将诸如固态钳位电路的保护电路集成在与一个或多个MEMS开关器件相同的器件封装中可以提供增强的电性能。这种集成也可以用于提供片上系统(SoC)或封装内系统(SiP)器件，并入其他电路。
图1通常描述包括电子电路100的图的示例，电子电路包括控制电路 102、至少一个微机电(MEMS)开关器件150和固态钳位电路160。控制输入122可耦合控制电路。控制输入可被构造为接收表示MEMS开关器件 150的期望状态的逻辑电平信号(对应于致动或解除驱动状态)。响应于在控制输入端122接收到的逻辑电平信号，控制电路102可以使用输出124A提供控制信号，例如耦合到MEMS开关器件150的栅极，通过诱导光束 104A或其他结构中的运动来静电启动MEMS开关器件150将第一端子 118A(例如，“源极”端子)电耦合到MEMS开关器件150的第二端子118B (例如，“漏极“端子)。可以提供一个或多个屏蔽、护罩或基板导体112，以便将MEMS开关器件150与其他器件静电或电磁屏蔽。可以为MEMS 开关器件150提供外壳106，例如从环绕环境密封隔离MEMS开关器件150。如关于本文所述的其它示例所讨论的，外壳106可以使用半导体基板或帽结构(例如绝缘盖)中的一个或多个来形成。
如上述所述，MEMS开关器件150可能容易受到瞬态过电压状态的影响，特别是在开路状态下。因此，固态箝位电路160可耦合MEMS开关器件150的一个或多个端子。作为示意性例子，MEMS开关器件150的端子中的各个可以耦合到相应的固定钳位结构110A。例如，钳位电路160的端子114A可以电耦合到MEMS开关器件150的对应端子118A、钳位电路 160的第二端子114B可以电耦合到MEMS开关器件150的对应的端子 118B。根据各种示例，这种电耦合可以包括引线键合互连、一个或多个集成电路或层叠基板或其他结构上的金属化。
参考节点130可以耦合到图1的电路100的一个或多个控制电路102 或电路100的其它部分，例如钳位电路160的公共节点端子116。如图2 的示例中所示，控制电路102、MEMS开关器件150和钳位电路160可以具有共享或隔离的参考电位(例如，“接地”)域。正电源电压节点120也可以耦合到控制电路102。如本文的各种示例中所示和描述的，MEMS开关器件150和钳位电路160可以被共享的集成电路封装共享，或者甚至共享成共享的基板。
图2示出电子电路200的单刀四掷(SP4T)开关布置的示意性例子，例如可以包括耦合到第一参考节点130A的控制电路102(例如，“模拟地”)、四个微机电(MEMS)开关器件250和固态钳位电路260。控制电路102 可以包括耦合到MEMS开关器件250的相应栅极输入的输入122和相应的输出124A、124B、124C和124D。MEMS开关器件250可以包括第一端子118A、118B、118C和118D(例如“源极端子”)和符合共享的第二端子 (例如“漏极”)。一个或多个屏蔽、防护或基板导体112可以耦合到第二参考节点130R(例如“RF地”)。在电子电路的其他地方，例如器件封装中的其他地方，第一和第二参考端子可以电耦合。
固态钳位电路260可以形成在基板108上或内部，例如与用于MEMS 开关器件250的基板分开或者使用共享的基板。图3中虚线表示固定钳位电路与电路200的其它部分之间的电耦合，根据各种实施例，这种联接器包括一个或多个线接合互连，在一个或多个集成电路或层叠基板或其它结构上进行金属化。
图3通常描述可以包括包含微机电(MEMS)开关器件150的集成电路器件的示例。可以使用高电阻硅晶片基板342，例如具有约1000欧姆厘米(Ω-cm)的电阻，并且诸如可以包括p型掺杂剂。氧化物层348可以形成在基板342上。一个或多个金属化层可以形成在氧化物层上或内部。例如，可以形成铝互连352A和352B，例如将悬臂梁104(例如，金(Au) 梁)和触点364耦合到端子118A和118B(例如，金线焊盘或其他端子), 例如使用一个或多个通孔结构(例如，通孔354)。MEMS开关器件150 的栅极部分365可以耦合到其他地方的端子，例如通过电阻器355(例如，多晶硅电阻器)。电阻器可以包括氧化物层348内部的薄膜电阻器，例如耦合到金属化层353和金属化层353与栅极部分365之间的相应通孔。当相对于光束104处的电位(例如“栅极-源极”电压，VGS)将合适的电压施加到栅极部分365时，光束将被静电吸引，光束上的接触金属将导电地将光束耦合到触点364，闭合开关器件150。从图3可以看出，MEMS开关器件150容易受到电气过应力的影响，例如可能损坏光束104、触点364 或开关器件150的绝缘部分，例如栅极结构、氧化物层348或甚至密封盖 367。作为示意性例子，密封帽可以包括硅(例如，本征硅)，例如可以与 MEMS开关器件150的其它部分导电隔离(例如绝缘)。作为示意性例子，如图3所示的MEMS开关器件150的源极-到-漏极极击穿电压可以为约100V，从源极或漏极端子到参考节点(例如RF地)的击穿电压可以为约 200V。
通常，图3中的开关器件150的结构可以称为“悬臂”开关单元，其中，如上所述，静电力、FELEC可以将光束104吸引到触点364，当FELEC被抑制或禁止时，机械弹力、FELEC可以将光束104恢复到与触点364分离的“打开”电路位置。本文档中描述的保护和集成技术适用于其他MEMS结构，例如具有“主动开口架构”的开关结构。例如，可以使用“跷跷板”开关架构，例如具有通常沿着梁中心定位的源极。光束可以旋转约在源极位置处或附近建立的支点。相应的栅极电极可以相对于支点横向设置，例如在从支点向外延伸的梁的远端延伸的端部处或其附近。以这种方式，光束可以被静电地打开和关闭(例如，可以使用静电力来打开开关，并且可以使用另一静电力来关闭开关)。
图4A通过描述示出电子电路400A的侧面图(例如剖面图)的示例，包括微机电(MEMS)开关器件和固态钳位电路单片集成为共享的基板342 的一部分，使用绝缘体上硅基板构造。如图3的示例中，基板342可以包括高电阻硅晶片基板。与图3相比，可以包括掩埋氧化物(BOX)层344，例如根据示意性例子具有约1.1微米(1.1μm)的厚度或具有另一厚度。根据示意性例子，可以在BOX层344上形成有源硅层346，例如具有约2.4 微米的厚度、约10欧姆-厘米的电阻率以及具有P-型电导率。可以在有源硅层346上形成氧化物层348，例如包括一个或多个金属化层(例如，铝金属化层352A和352B)，例如使用通孔结构彼此耦合(例如，钨通孔354)。以这种方式，类似于图3，耦合到MEMS开关器件的光束104的触点364A 可以电连接到端子118A(例如源极端子)。类似地，第二触点364B可以耦合到第二端子118B(例如漏极端子)。诸如钳位电路的固态电路可以直接形成在MEMS开关器件250的正下方，例如可以包括一个或多个二极管器件。在例子中，可以使用双极加互补金属氧化物半导体处理器“BiCMOS”制造工艺，例如整体形成二极管和可控硅整流器(SCR)器件。在例子中，可以使用硅锗(SiGe)BiCMOS工艺流程。图4A中的区域通常示出半导体器件的部分，例如通常示出具有诸如源极/漏极区域356、栅极结构358 和沟道区域362的导通端子的场效应晶体管(FET)结构。源极/漏极区域可以位于源极/漏极区域356的横向对面，例如在沟道区域362的相对侧。区域356和362以及栅极358是说明性的。其他器件结构可以形成在这样的区域中，例如一个或多个双极器件、二极管结构或其它电路。
图4B通常描述可以包括使用绝缘体上硅基板构造将微机电(MEMS) 开关器件和固态钳位电路单片集合在一起的各种操作的方法的技术400B，以提供图4A所示的电子电路400A。图4C还通常描述技术400B，作为包括图4B的示意图的示例。参照图4B和图4C，在402，可以形成或接收绝缘体上硅(SOI)基板构造，例如相对于图4A的描述具有如上所述的层厚度。使用SOI基板构造是说明性的，并且可以使用其他基板构造。使用 SOI基板构造可以允许MEMS开关器件和固态半导体电路(例如钳位电路) 与其他电路一起集成，例如用于高频或混合信号应用中的一个或多个。
在404处，可以形成诸如固定钳位电路的固态半导体电路，如本文其他示例所示和描述的，例如在图9A的示例中示意性示出的。形成固态半导体电路可以包括形成器件结构和电气互连，例如包括半导体材料和金属化层。在406处，可以形成MEMS开关器件，例如直接从固态半导体电路上方(或侧向偏移)。MEMS开关器件可以使用402提供的共享的基板电耦合到其他电路单片集成。MEMS开关可以包括如图3或本文所述的其它示例中所示的构造。在408处，MEMS开关可以与周围环境密封，例如使用“盖”。盖可以包括电绝缘材料，例如介电或本征半导体。
图5A通常描述集成电路器件的至少一部分封装500A，其可以包括在微机电(MEMS)开关的密封附件367(例如“cap”)的一部分上堆叠的固态钳位电路160器件250，例如通过绝缘管芯附着材料369与密封附件367 导电隔离。在该例子中，固态钳位电路160使用第二基板与MEMS开关器件150的第一基板342集成，例如容纳在共享的器件封装中。
除了别的以外，本发明人认识到定位固态半导体芯片，例如钳位电路 160，在密封附件367上可以提供可接受的电性能(例如，提供与不具有钳位电路160的负载的电路相当的一个或多个隔离性能、插入损耗性能或回波损耗性能)以及紧凑的机械构造，以允许钳位电路160和MEMS开关器件150之间的电气互连。例如，MEMS开关器件150的第一和第二端子118A和118B可以使用引线接合电耦合到钳位电路160。MEMS开关器件 150的一部分诸如光束104可以耦合到第一端子118A，例如通过包括一个或多个触点、过孔或氧化层348中的金属化层的第一导电耦合，类似地，其它地方的第二导电耦合器364B可以耦合到第二端子118B。氧化物层348 可以形成在高电阻硅基板342上，例如具有约1000欧姆-厘米电阻率的p- 型电导率基板。在图5A中，线接合连接被示出为直接位于MEMS开关器件150和固态钳位电路160之间。
固态钳位电路160可包括SOI基板构造，如具有高电阻基板、掩埋氧化物层以及关于本文所述的其它实例所述的活性材料薄片。如图10所示，可以形成固态钳位电路的物理布局，例如包括如本文别处所示的器件结构。
图5B和图5C总体上示出了接合线布置的两个变型，如可分别用于形成集成器件封装500B或500C。如上文关于图5A所述，诸如固态钳位电路160的固态半导体电路可以堆叠在MEMS开关器件150的一部分上，诸如使用密封剂或过度模制材料180封装在集成电路器件封装500B或500C 之内。在图5B的示例中，集成电路器件封装500B包括固态钳位电路160 的端子与MEMS开关器件150之间的接合线118A和188B。封装500B的外部端子,如端子153，可以通过引线框架151(例如铜引线框架)和MEMS 开关器件150之间的接合线电耦合到MEMS开关器件150和固态钳位电路 160。可以将MEMS开关器件150裸片的基板，例如使用环氧树脂155或其它模具安装粘合剂附接到引线附接区域(例如，引线框架151的芯片附接“焊盘”)。参照图5C，集成电路器件封装500C可类似于图5B的封装500B，但是引线键合构造可以包括线接合118E和118F直接在固定钳位电路160 管芯和引线框架151之间，而不是在钳位电路160和MEMS开关器件150 之间。
包括控制电路的器件封装的引线框架151部分的透视图连同堆叠的MEMS开关器件150和固态钳位电路160在图8中示出，例如可以包括机械构造，如图5A、图5B或图5C中的一个或多个所示。
参考图6，图6通常描述集成电路器件封装600，例如可以包括介电基板190(例如，层叠板)，其中集成电路器件封装与一个或多个微机电 (MEMS)开关器件一起包括一个或多个固态钳位器件160A或160B(或其他半导体器件)，如MEMS开关150。合适的介电材料可以包括环氧树脂或玻璃-环氧树脂层叠板(例如FR-4、FR-406)，双马来酰亚胺-三嗪(BT)，聚酰亚胺或其它材料中的一种或多种。在图6的示例中，诸如钳位电路 160A或钳位电路160B的一个或多个固定器件可以从MEMS开关器件横向定位。
固定半导体器件可包括绝缘体上硅(SOI)基板构造，例如用于电层和机械连接到层叠板上的焊盘。例如，钳位电路160A或160B中的一个或多个可以包括安装到作为介电190的一部分包括的相应焊盘的柱形或凸起的裸片，例如钳位电路160A和焊盘192A和192B。可以使用一个或多个焊盘位置来为引线接合连接提供着陆区，例如焊盘192B所示。层叠板可以包括一个或多个通孔或埋入通孔结构，例如将诸如端子194A或端子 194B的外部端子电耦合到器件封装600的内部电路。这样的互连可以包括使用通孔结构彼此耦合的金属化层，或者包线框架结构(例如，铜引线框框架)，其被包覆或封装以提供封装的介电190部分。另一种密封剂或二次模制材料180可用于提供一体化集成电路封装。
图6中使用固态钳位电路160A或160B是示意性例子。诸如离散器件、离散骰子或封装器件的其他半导体电路可以共享于共享的器件封装600中，例如通过电气和机械耦合这种器件到层叠板。可以通过包括作为层叠板结构的一部分的金属化或通过诸如引线键合或引线框架布线的其他技术来提供这种器件之间的互连。在示意性例子中，分立二极体器件(或二极管对)可以包括在相应的封装器件中，例如放置在层叠基板上，然后用材料 180封装或包覆成型。
图7通常描述集成电路器件封装700，例如可以包括一个硅穿孔(TSV) 构造，例如包括作为微机电(MEMS)开关器件104的密封附件的一部分的固态半导体芯片760。硅穿孔结构可以将焊盘194C和194D耦合到微机电开关基板750上或其内的相应导电(例如，“金属”)区域。可以使用高电阻基板742，例如具有p-型导电性和电阻率为1000欧姆-厘米的硅基板。作为示意性例子，金属层752可以位于活性硅区域内，例如具有p型导电性和10欧姆-cm的电阻率。模具760可以包括绝缘体上硅构造，例如与图 5A中示出的固态箝位 电路160相似或相同。返回参考图7，垫194C 和194D可以被凸起或支撑，例如包括铜柱或焊料凸块中的一个或多个，以在器件封装700和其它电路之间提供电气和机械互连。
图8通常描述集成电路器件的至少一部分封装800，例如包括控制电路半导体芯片102、外壳106(例如，帽)内的微机电(MEMS)开关器件和堆叠在MEMS开关器件的密封外壳106的一部分上的固态半导体芯片 1008(例如固态钳位电路)。可以提供一个或多个引线键以将MEMS开关器件和固态半导体芯片1008耦合到引线框架160或者位于层叠基板上的焊盘，如其他示例所示。例如，以类似于图5C所示的构造的方式，各个接合线118E和118C可分别将半导体芯片1008和MEMS开关器件耦合到引线框架160。可以使用其它构造，例如在半导体芯片1008和MEMS开关器件(如图5B所示)之间直接具有一个或多个电互连。如在其他示例中，封装800可以被封盖、封装或包覆成型。
图9A通常描述固定钳位电路的示意图，例如可以包括集成二极管器件，具有互补电容电压关系，用于为钳位电路提供线性或大约线性整体电压关系。在图9中，可控硅整流器电路986可以提供保护电路的一部分，例如如图9A所示布置在互补分支中，以提供相对于参考节点(例如“GND”) 的正向或负向电压摆幅的保护。具有第一架构982(图12A中详细示出并具有如图12B所示的等效电路)的二极管可以提供第一电容电压关系。具有第二架构984的二极管(在图13A中详细示出并具有如图13B所示的等效电路)可以提供与由具有第一架构982的二极管提供的关系基本上或完全互补的第二电容电压关系。这种二极管982和984的串联布置可以提供由固态钳位电路呈现的电容-电压的整体非线性的补偿。
通常，图9A中所示的二极管982和984被连接并物理地实现，使得基板电容(图12B和图13B中示为CSUB)不加载输入节点(例如“IN”)。以这种方式，该电路可用于与自动测试或通信有关的应用中的保护，作为示意性例子，其中存在高速信号或RF信号(例如当钳位电路用于保护诸如微机电开关器件的开关器件时)。
图9B通常描述电容电压关系988的示意性例子，例如使用如图9A所示的电路，相对于参考电压在从约-20V延伸至约+20V的电压范围内工作。使用约-20V至约+20V的范围是说明性的，并且可以类似地保护其他电压范围，例如通过调整包括在图9A的示意图表示960中示出的每个分支中的保护器件的数量。图9B的示意性例子通过与图10的物理布局对应的器件结构的测量获得，并且包括如图11、图12A和图12B所示的器件结构。
图10通常描述一种示意性例子，其包括用于固态半导体芯片1008的物理布局，例如可以包括五个固定钳位电路，例如为单刀四掷(SP4T)微机电开关布置(例如图2所示的开关装置250)提供保护，其中模具1008 提供如图9A所示的包括钳位电路960的五个实例的固定钳位电路260。模具1008可以包括各种元件，以便于在诸如保护携带高速或RF信号的开关器件的应用中使用。例如，模具1008的基板可以电浮动(例如，不是导电耦合)到帽或其下部MEMS开关器件的其它部分。这样的浮动构造可以减少被保护节点上的寄生负载。可以使用一个或多个金属层在模具1008 的基板上或内部形成静电或电磁屏蔽结构。钳位电路960的各个节点的参考节点(例如“GND”)可以使用受控阻抗或低阻抗结构耦合在一起，例如使用埋在模具1008的基板内的金属层。模具可以包括如本文其它实施例所述的绝缘体上硅构型。为了促进与高速信号的兼容性，可以使用诸如图 14A或图14B所示的构造之一的接合焊盘结构1018，以将高频电流从耦合隔离成基板。
图11通常描述固态可控硅整流器(SCR)986器件构造的侧面图(例如剖面图)，例如可以包括在图9A中示出的固定钳位电路的一部分。在图 11的示例中，阳极端子可以电耦合到高度掺杂的n型(N+)和p-型(P+) 导电区域，例如形成在n型阱(NW)中。阴极端子可以耦合到p-型阱(PW) 内的高掺杂n型(N+)导电区域。可以提供硅沟隔离结构，如图所示(例如“STI”)，深沟槽结构可以进一步提供相邻器件之间的隔离。具有p-型电导率(PSUB)的绝缘体上硅区域可以位于阳极和阴极结构下面，例如形成在氧化物层上。高电阻基板可以位于掩埋氧化物的下面，与体效应互补金属氧化物半导体(CMOS)制造方法相比，掩埋氧化物减少了器件之间的寄生和改善的隔离。浮置多晶硅结构可以改善SCR 986对瞬变的响应。
图12A通常描述第一固态二极管器件架构982和图12B的侧面图(例如剖面图)，通过描述图12A的第一固态二极管器件架构982的示意图，包括对应的电容。参考图12A，如图11的示例中，硅沟槽隔离(STI)结构和深沟槽可以将二极管982与相邻器件横向隔离，并且二极管982可以使用绝缘体上硅制造技术形成，例如促进与图11的SCR 986的协整。n型隐埋层(NBL)可以位于掩埋氧化物层的上方。通过氧化物层的NBL-基板电容可以表示为图12B中的电容器1278所示的CSUB。返回参考图12A，该结可以形成在本征硅中，例如在阳极结构下面，包括高度掺杂的p-型电导率(P+)和轻掺杂的n-型电导率(N-)。结结构还可以提供寄生电容，表示为CJ，如图12B中的电容器1276所示。阴极可以使用高度掺杂的n- 型区域(N+)和n-型插塞区域NPLG耦合到结。参考图12B，基板电容被压在基极节点“S”和阴极“C”之间，理想二极管1274由此避免在第一二极管器件架构中具有由基板电容1278CSUB装载的阳极“A”。
图13A通常描述第二固态二极管器件架构984的侧面图(例如剖面图), 例如提供与图12A所示的第一固态二极管器件架构982相比的互补结构，以及图13B通常描述图13A的第二固态二极管器件架构984的示意图，包括对应的电容。如图12A所示，例如在掩埋氧化物层上可以形成硅沟槽隔离(STI)结构和对应的深沟槽，以在器件之间提供侧向电隔离。第二器件架构984的其他部分可以类似于第一架构982，但具有相反的导电型。例如，阴极端子可以连接到高掺杂n型导电区域(N+)，并且可以通过N+ 区域和轻掺杂p-型区域(P-)之间的界面形成结。结电容可以再次由CJ表示，如图13B中的电容器1268所示。参考图13A，阳极可以连接到位于p型插头上方的高度掺杂的p型导电区域P+。掩埋的p-型层(PBL)位于阳极和阴极区域之下，并且PBL层、氧化物层和高电阻基板的组合可以定义基板电容CSUB，例如可以由图13B中的电容器1266表示。第二个二极管器件架构984的阴极与基板电容1266的加载隔离开来。返回图9，以这种方式，可以布置二极管982和984，使得输入节点IN不由相应的基板电容负载。
图14A通常描述焊盘架构1018A，例如可用于在诸如图10所示的1008 的固态半导体芯片与其他器件之间提供电气互连。焊盘架构可以包括通孔结构的阵列，以提供控制阻抗和低损耗结构以将信号耦合到指定的金属层，同时保持这种信号与基板之间的隔离。
图14B通常描述图14A所示的焊盘架构的第一示例1018B的侧面图 (例如剖面图),例如省略槽沟部分，图14C通常描述图14A所示的焊盘架构的第二示例1018C的侧面图(例如剖面图)，包括槽沟部分。在图14B 和图14C中，可以使用诸如具有p-型导电性的硅基板的高电阻基板1442，例如，电阻率为1000欧姆-厘米。可以包括掩埋氧化物层1444。可以形成诸如铝金属层的上金属层1432，并且诸如包括铜通孔1434的通孔结构可用于将上金属层1432耦合到另一金属层1436。在图14B中，有源硅层 1446B可以沿掩埋氧化物层1444延伸，并且有源硅层1446B可以包括p 型电导率，例如具有10欧姆-厘米的电阻率。另外的氧化物区域1448可以形成在有源硅层1446B的上方。相比之下，在图14C中，有源硅层1446C 可以包括在“开槽沟槽”构造中的氧化物槽。开槽沟槽或隔离沟槽构造可以破坏由焊盘结构下方的硅层形成的导电电路，例如改善焊盘与相邻结构的高频(例如RF)电隔离。
图15A示出了在耦合的固态钳位电路(例如图中1504)的存在下在开放微机电开关(MEMS)器件的端子之间测量的隔离性能的示意性例子，以及没有耦合的固态钳位电路(例如图中1502)。如图15A所示，与无保护的MEMS器件构造相比，钳位电路的添加仅最小程度地降低了隔离性能。
图15B示出了在耦合的固态钳位电路(例如图中1504)的存在下，以及在没有耦合的固定钳位电路的情况下(例如图中1502)，在开路微机电开关 (MEMS)的输入端子与参考节点之间测量的回波损耗性能的示意性例子。如图15B所示，回波损耗性能在某些频率范围内(由较高，较小负值表示) 略有降低，但在某些频率范围内，回波损耗性能实际上在存在钳位的情况下有所改善电路。在图15B所示的整个频率范围内，在固态钳位电路(例如图中1504)的存在下，峰值回波损耗性能仍然优于裸MEMS器件情况(例如图中1502)中的峰值。
图15C示出了在耦合的固定钳位电路(例如图中1502)的存在下，以及缺少耦合的固态钳位电路(例如图中1504)时，在致动状态下的闭合微机电开关(MEMS)的端子之间测量的插入损耗性能的示意性例子。如图中1502 所示，与图中1502中的裸MEMS器件实例相比，图中1504中的插入损耗性能下降，但两个插入损耗特性在零到6千兆赫(GHz)的范围内都显示出小于1分贝(1dB)的损耗。
各种注释和例子
本文描述的每个非限制性实施例可以独立地存在，或者可以以与一个或多个其它实例的各种排列或组合组合。上述详细描述包括对作为详细描述的一部分的附图的参考。附图通过说明的方式示出可以实施本发明的具体实施例。这些实施例在本文中也称为“示例”。除了显示或描述的那些之外，这样的示例可以包括元件。然而，本发明人还考虑了仅提供示出或描述的那些元件的示例。此外，本发明人还考虑使用所示或所描述的那些元件(或其一个或多个方面)的任何组合或排列的示例，关于本文示出或描述的其他示例(或其一个或多个方面)，或者关于其特定示例(或其一个或多个方面)。
如果本文档与通过引用并入的任何文档之间的使用不一致，则本文档中的用法控制。
在本文件中，专利文献中常用的术语“一个”包括一个或多于一个，独立于“至少一个”或“一个或多个”的任何其他实例或用途。”在本文件中，术语“或”用于表示非排他性，或者除非另有说明，否则“A或B”包括“A但不是B”，“B但不是A”和“A和B”。在本文中，术语“包括”和“其中”用作各自术语“包括”和“其中”的简体英文等同词。此外，在以下权利要求中，术语“包括”和“包括”是开放式的，也就是说，除了在索赔中的这个术语之后列出的那些内容，还包括除了索赔中的这些术语之外的元素的系统、器件、文章、组成、制定或过程，仍然被认为属于该权利要求的范围。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不意图对其对象施加数字要求。
本文描述的方法示例可以是至少部分地机器或计算机实现的。一些示例可以包括编码有可操作以配置电子器件以执行如上述示例中所描述的方法的指令的计算机可读介质或机器可读介质。这种方法的实现可以包括诸如微代码、汇编语言代码、更高级语言代码等的代码。该代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，在例子中，代码可以有形存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频盘)、磁带盒、存储卡或棒、随机存取存储器RAM)、只读存储器(ROM)等。
上述描述旨在是说明性的而不是限制性的。例如，上述实施例(或其一个或多个方面)可以彼此组合使用。可以使用其它实施例，例如本领域普通技术人员在阅读上述描述之后。摘要提供符合37C.F.R.§1.72(b)，允许读者快速确定技术披露的性质。提交它的理解是，它不会用于解释或限制权利要求的范围或含义。另外，在上述详细描述中，各种特征可以被分组在一起以简化本公开。这不应被解释为意图无声公开的功能对于任何索赔是至关重要的。相反，本发明的主题可能在于比特定公开的实施例的所有特征的少。因此，以下权利要求被并入作为示例或实施例的详细描述中，其中每个权利要求独立地作为单独的实施例，并且预期这些实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定。

Claims (12)

1.一种具有微机电开关器件和固态箝位电路的电子电路，所述电子电路被构造为接收逻辑电平信号，并提供控制信号以响应于接收的逻辑电平信号来静电启动所述微机电开关器件，所述电子电路包括：
集成电路器件封装，包括：
第一基板；
位于所述第一基板之上或之内的集成微机电开关器件；
外壳，限定使周围环境和所述集成微机电开关器件隔离的区域；和
固态箝位电路，电连接所述微机电开关器件，并且被构造为抑制或压制由于瞬态过电压状态而引起的所述微机电开关器件的损坏，所述固态箝位电路包括第一集成二极管器件和第二集成二极管器件的串联布置的互补分支，其中同一分支中的所述第一集成二极管器件和第二集成二极管器件具有互补电容电压关系，所述第一集成二极管器件和第二集成二极管器件分别包括横向分开的阳极区域和阴极区域，所述阳极区域和阴极区域被布置为提供相对于参考节点的正向电压摆幅和负向电压摆幅的保护。
2.根据权利要求1所述的电子电路，其中所述第一集成二极管器件和第二集成二极管器件被布置以提供用于所述固态箝位电路的线性或大约线性整体电容电压关系。
3.根据权利要求1所述的电子电路，其中所述第一集成二极管器件包括由半导体器件内的正导电类型和负导电类型的区域的第一布置限定的第一类型的二极管；和
其中所述第二集成二极管器件包括由半导体器件内的正导电类型和负导电类型的第二布置限定的第二类型的二极管，所述第二布置包括与限定所述第一类型的二极管的相应区域相比具有互补导电类型的导电区域。
4.根据权利要求1至3中任一项所述的电子电路，其中所述固态箝位电路使用绝缘体上硅基板构造单片集成。
5.根据权利要求1至3中任一项所述的电子电路，其中所述固态箝位电路使用第二基板异构集成。
6.根据权利要求5所述的电子电路，其中所述第二基板包括限定所述参考节点的金属化层；和
其中所述参考节点和至少部分由包括为外壳的一部分的电绝缘材料限定的导电区域导电隔离。
7.根据权利要求1至3中任一项所述的电子电路，其中所述外壳是限定密封隔离区域以使所述集成微机电开关器件和周围环境隔离的密封外壳，所述密封外壳包含电绝缘材料。
8.根据权利要求7所述的电子电路，其中第二基板包括所述密封外壳的一部分。
9.根据权利要求1至3中任一项所述的电子电路，其中所述固态箝位电路与所述微机电开关器件在相同的基板之上或之内共集成。
10.根据权利要求9所述的电子电路，其中所述固态箝位电路的至少一部分位于所述微机电开关器件正上方或正下方的基板内。
11.根据权利要求1至3中任一项所述的电子电路，其中所述固态箝位电路和所述微机电开关器件放置在层叠基板上，所述层叠基板包括和其上或其中制造所述微机电开关器件的基板不同的材料。
12.一种保护微机电开关器件的方法，该方法包括：
使信号耦合到容纳所述微机电开关器件的封闭集成电路器件封装；
在瞬态过电压状态期间使用电耦合所述微机电开关器件的固态箝位电路，抑制或压制所述信号对所述微机电开关器件的损坏，所述固态箝位电路包括为所述集成电路器件封装的一部分；以及
使用第一集成二极管器件和第二集成二极管器件的互补分支的串联布置补偿包括作为固态箝位电路的一部分的二极管的非线性电容电压关系，其中同一分支中的所述第一集成二极管器件和第二集成二极管器件具有互补电容电压关系，所述第一集成二极管器件和第二集成二极管器件分别包括横向分开的阳极区域和阴极区域；
其中使用控制电路控制所述微机电开关器件的状态，所述控制电路被构造为接收逻辑电平信号，并提供控制信号以响应于接收的逻辑电平信号来静电启动所述微机电开关器件，所述控制电路包括为所述集成电路器件封装的一部分。
CN201710843643.6A 2016-09-19 2017-09-19 用于mems开关器件的保护方案 Active CN107840303B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/269,086 US10529518B2 (en) 2016-09-19 2016-09-19 Protection schemes for MEMS switch devices
US15/269,086 2016-09-19

Publications (2)

Publication Number Publication Date
CN107840303A CN107840303A (zh) 2018-03-27
CN107840303B true CN107840303B (zh) 2020-07-14

Family

ID=61302501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710843643.6A Active CN107840303B (zh) 2016-09-19 2017-09-19 用于mems开关器件的保护方案

Country Status (3)

Country Link
US (1) US10529518B2 (zh)
CN (1) CN107840303B (zh)
DE (1) DE102017121611B4 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199424B1 (en) * 2017-07-19 2019-02-05 Meridian Innovation Pte Ltd Thermoelectric-based infrared detector having a cavity and a MEMS structure defined by BEOL metals lines
US10418294B1 (en) * 2018-05-15 2019-09-17 Texas Instruments Incorporated Semiconductor device package with a cap to selectively exclude contact with mold compound
DE102018214475A1 (de) * 2018-08-27 2020-02-27 Robert Bosch Gmbh ESD-Schutzvorrichtung für ein MEMS-Element
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
CN112919403A (zh) * 2019-12-06 2021-06-08 研能科技股份有限公司 微流体致动器装置
US11501928B2 (en) 2020-03-27 2022-11-15 Menlo Microsystems, Inc. MEMS device built on substrate with ruthenium based contact surface material
US20220311326A1 (en) * 2021-03-24 2022-09-29 Psemi Corporation Power converters and methods for protecting power converters
US11646576B2 (en) 2021-09-08 2023-05-09 Analog Devices International Unlimited Company Electrical overstress protection of microelectromechanical systems
DE102021212369A1 (de) 2021-11-03 2023-05-04 Robert Bosch Gesellschaft mit beschränkter Haftung Relais und Verfahren zum Betreiben eines Relais

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755502A (zh) * 2004-09-27 2006-04-05 Idc公司 用于防止干涉式调制器静电放电的方法及装置
CN101026053A (zh) * 2006-02-20 2007-08-29 三星电子株式会社 向下类型mems开关及其制造方法
CN104520996A (zh) * 2012-04-30 2015-04-15 维斯普瑞公司 可编程部件的混合技术组合件
CN105679607A (zh) * 2009-01-05 2016-06-15 意法半导体亚太私人有限公司 微电子机械系统

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183633B2 (en) * 2001-03-01 2007-02-27 Analog Devices Inc. Optical cross-connect system
US6531331B1 (en) 2002-07-16 2003-03-11 Sandia Corporation Monolithic integration of a MOSFET with a MEMS device
US6930569B2 (en) * 2003-07-31 2005-08-16 Discera Micromechanical resonator having short support beams
US7247246B2 (en) 2003-10-20 2007-07-24 Atmel Corporation Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
US7405861B2 (en) * 2004-09-27 2008-07-29 Idc, Llc Method and device for protecting interferometric modulators from electrostatic discharge
CN101218654B (zh) 2005-07-08 2012-08-08 模拟设备公司 Mems开关装置保护
US7751173B2 (en) 2006-02-09 2010-07-06 Kabushiki Kaisha Toshiba Semiconductor integrated circuit including circuit for driving electrostatic actuator, micro-electro-mechanical systems, and driving method of electrostatic actuator
US8212320B1 (en) * 2006-03-15 2012-07-03 National Semiconductor Corporation High voltage tolerant ESD device
US7529017B1 (en) * 2006-05-25 2009-05-05 Silicon Light Machines Corporation Circuit and method for snapdown prevention in voltage controlled MEMS devices
US7643256B2 (en) * 2006-12-06 2010-01-05 General Electric Company Electromechanical switching circuitry in parallel with solid state switching circuitry selectively switchable to carry a load appropriate to such circuitry
US20090161277A1 (en) 2007-12-21 2009-06-25 Robert Roesner Method and device for preventing damage to a semiconductor switch circuit during a failure
JP2010129371A (ja) * 2008-11-27 2010-06-10 Toshiba Corp スイッチ及びｅｓｄ保護素子
US8334729B1 (en) 2009-03-19 2012-12-18 Rf Micro Devices, Inc. Elimination of hot switching in MEMS based impedance matching circuits
EP2264763A1 (en) 2009-06-15 2010-12-22 Imec Breakdown protection for electrostatically actuated MEMS devices
US8193640B2 (en) * 2009-08-10 2012-06-05 United Microelectronics Corp. MEMS and a protection structure thereof
US8330224B2 (en) 2009-09-18 2012-12-11 Meggitt (San Juan Capistrano), Inc. Integrated MEMS and ESD protection devices
US8193595B2 (en) 2009-12-31 2012-06-05 Stmicroelectronics, Inc. Method of forming a die having an IC region adjacent a MEMS region
JP5537180B2 (ja) 2010-02-16 2014-07-02 株式会社東芝 静電型アクチュエータ装置
US8537507B2 (en) * 2010-11-04 2013-09-17 General Electric Company MEMS-based switching systems
US8638093B2 (en) 2011-03-31 2014-01-28 General Electric Company Systems and methods for enhancing reliability of MEMS devices
FR2977738B1 (fr) 2011-07-04 2015-01-16 Mersen France Sb Sas Systeme d'interruption de courant continu apte a ouvrir une ligne de courant continu a comportement inductif
JPWO2013175794A1 (ja) * 2012-05-25 2016-01-12 パナソニックＩｐマネジメント株式会社 電圧非直線性抵抗体およびこれを用いた積層バリスタ
US9001530B2 (en) * 2012-06-29 2015-04-07 Finisar Corporation Integrated circuit with voltage conversion
US9114977B2 (en) * 2012-11-28 2015-08-25 Invensense, Inc. MEMS device and process for RF and low resistance applications
US8748205B1 (en) 2012-11-30 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure with adaptable inter-substrate bond
EP2741330A1 (en) 2012-12-06 2014-06-11 Nxp B.V. ESD protection
US9911563B2 (en) 2013-07-31 2018-03-06 Analog Devices Global MEMS switch device and method of fabrication
US20150325393A1 (en) * 2014-05-08 2015-11-12 Analog Devices Global MEMS Switch
US10033179B2 (en) 2014-07-02 2018-07-24 Analog Devices Global Unlimited Company Method of and apparatus for protecting a switch, such as a MEMS switch, and to a MEMS switch including such a protection apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755502A (zh) * 2004-09-27 2006-04-05 Idc公司 用于防止干涉式调制器静电放电的方法及装置
CN101026053A (zh) * 2006-02-20 2007-08-29 三星电子株式会社 向下类型mems开关及其制造方法
CN105679607A (zh) * 2009-01-05 2016-06-15 意法半导体亚太私人有限公司 微电子机械系统
CN104520996A (zh) * 2012-04-30 2015-04-15 维斯普瑞公司 可编程部件的混合技术组合件

Also Published As

Publication number Publication date
US10529518B2 (en) 2020-01-07
DE102017121611B4 (de) 2021-03-25
DE102017121611A1 (de) 2018-03-22
CN107840303A (zh) 2018-03-27
US20180083439A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
CN107840303B (zh) 用于mems开关器件的保护方案
US11456596B2 (en) USB type-C load switch ESD protection
US7795713B2 (en) Semiconductor device and method for producing the same
CN205789962U (zh) 电路和封装式电子设备
US8000068B2 (en) ESD protection for field effect transistors of analog input circuits
US8482072B2 (en) Semiconductor die with integrated electro-static discharge device
US9368434B2 (en) Electronic component
EP2497109A2 (en) Package configurations for low emi circuits
CN107403831A (zh) 半导体器件
JP2004254086A (ja) スイッチ回路装置
US8836418B2 (en) High frequency semiconductor switch
US10770576B2 (en) Power MOSFET device and manufacturing process thereof
JP2008117962A (ja) 半導体リレー
US9653387B2 (en) Semiconductor component and method of manufacture
US7173291B2 (en) Vertical protecting element formed in semiconductor substrate and semiconductor device using the same
TWI788213B (zh) 雙向靜電放電保護裝置
US11107807B1 (en) IC package having a metal die for ESP protection
US20040056339A1 (en) Semiconductor component with ESD protection
US9041113B2 (en) Semiconductor integrated device
US20210074621A1 (en) Semiconductor package
US20150303152A1 (en) Semiconductor package and semiconductor module including the same
JPH1140746A (ja) サージ保護回路装置およびこれに用いる半導体素子構造
JP2001345426A (ja) 半導体装置
JP2005116648A (ja) Ｅｓｄ保護素子及びｅｓｄ保護素子内蔵集積回路
KR20010095799A (ko) 반도체소자의 보호소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Bermuda (UK), Hamilton

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK), Hamilton

Patentee before: ANALOG DEVICES GLOBAL

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220114

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.

TR01 Transfer of patent right