CN107786254B - 使用串行化器/并行化器技术的远程调谐器时钟分配 - Google Patents

使用串行化器/并行化器技术的远程调谐器时钟分配 Download PDF

Info

Publication number
CN107786254B
CN107786254B CN201710748112.9A CN201710748112A CN107786254B CN 107786254 B CN107786254 B CN 107786254B CN 201710748112 A CN201710748112 A CN 201710748112A CN 107786254 B CN107786254 B CN 107786254B
Authority
CN
China
Prior art keywords
radio module
signal
tuner
reference signal
serializer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710748112.9A
Other languages
English (en)
Other versions
CN107786254A (zh
Inventor
M·维特
A·沙塔洛夫
A·海伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of CN107786254A publication Critical patent/CN107786254A/zh
Application granted granted Critical
Publication of CN107786254B publication Critical patent/CN107786254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/10—Polarisation diversity; Directional diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/12—Frequency diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Radio Transmission System (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Noise Elimination (AREA)

Abstract

一种通信系统包括第一无线电模块和第二无线电模块。所述第一无线电模块包括调谐器，所述调谐器通信地耦合到参考信号生成器，所述参考信号生成器被配置为生成用于所述调谐器的第一参考信号。所述第一无线电模块还包括串行化器，所述串行化器被配置为将所述调谐器输出的信号串行化。所述第二无线电模块包括并行化器，所述并行化器被配置为从所述第一无线电模块的所述串行化器接收所述信号的串行化版本并且将所述信号的所述串行化版本并行化。所述第二无线电模块还包括第二调谐器，所述第二调谐器通信地耦合到时钟恢复电路。所述时钟恢复电路被配置为基于所述第一信号的并行化版本来生成用于所述第二调谐器的第二参考信号，其中，所述第二参考信号的频率和相位被锁定在第一参考信号。

Description

使用串行化器/并行化器技术的远程调谐器时钟分配
相关申请的交叉引用
本申请基于35 U.S.C.§119(e)要求享受于2016年8月26日提交的、标题为“REMOTETUNER CLOCK DISTRIBUTION USING SERIALIZER/DESERIALIZER TECHNOLOGY”的美国临时申请序列号 No.62/379,842的权益，以引用方式将上述申请的全部内容并入本文。本申请还基于35 U.S.C.§119(e)要求享受于2017年5月17日提交的、标题为“REMOTE TUNER CLOCKDISTRIBUTION USING SERIALIZER/DESERIALIZER TECHNOLOGY”的美国临时申请序列号No.62/507,536的权益，以引用方式将上述申请的全部内容并入本文。
技术领域
本申请一般涉及通信系统，更具体地涉及用于使用串行化器/并行化器技术的远程调谐器时钟分配。
背景技术
通信系统可以采用分集接收方案，以通过利用具有不同的相应信道特性的多个通信信道来提高信号可靠性。信道分集的示例包括但不限于：时间分集、频率分集、空间分集、极化分集、多用户分集、合作分集、其组合，等等。分集接收通常由两个或更多个共置的调谐器来执行，使得它们可以运行相同的频率参考。例如，FM分集解决方案具有位于头单元(例如，车辆头单元)或远程无线电模块(例如，位于相应的天线或天线集合附近的无线电模块)内的调谐器和基带解调器。调谐器可以位于其相应的天线附近，以便在从天线向调谐器发送信号时减小信号损失和/或减小用于调谐器和其相应的天线之间的连接所需要的电缆的数量或长度。然而，在分集接收方案中，可能期望的是将天线定位在不同的位置处，以提供空间分集和/或防止天线之间的干扰。在这些解决方案中，将调谐器置于其相应的天线附近要求针对每个天线或天线集合的每个无线电模块具有其自己的频率参考(例如，其自己的时钟信号)。针对每个无线电模块使用单独的频率参考(例如，单独的时钟)的分集接收可能由于晶体频率误差而是不可靠的，并且用于时钟同步的数字反馈技术是复杂的而且易于遭受启动问题。结果，存在对能够在相同或基本相同的频率参考处(例如，使用相同或基本相同的时钟信号)来操作多个无线电模块的分集接收方案的需求。
发明内容
一种通信系统，包括：第一无线电模块，所述第一无线电模块包括至少一个第一调谐器，所述至少一个第一调谐器通信地耦合到参考信号生成器，所述参考信号生成器被配置为生成用于所述至少一个第一调谐器的第一参考信号，所述第一无线电模块还包括串行化器，所述串行化器被配置为将所述至少一个第一调谐器输出的第一信号串行化；第二无线电模块，所述第二无线电模块包括并行化器，所述并行化器被配置为从所述串行化器接收所述第一信号的串行化版本，并且还被配置为将所述第一信号的所述串行化版本并行化，所述第二无线电模块还包括至少一个第二调谐器，所述至少一个第二调谐器通信地耦合到时钟恢复电路，所述时钟恢复电路被配置为基于所述第一信号的并行化版本来生成用于所述至少一个第二调谐器的第二参考信号，其中，所述第二参考信号的频率和相位被锁定在第一参考信号；以及基带处理器，所述基带处理器与所述第一无线电模块和所述第二无线电模块相通信，所述基带处理器远离所述第一无线电模块或所述第二无线电模块中的至少一者而定位。
一种无线电模块，包括：并行化器，所述并行化器被配置为从第一无线电模块的串行化器接收信号的串行化版本，并且还被配置为将所述信号的所述串行化版本并行化；至少一个调谐器；以及时钟恢复电路，所述时钟恢复电路通信地耦合到所述并行化器和所述至少一个调谐器，所述时钟恢复电路被配置为基于所述信号的并行化版本来生成用于所述至少一个调谐器的参考信号，其中，所述参考信号的频率和相位被锁定在所述第一无线电模块的参考信号生成器输出的第一参考信号。
一种提供用于与第一无线电模块物理地分离的第二无线电模块的参考信号的方法，包括：在所述第一无线电模块处生成第一参考信号；将至少一个第一调谐器与所述第一参考信号同步；将所述至少一个第一调谐器输出的第一信号串行化；将所述第一信号的串行化版本从所述第一无线电模块发送给所述第二无线电模块；在所述第二无线电模块处将所述第一信号的所述串行化版本并行化；以及利用所述第二无线电模块处的时钟恢复电路，基于所述第一信号的并行化版本来生成第二参考信号，其中，所述第二参考信号的频率和相位被锁定在所述第一参考信号。
附图说明
参照附图描述了具体实施方式。在描述的不同实例中以及在附图中使用相同的参考标记可以指示相似或相同的项目。在下文具体实施方式和附图中公开了本公开内容的各个实施例或示例(“示例”)。附图不是必要地按比例的。通常，除非在权利要求中另外提供，否则可以以任意次序来执行公开的过程的操作。
图1是根据本公开内容的示例性实施例，示出了具有采用串行化器/并行化器技术来从第一无线电模块向第二无线电模块提供参考信号的分集接收方案的通信系统的框图。
图2是根据本公开内容的示例性实现方式，示出了用于在通信系统(诸如图1中示出的通信系统)中从第一无线电模块向第二无线电模块提供参考信号的过程的流程图。
具体实施方式
在通信系统中采用分集接收方案来提高信号可靠性。例如，分集接收方案实现在包括但不限于以下各项的通信系统中：无线电通信系统、电信系统、安全系统、声音系统、电视广播系统、互联网广播系统、传感器系统、控制系统、功率分配网络等等。分集接收方案通过利用具有不同的相应信道特性的多个通信信道来提高信号可靠性。信道分集的示例包括但不限于：时间分集、频率分集、空间分集、极化分集、多用户分集、合作分集、其组合，等等。
分集接收方案通常采用多个天线，其中，来自每个天线的信号被缓冲并且通过相应的电缆(例如，同轴电缆)被发送给头单元，在头单元中，至少一个调谐器接收来自天线的信号。调谐器可以位于其相应的天线附近，以便在从天线向调谐器发送信号时减小信号损失和/或减小用于调谐器和其相应的天线之间的连接所需要的电缆的数量或长度。然而，如上文论述的，分集接收方案通常采用不同位置处的天线(例如，以提供空间分集和/或防止天线之间的干扰)。将调谐器置于其相应的天线附近要求每个无线电模块具有其自己的频率参考(例如，其自己的参考信号生成器)。然而，针对每个无线电模块使用单独的频率参考(例如，单独的参考信号生成器)的分集接收方案可能由于晶体频率误差而是不可靠的。
公开了用于通信系统的分集接收方案。在一个实现方式中，通信系统可以包括物理地分离的和/或彼此远离定位的两个或更多个无线电模块(例如，至少第一无线电模块和第二无线电模块)。第一无线电模块包括通信地耦合到参考信号生成器的至少一个调谐器，参考信号生成器被配置为生成用于调谐器的第一参考信号。第一无线电模块还包括串行化器，串行化器被配置为将调谐器输出的信号串行化。第二无线电模块包括并行化器，并行化器被配置为从第一无线电模块的串行化器接收信号的串行化版本，并且将信号的串行化版本并行化。第二无线电模块还包括通信地耦合到时钟恢复电路的至少一个(第二)调谐器。时钟恢复电路被配置为基于第一信号的并行化版本来生成用于第二调谐器的第二参考信号，其中第二参考信号的频率和相位被锁定在第一参考信号。并行化器提供低抖动输出，时钟恢复电路可以对低抖动输出进行处理以生成用于第二无线电模块的第二参考信号。以这种方式，系统可以通过为第二无线电模块中的一个或多个调谐器提供频率和相位被锁定在第一无线电模块的频率参考(例如，晶体或其它参考信号生成器)的频率参考(例如，第二参考信号)，来提供鲁棒的分集接收。
示例性实现方式
图1是根据本公开内容的示例性实施例，示出了通信系统100的框图。在实施例中，通信系统100包括但不限于：无线电通信系统、电信系统、安全系统、声音系统、电视广播系统、互联网广播系统、传感器系统、控制系统、功率分配网络等等。通信系统100包括可以是物理地分离的和/或彼此远离定位的至少两个无线电模块(例如，至少第一无线电模块102和第二无线电模块118)。例如，第一无线电模块102和第二无线电模块118 可以具有各自的外壳(例如，外壳103和外壳119)，外壳为第一无线电模块102和第二无线电模块118的相应组件中的一些或全部组件限定物理边界。第一无线电模块102和第二无线电模块118被配置为提供用于分集接收方案的多个通信信道。第一无线电模块102和第二无线电模块118实现的信道分集的示例可以包括但不限于：时间分集(例如，其中多个版本的信号在不同的时刻被发送)、频率分集(例如，其中信号在若干广播频率处被发送)、空间分集(例如，其中信号在若干传播路径上被发送)、极化分集(例如，其中多个版本的信号利用具有不同的相应极化特性的天线被发送)、多用户分集、合作分集、其组合，等等。
第一无线电模块102和第二无线电模块118实现的通信信道包括由第一无线电模块102和第二无线电模块118的各自的天线接收的多个广播信道。在一些实施例中，多个广播信道包括多个不同的广播信道。例如，多个不同的广播信道可以包括不同的陆地广播信道、不同的地理定位信号、不同的卫星广播信道等等。多个不同的广播信道可以包括不同信道类型的组合。例如，多个不同的广播信道可以包括陆地广播信道和地理定位信号的组合、陆地广播信道和卫星广播信道的组合、卫星广播信道和地理定位信号、陆地广播信道的组合、卫星广播信道和地理定位信号的组合、或者不同信道类型的任何其它组合。第一无线电模块102和第二无线电模块118 的各自的天线接收的广播信道的示例可以包括但不限于：调幅(AM)信道、调频(FM)信道、数字音频广播(DAB)信道、卫星无线电信道、数字电视(DTV)广播信道、卫星电视信道、全球导航卫星系统(GNSS)信号、射频(RF)通信信号、光通信信号、蜂窝塔信号、微波通信信号和其组合。
第一无线电模块102包括至少一个调谐器106，调谐器106具有通信地耦合到调谐器106的相应的天线108。在一些实施例中，第一无线电模块 102还可以包括至少一个额外的调谐器110，调谐器110也可以具有通信地耦合到调谐器110的相应的天线112。在一些实施例中，两个或更多个调谐器(例如，调谐器106和调谐器110)可以通信地耦合到共享的天线(例如，共享的多频带天线)。调谐器106可以通信地耦合到参考信号生成器104(例如，晶体振荡器(XO)、温度补偿晶体振荡器(TCXO)等等)。参考信号生成器104可以生成用于调谐器106和第一无线电模块102的任何其它调谐器(例如，调谐器110)或其它组件(例如，串行化器114)的第一参考信号(fREF)。调谐器106可以经由通信链路111(例如，一条或多条导线、迹线等)来向调谐器110传送fREF。在一些实施例中，通信链路111耦合到调谐器106的输出缓冲器，输出缓冲器中继fREF或经缓冲版本的fREF。在一些实施例中，调谐器106基于用于第一无线电模块102的其它调谐器(例如，调谐器110)或其它组件(例如，串行化器114)的第一参考信号来输出时钟信号(PCLK)。例如，调谐器106可以经由通信链路105(例如，一条或多条导线、迹线等)来向调谐器110和串行化器114传送PCLK。调谐器106还可以被配置为经由通信链路107(例如，一条或多条导线、迹线等) 来向调谐器110和串行化器114传送字选择(WS)信号。WS信号可以包括从第一状态(例如，高或“1”)切换到第二状态(例如，低或“0”)(反之亦然)的信号，以指示具有根据fREF和/或PCLK控制的传输速率的一系列数据区段中的下一数据区段(例如，下一字)的传输。调谐器(例如，调谐器106和调谐器110)还可以被配置为经由数据线109和113来向串行化器114传送数据信号(例如，广播信号)。在一些实施例中，调谐器106 具有至少两条相应的数据线109，以及调谐器110 具有至少两条相应的数据线113。然而，在其它实施例中，每个调谐器可以具有一条相应的数据线或者任意数量的相应的数据线。
第一无线电模块102的串行化器114被配置为将第一无线电模块102 的一个或多个调谐器(例如，调谐器106和/或110)输出的信号串行化。在一个实施例中，串行化器114被配置为将调谐器106输出的第一信号串行化。要注意的是，除非另外说明，否则对“第一”或“第二”组件或信号的任何引用不指示任何次序。这些术语在本文中用于区分组件、信号等等。串行化器114输出通信地耦合到电缆116(例如，同轴电缆、双绞线电缆等等)。在一些实施例中，电缆116包括单条电缆(例如，单条同轴电缆、单条双绞线电缆等等)，其中串行化器114被配置为在经由电缆116传输信号之前，将来自一个调谐器(例如，调谐器106或调谐器110)或多个调谐器(例如，调谐器106和调谐器110)的信号串行化。在一些实施例中，串行化器114被配置为将来自多个调谐器(例如，调谐器106和调谐器110) 的多个数字化信道在单个输出上串行化以经由电缆116进行传输。串行化器114被配置为向第二无线电模块118发送第一信号的串行化版本。例如，串行化器114可以被配置为经由电缆116来发送第一信号的串行化版本。
第二无线电模块118包括并行化器120，并行化器120被配置为从第一无线电模块102中的调谐器(例如，调谐器106和/或调谐器110)接收串行化器114发送的信号的串行化版本。例如，并行化器120被配置为从串行化器114接收第一信号的串行化版本。在一个实施例中，并行化器120 被配置为经由电缆116来从串行化器114接收第一信号的串行化版本。并行化器120被配置为将第一信号的串行化版本并行化。在一些实施例中，第一信号包括PCLK的串行化版本。例如，并行化器120输出可以经由通信链路125(例如，一条或多条导线、迹线等)传送到第二无线电模块118 的各个组件(例如，时钟恢复电路122、调谐器124、调谐器128、串行化器132等)的PCLK的并行化版本。并行化器120还可以被配置为经由通信链路127(例如，一条或多条导线、迹线等)来向第二无线电模块118 的各个组件(例如，时钟恢复电路122、调谐器124、调谐器128、串行化器 132等)传送WS信号的并行化版本。并行化器120还可以被配置为经由一条或多条数据线129来从第一无线电模块102向第二无线电模块118的串行化器132传送并行化的数据信号(例如，广播信号)。在一些实施例中，并行化器120具有至少四条相应的数据线129。然而，在其它实施例中，并行化器120可以具有一条相应的数据线或者任意数量的相应的数据线。
第二无线电模块118包括经由通信链路125通信地耦合到并行化器120 的时钟恢复电路122。在一些实施例中，时钟恢复电路122包括锁相环(PLL) 121和振荡器123(例如，压控振荡器(VCO)、压控晶体振荡器(VXCO)、数控晶体振荡器(DCXO)等等)。时钟恢复电路122的组件中的一些或全部组件可以被实现成并行化器120的集成部分，并且因此可以不在所有情况下都要求单独的时钟恢复电路。时钟恢复电路122被配置为基于第一信号的并行化版本(例如，基于PCLK的并行化版本)来生成用于第二无线电模块118的第二参考信号(fREF2)。fREF2是频率和相位被锁定的fREF(即，第一无线电模块102的参考信号生成器104输出的参考信号)。例如，fREF2可以与fREF相同或几乎相同。在美国专利No.8,780,939、美国专利No. 8,368,436、美国专利No.6,081,572、美国专利No.8,488,657和美国专利No. 9,077,348中描述了使用串行化器/并行化器(SerDes)设备的时钟恢复方案的一些示例，上述专利全部通过引用方式并入本文。时钟恢复电路122可以被配置为实现任何这种时钟恢复方案等等。通常，SerDes接口可以包括来自宽总线的数据在其处被组合以生成用于窄总线的数据的任何接口。例如，SerDes接口可以包括时钟化接口(例如，SPI、I2S等)或者利用嵌入式时钟和数据分组的系统(例如，以太网、JESD204b等)。SerDes接口还可以实现同步方法，由此时钟信号或者实现的编码方案和嵌入式时钟用于对调谐器进行同步。时钟可以是外部时钟或者接口的集成部分。SerDes接口的示例可以包括但不限于：串行化器/并行化器对、高清多媒体接口 (HDMI)设备、数字视觉接口(DVI)设备、外部组件互连快速(PCIe) 设备、IC间声音(I2S)设备、串行外围接口(SPI)设备、JESD204b接口设备、以太网设备、FDP链路设备、千兆比特多媒体串行链路(GMSL)设备等等。
第二无线电模块118还包括至少一个调谐器124，调谐器124具有通信地耦合到调谐器124的相应的天线126。在一些实施例中，第二无线电模块118还包括至少一个额外的调谐器128，调谐器128也可以具有通信地耦合到调谐器128的相应的天线130。在一些实施例中，两个或更多个调谐器(例如，调谐器124和调谐器128)可以通信地耦合到共享的天线(例如，共享的多频带天线)。调谐器(例如，调谐器124和/或调谐器128)通信地耦合到时钟恢复电路122。如上文论述的，时钟恢复电路122被配置为生成fREF2，作为用于调谐器124和第二无线电模块118的任何其它调谐器(例如，调谐器128)或其它组件(例如，串行化器132)的参考信号。以这种方式，物理地分离的和/或彼此远离地定位的多个无线电模块(例如，无线电模块 102和118)仍然可以在相同的频率和相位处操作。在一些实施例中，调谐器124经由通信链路141(例如，一条或多条导线、迹线等)通信地耦合到时钟恢复电路122并且被配置为从时钟恢复电路122接收fREF2。调谐器124 可以经由通信链路143(例如，一条或多条导线、迹线等)来向调谐器128 传送fREF2。在一些实施例中，通信链路143耦合到调谐器124的输出缓冲器，输出缓冲器中继fREF2或经缓冲版本的fREF2。调谐器(例如，调谐器124 和调谐器128)还可以被配置为经由数据线131和133来向串行化器132传送数据信号(例如，广播信号)。在一些实施例中，调谐器124 具有至少两条相应的数据线131，以及调谐器128 具有至少两条相应的数据线133 。然而，在其它实施例中，每个调谐器可以具有一条相应的数据线或者任意数量的相应的数据线。
通信系统100可以包括被配置为从调谐器(例如，调谐器106、调谐器 110、调谐器124和/或调谐器128)接收信号的基带处理器138。基带处理器138可以被配置为利用信号来执行分集接收算法。在实施例中，基带处理器138可以包括耦合到存储器的处理器。处理器可以包括任意数量的微处理器、数字信号处理器、微控制器、电路、现场可编程门阵列(FPGA) 或其它处理系统、以及用于存储由通信系统100存取和生成的数据、可执行代码和其它信息的常驻存储器或外部存储器。处理器可以执行体现在非暂时性计算机可读介质中的、实现本文描述的技术的一个或多个软件程序。处理器不受用于形成其的材料或其中采用的处理机制的限制，并且因此可以经由半导体和/或晶体管(例如，使用电子集成电路(IC)组件)等等来实现。
基带处理器138的存储器可以是有形的计算机可读存储介质，其提供存储功能以存储与通信系统100的操作相关联的各种数据和/或程序代码 (诸如软件程序和/或代码段)、或者用于指导处理器以及可能的通信系统 100的其它组件执行本文描述的功能的其它数据。因此，存储器可以存储数据，诸如用于操作通信系统100(包括其组件)的指令的程序，等等。应当注意的是，虽然描述了单个存储器，但是可以采用广泛的多种多样的存储器的类型和组合(例如，有形的、非暂时性存储器)。存储器可以与处理器集成，可以包括独立的存储器，或者可以是两者的组合。存储器的一些示例可以包括可移动和/或不可移动存储器组件，诸如随机存取存储器 (RAM)、只读存储器(ROM)、闪存(例如，安全数字(SD)存储器卡、微型SD存储器卡和/或微SD存储器卡)、磁存储器、光存储器、通用串行总线(USB)存储器设备、硬盘存储器、外部存储器等等。在实现方式中，存储器可以包括可移动集成电路卡(ICC)存储器，诸如用户身份模块(SIM) 卡、通用用户身份模块(USIM)卡、通用集成电路卡(UICC)等等提供的存储器。
基带处理器138与第一无线电模块102和第二无线电模块118相通信。基带处理器138可以远离第一无线电模块102和/或第二无线电模块118而定位(例如，可以置于与第一无线电模块102和/或第二无线电模块118物理地分离)。在一些实施例中，基带处理器138可以置于具有外壳137的头单元136中，外壳137将头单元136的组件中的一些或全部组件物理地与第一无线电模块102和第二无线电模块118分离。在其它实施例中，基带处理器138可以置于无线电模块中的一个无线电模块中(例如，在第二无线电模块118中)。要注意的是，可以以图1中示出的方式将任意数量的无线电模块链接在一起，其中，第一无线电模块102包括参考信号生成器104，以及第一无线电模块和基带处理器138之间的额外的无线电模块均包括时钟恢复电路122，时钟恢复电路122被配置为生成具有与参考信号生成器 104输出的第一参考信号相同或基本相同的相位和频率特性的相应的时钟信号。
在基带处理器138位于与无线电模块102和118分离的头单元136中 (如图1所示)的实施例中，第二无线电模块118可以包括串行化器132，串行化器132被配置为将第二无线电模块118的一个或多个调谐器(例如，调谐器124和/或128)输出的信号串行化。串行化器132还可以被配置为将来自第一无线电模块102的信号重新串行化。例如，串行化器132可以被配置为：在第一无线电模块102处将第一信号串行化并且在第二无线电模块118处将其并行化之后，将第一信号重新串行化。串行化器132输出可以通信地耦合到电缆134(例如，同轴电缆、双绞线电缆等等)。在一些实施例中，电缆134包括单条电缆(例如，单条同轴电缆、单条双绞线电缆等等)，其中串行化器132被配置为将来自第二无线电模块118的至少一个调谐器(例如，调谐器124和/或128)的信号串行化，或者将来自第一无线电模块102的至少一个调谐器(例如，调谐器106和/或调谐器110) 的信号在一个输出(即，串行化器132输出)上重新串行化以经由电缆134 进行传输。串行化器132可以被配置为将来自第一无线电模块102的至少一个调谐器和/或第二无线电模块118的至少一个调谐器的信号的串行化版本发送给头单元136以用于基带处理器138进行进一步的处理(例如，解调和/或分集接收处理)。例如，串行化器132可以被配置为经由电缆134 来发送信号的串行化版本。头单元136可以包括被配置为从调谐器接收串行化版本的信号的并行化器140。例如，并行化器140可以被配置为经由电缆134来接收信号的串行化版本。并行化器140还可以被配置为将信号的串行化版本并行化并且向基带处理器136发送信号的并行化版本。在一个实施例中，并行化器140经由通信链路145来向基带处理器138 发送信号的并行化版本。例如，通信链路145可以包括多条数据线、PCLK信号线、 WS信号线等等。
要注意的是，第一无线电模块102的一个或多个调谐器(例如，调谐器106和/或调谐器110)不需要是激活的以便利用第二无线电模块118的一个或多个调谐器(例如，调谐器124 和/或调谐器128 )来接收信号。类似地，第二无线电模块118的调谐器不需要是激活的以便利用第一无线电模块102的调谐器来接收信号。当采用分集接收方案时，第一无线电模块 102和第二无线电模块118两者都可以是激活的。例如，基带处理器138可以被配置为从第一无线电模块102的调谐器(例如，调谐器106和/或调谐器110)并且从第二无线电模块118的调谐器(例如，调谐器124 和/或调谐器128 )接收类似的(例如，相同的信号类型或频带)或不同的信号。基带处理器138可以被配置为组合这些信号或者从这些信号中进行选择，以使用不同的调谐器特性和/或其相应的天线位置。基带处理器138可以被配置为使用信号来执行分集接收算法。例如，在一个实施例中，基带处理器 138被配置为(例如，从多个接收到的信号中)选择最强的信号。在另一个实施例中，基带处理器138被配置为对多个信号进行组合或平均以提高信号性能。
在实施例中，调谐器(例如，调谐器106、调谐器110、调谐器124 和 /或调谐器128 )被配置为输出数字数据流。在一些实施例中，调谐器输出的数字数据流包括作为独特的信号或者与数字数据流中的其它数据组合的参考信号(例如，第一参考信号或第二参考信号)。数字数据流的一种示例性格式是I2S格式，其包括时钟信号、字帧信号、同相数据(I-数据)分量和正交数据分量(Q-数据)。串行化器(例如，串行化器114或串行化器132) 可以被配置为将时钟信号用作主时钟信号以及将其它线用作一般输入。在一些实施例中，串行化器(例如，串行化器114或串行化器132)被配置为接受多条线(例如，多至14条或更多)，使得许多调谐器可以位于无线电模块中(例如，位于无线电模块102或无线电模块118中)。在实施例中，调谐器(例如，调谐器106)可以生成具有与参考信号生成器104生成的参考信号的分数关系的时钟信号。在其它实施例中，时钟信号与参考信号相同或基本相同。在其它实施例中，时钟信号是基于参考信号的并且是由调谐器106和参考信号生成器104之间的电路生成的。
在一些实施例中，通信系统100采用同轴电缆供电(power-over-coax) (例如，经由电缆116和/或134)来向串行化器/并行化器(SerDes)设备 (例如，串行化器114、并行化器120、串行化器132和/或并行化器140) 提供电力。通信系统100还可以采用同轴电缆供电来向调谐器(例如，调谐器106、调谐器110、调谐器124 和/或调谐器128 )提供电力。在一些实施例中，SerDes设备(例如，串行化器114、并行化器120、串行化器132 和/或并行化器140)中的相应的一个SerDes设备内的控制信道可以用于经由I2C格式化的命令来对调谐器(例如，调谐器106、调谐器110、调谐器124 和/或调谐器128 )进行编程。采用SerDes设备经由电缆116和134进行通信可以消除对激活的天线缓冲器(例如，低噪音放大器(LNA))、单独的电力电缆和单独的控制线的需求。另外，将调谐器(例如，调谐器106、调谐器110、调谐器124 和/或调谐器128 )放置在无线电模块(例如，无线电模块102和/或无线电模块118)中而不是将调谐器放置在头单元136中可以通过消除或减少头单元136中的噪音敏感模拟信号的存在来降低设计复杂度。当调谐器(例如，调谐器106、调谐器110、调谐器124 和/或调谐器128 )被包括在与头单元136分离的无线电模块(例如，无线电模块102 和/或无线电模块118)时，还可以降低头单元136中的功耗。
示例性过程
图2示出了用于在采用分集接收方案的通信系统(诸如图1中示出的通信系统)中向与第一无线电模块物理地分离的第二无线电模块提供参考信号的示例性过程200。通常，除非在权利要求中另外提供，否则可以以任意次序来执行公开的过程(例如，过程200)的操作。
过程200包括在第一无线电模块102处生成第一参考信号(框202)。例如，参考信号生成器104可以生成用于调谐器106和第一无线电模块102 的其它组件(例如，调谐器110、串行化器114等)的第一参考信号(例如， fREF)。可以将至少一个调谐器(例如，调谐器106)与第一参考信号同步(框 204)。例如，调谐器106可以通信地耦合到参考信号生成器104并且被配置为接收第一参考信号作为到调谐器106的输入。在一些实现方式中，调谐器106基于来自参考信号生成器104的参考信号来生成用于其它组件(并且可能用于自己)的时钟信号(PCLK)。在这一点上，可以基于时钟信号来将其它组件间接地与第一参考信号同步。
将第一无线电模块102的调谐器(例如，调谐器106)输出的至少一个信号在第一无线电模块102处串行化(框206)。例如，串行化器114可以将调谐器106输出的信号(例如，PCLK)串行化。随后，将串行化版本的信号(例如，经由电缆116)从第一无线电模块102发送给第二无线电模块 118(框208)。在一些实现方式中，可以经由单条同轴电缆来从第一无线电模块102的调谐器发送信号的若干串行化版本。
在第二无线电模块118处将信号的串行化版本并行化(框210)。例如，第二无线电模块118的并行化器 120可以(例如，经由电缆116)接收信号的串行化版本并且可以将信号的串行化版本并行化。随后，基于信号的并行化版本来生成第二参考信号(例如，fREF2)(框212)。例如，并行化器120 可以将信号的并行化版本(例如，PCLK)发送给时钟恢复电路122，并且时钟恢复电路122可以生成用于至少一个调谐器(例如，调谐器124 和/或 128)和第二无线电模块118的其它组件(例如，串行化器132)的第二参考信号(例如，fREF2)。以此方式，向第二无线电模块118提供了频率和相位被锁定在由第一无线电模块102的参考信号生成器104生成的第一参考信号的参考信号(例如，fREF2)。
通常，本文描述的功能中的任何功能可以使用硬件(例如，固定逻辑电路，诸如集成电路)、软件、固件、人工处理、或其组合来实现。因此，上文公开内容中论述的框通常表示硬件(例如，固定逻辑电路，诸如集成电路)、软件、固件、或其组合。在硬件配置的实例中，上文公开内容中论述的各个框可以被实现成集成电路连同其它功能。这样的集成电路可以包括给定的框、系统或电路的全部功能或者框、系统或电路的部分功能。此外，可以跨越多个集成电路来实现框、系统或电路的元素。这样的集成电路可以包括各种集成电路，包括但不必要地受限于：单片集成电路、倒装芯片集成电路、多芯片模块集成电路和/或混合信号集成电路。在软件实现方式的实例中，上文公开内容中论述的各个框表示当在处理器上被执行时执行指定任务的可执行指令(例如，程序代码)。这些可执行指令可以被存储在一个或多个有形的计算机可读介质中。在一些这样的实例中，整个系统、块或电路可以使用其软件或固件等效物来实现。在其它实例中，给定的系统、框或电路的一个部分可以实现在软件或固件中，而其它部分可以实现在硬件中。
要理解的是，本申请是由所附的权利要求书来限定的。尽管本文已经示出了描述了本申请的实施例，但是显而易见的是，本领域技术人员可以在不脱离本公开内容的范围和精神的情况下作出各种修改。

Claims (20)

1.一种通信系统，包括：
第一无线电模块，所述第一无线电模块包括至少一个第一调谐器，所述至少一个第一调谐器通信地耦合到参考信号生成器，所述参考信号生成器被配置为生成用于所述至少一个第一调谐器的第一参考信号，所述第一无线电模块还包括串行化器，所述串行化器被配置为将所述至少一个第一调谐器输出的第一信号串行化；
第二无线电模块，所述第二无线电模块包括并行化器，所述并行化器被配置为从所述串行化器接收所述第一信号的串行化版本，并且还被配置为将所述第一信号的所述串行化版本并行化，所述第二无线电模块还包括至少一个第二调谐器，所述至少一个第二调谐器通信地耦合到时钟恢复电路，所述时钟恢复电路被配置为基于所述第一信号的并行化版本来生成用于所述至少一个第二调谐器的第二参考信号，其中，所述第二参考信号的频率和相位被锁定在第一参考信号；以及
基带处理器，所述基带处理器与所述第一无线电模块和所述第二无线电模块相通信，所述基带处理器远离所述第一无线电模块或所述第二无线电模块中的至少一者而定位。
2.根据权利要求1所述的通信系统，其中，所述第一无线电模块和所述第二无线电模块彼此物理地分离。
3.根据权利要求1所述的通信系统，还包括电缆，所述电缆被配置为：从所述第一无线电模块的所述串行化器向所述第二无线电模块的所述并行化器发送所述第一信号。
4.根据权利要求3所述的通信系统，其中，所述电缆包括单条同轴电缆。
5.根据权利要求1所述的通信系统，其中，所述参考信号生成器包括晶体振荡器。
6.根据权利要求5所述的通信系统，其中，所述晶体振荡器包括温度补偿晶体振荡器。
7.根据权利要求1所述的通信系统，其中，所述第二无线电模块还包括第二串行化器，所述第二串行化器被配置为将所述第一信号重新串行化，并且还被配置为将所述至少一个第二调谐器输出的第二信号串行化。
8.根据权利要求7所述的通信系统，还包括第二并行化器，所述第二并行化器被配置为从所述第二串行化器接收所述第一信号和所述第二信号的串行化版本，并且还被配置为将所述第一信号和所述第二信号的所述串行化版本并行化并且将所述第一信号和所述第二信号的并行化版本发送给所述基带处理器。
9.根据权利要求8所述的通信系统，其中，所述基带处理器和所述第二并行化器被置于与所述第一无线电模块和所述第二无线电模块物理地分离的头单元内。
10.根据权利要求8所述的通信系统，还包括电缆，所述电缆被配置为：从所述第二串行化器向所述第二并行化器发送所述第一信号和所述第二信号。
11.根据权利要求10所述的通信系统，其中，所述电缆包括单条同轴电缆。
12.根据权利要求8所述的通信系统，其中，所述基带处理器被配置为：基于来自所述第一无线电模块的所述第一信号和来自所述第二无线电模块的所述第二信号来执行分集接收算法。
13.根据权利要求1所述的通信系统，其中，所述时钟恢复电路包括锁相环，所述锁相环耦合到压控振荡器或数控振荡器中的至少一者。
14.根据权利要求1所述的通信系统，其中，所述至少一个第一调谐器包括多个调谐器，所述多个调谐器被配置为接收多个广播信道，并且其中，所述串行化器被配置为：将来自所述多个调谐器的多个数字化信道在单个输出上串行化。
15.根据权利要求14所述的通信系统，其中，所述多个广播信道包括多个不同的广播信道。
16.根据权利要求15所述的通信系统，其中，所述多个不同的广播信道包括以下各项中的至少一项：陆地广播信道、地理定位信号、或卫星广播信道。
17.根据权利要求15所述的通信系统，其中，所述多个不同的广播信道包括以下各项中的至少一项：调幅(AM)信道、调频(FM)信道、数字音频广播(DAB)信道、卫星无线电信道、数字电视(DTV)广播信道、卫星电视信道、全球导航卫星系统(GNSS)信号、射频(RF)通信信号、光通信信号、蜂窝塔信号、或微波通信信号。
18.一种无线电模块，包括：
并行化器，所述并行化器被配置为从第一无线电模块的串行化器接收信号的串行化版本，并且还被配置为将所述信号的所述串行化版本并行化；
至少一个调谐器；以及
时钟恢复电路，所述时钟恢复电路通信地耦合到所述并行化器和所述至少一个调谐器，所述时钟恢复电路被配置为基于所述信号的并行化版本来生成用于所述至少一个调谐器的参考信号，其中，所述参考信号的频率和相位被锁定在所述第一无线电模块的参考信号生成器输出的第一参考信号。
19.根据权利要求18所述的无线电模块，还包括第二串行化器，所述第二串行化器被配置为将接收到的信号重新串行化，并且还被配置为将所述至少一个调谐器输出的第二信号串行化。
20.一种提供用于与第一无线电模块物理地分离的第二无线电模块的参考信号的方法，包括：
在所述第一无线电模块处生成第一参考信号；
将至少一个第一调谐器与所述第一参考信号同步；
将所述至少一个第一调谐器输出的第一信号串行化；
将所述第一信号的串行化版本从所述第一无线电模块发送给所述第二无线电模块；
在所述第二无线电模块处将所述第一信号的所述串行化版本并行化；以及
利用所述第二无线电模块处的时钟恢复电路，基于所述第一信号的并行化版本来生成第二参考信号，其中，所述第二参考信号的频率和相位被锁定在所述第一参考信号。
CN201710748112.9A 2016-08-26 2017-08-28 使用串行化器/并行化器技术的远程调谐器时钟分配 Active CN107786254B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662379842P 2016-08-26 2016-08-26
US62/379,842 2016-08-26
US201762507536P 2017-05-17 2017-05-17
US62/507,536 2017-05-17
US15/684,016 US10284277B2 (en) 2016-08-26 2017-08-23 Remote tuner clock distribution using serializer/deserializer technology
US15/684,016 2017-08-23

Publications (2)

Publication Number Publication Date
CN107786254A CN107786254A (zh) 2018-03-09
CN107786254B true CN107786254B (zh) 2022-08-09

Family

ID=61243755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710748112.9A Active CN107786254B (zh) 2016-08-26 2017-08-28 使用串行化器/并行化器技术的远程调谐器时钟分配

Country Status (2)

Country Link
US (1) US10284277B2 (zh)
CN (1) CN107786254B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128892B1 (en) * 2018-04-10 2018-11-13 Infinera Corporation Generic SerDes tuning module
CN110233809B (zh) * 2019-06-27 2022-06-17 上海金卓科技有限公司 一种基带信号处理方法、装置、设备及存储介质
CN110597748B (zh) * 2019-07-31 2021-09-07 北京航天时代光电科技有限公司 一种基于tlk2711的高速通信接口及数据处理系统
US10834356B1 (en) 2019-09-11 2020-11-10 Silicon Laboratories Inc. System, apparatus and method for providing remote tuner options in a vehicle entertainment system
US11474969B1 (en) * 2021-05-12 2022-10-18 Gowin Semiconductor Corporation Methods and apparatus for providing a serializer and deserializer (SERDES) block facilitating high-speed data transmissions for a field-programmable gate array (FPGA)
US11843376B2 (en) 2021-05-12 2023-12-12 Gowin Semiconductor Corporation Methods and apparatus for providing a high-speed universal serial bus (USB) interface for a field-programmable gate array (FPGA)
CN116185908A (zh) 2021-11-29 2023-05-30 慧荣科技股份有限公司 接口电路、存储器控制器及校正多个信号处理装置的方法
TWI802335B (zh) * 2021-11-29 2023-05-11 慧榮科技股份有限公司 介面電路、記憶體控制器及用以校正於記憶體控制器之介面電路內之複數訊號處理裝置之方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075852A1 (en) * 2006-12-18 2008-06-26 Lg Innotek Co., Ltd Dual tuner module and broadcasting receiver having the same
CN101997551A (zh) * 2009-08-12 2011-03-30 索尼公司 编码设备、信息处理设备、编码方法和数据传输方法
CN104283827A (zh) * 2013-07-01 2015-01-14 恩智浦有限公司 分布式无线电系统
WO2015199267A1 (ko) * 2014-06-27 2015-12-30 주식회사 쏠리드시스템스 이더넷 기반의 통신 시스템

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081572A (en) 1998-08-27 2000-06-27 Maxim Integrated Products Lock-in aid frequency detector
EP1394972B1 (en) * 2002-09-02 2006-03-01 STMicroelectronics S.r.l. High speed interface for radio systems
RU2441329C2 (ru) 2007-10-02 2012-01-27 Самсунг Электроникс Ко., Лтд. Повторные передачи сигналов в системах связи
US8532200B1 (en) 2009-08-28 2013-09-10 Marvell International Ltd. System and method for side band communication in SERDES transmission/receive channels
US8780939B2 (en) * 2009-11-03 2014-07-15 Maxim Integrated Products, Inc. System and method for transmitting audio data over serial link
US8817841B2 (en) 2009-11-03 2014-08-26 Maxim Integrated Products, Inc. System and method of controlling modulation frequency of spread-spectrum signal
US8331887B2 (en) * 2009-12-30 2012-12-11 Silicon Laboratories Inc. Antenna diversity system with multiple tuner circuits having multiple operating modes and methods
US8368436B1 (en) 2010-10-29 2013-02-05 Maxim Integrated, Inc. Programmable frequency synthesizer with I/Q outputs
JP2012134848A (ja) * 2010-12-22 2012-07-12 Sony Corp 信号処理装置、及び信号処理方法
US9077429B2 (en) * 2011-10-28 2015-07-07 Maxlinear, Inc. Method and system for repurposing of a global navigation satellite system receiver for receiving low-earth orbit communication satellite signals
US9077348B1 (en) 2012-09-14 2015-07-07 Maxim Integrated Products, Inc. Fractional clock generator
US9584209B2 (en) 2014-12-31 2017-02-28 Nxp B. V. Multiple antenna distributed radio system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075852A1 (en) * 2006-12-18 2008-06-26 Lg Innotek Co., Ltd Dual tuner module and broadcasting receiver having the same
CN101997551A (zh) * 2009-08-12 2011-03-30 索尼公司 编码设备、信息处理设备、编码方法和数据传输方法
CN104283827A (zh) * 2013-07-01 2015-01-14 恩智浦有限公司 分布式无线电系统
WO2015199267A1 (ko) * 2014-06-27 2015-12-30 주식회사 쏠리드시스템스 이더넷 기반의 통신 시스템

Also Published As

Publication number Publication date
CN107786254A (zh) 2018-03-09
US10284277B2 (en) 2019-05-07
US20180062726A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
CN107786254B (zh) 使用串行化器/并行化器技术的远程调谐器时钟分配
US9900065B2 (en) System and method for high-speed analog beamforming
US6205185B1 (en) Self configuring multi-dwelling satellite receiver system
US20120309325A1 (en) Rf module control interface
CN105743524B (zh) 多天线分布式无线电系统
JP2019516260A (ja) 位相変動補償装置及び方法
US9906251B2 (en) Reception device and electronic apparatus
JP2007096762A (ja) 無線機
JP2007020101A (ja) クロック生成器及びこれを用いた無線受信装置
US20100231409A1 (en) Communication controller circuit for controlling controlled units
JP2012239195A (ja) 複数のチャネルを受信するためのシステム及び方法
US20160065235A1 (en) Continuous analog signal monitoring
US9288003B2 (en) Reception circuit and semiconductor integrated circuit device
CN103747219B (zh) 一种dvb载波接收系统
US12015822B2 (en) Video signal processing device, video signal processing method, recording medium, and signal processing circuit
KR100477966B1 (ko) 갭 필러 신호 처리부의 클럭 동기화 시스템 및 그 방법
KR20170119131A (ko) 비디오 데이터를 전송하는 시스템
DE102017119503A1 (de) Taktverteilung an entfernte Tuner unter Verwendung einer Serialisierer-/Deserialisierer-Technik
CN110736966A (zh) 通信单元、集成电路和用于时钟与数据同步的方法
US9900854B2 (en) Signal processing device and signal processing method
JP6888867B2 (ja) 電子機器
US20130148758A1 (en) Filter circuit, semiconductor integrated circuit, communication apparatus, semiconductor device, and system
US9979502B2 (en) Apparatus and method for sample clock correction
JP6360716B2 (ja) 基準信号発生装置および基準信号発生方法
TWI597983B (zh) 訊號接收複調諧器系統及其訊號接收方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant