CN1077744C - 时脉信号产生器 - Google Patents

时脉信号产生器 Download PDF

Info

Publication number
CN1077744C
CN1077744C CN96102840.8A CN96102840A CN1077744C CN 1077744 C CN1077744 C CN 1077744C CN 96102840 A CN96102840 A CN 96102840A CN 1077744 C CN1077744 C CN 1077744C
Authority
CN
China
Prior art keywords
counter
pulse signal
time
signal generator
generator according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96102840.8A
Other languages
English (en)
Other versions
CN1158023A (zh
Inventor
熊义理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Transpacific IP Pte Ltd.
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN1158023A publication Critical patent/CN1158023A/zh
Application granted granted Critical
Publication of CN1077744C publication Critical patent/CN1077744C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种用来将高速时脉信号转换成低速时脉信号的时脉信号产生器，包含一接收高速时脉信号。并计数其周期的第一计数器，第一计数器数到一个第一预设值便产生一个输出信号；一接收高速时脉信号，并计数其周期的第二计数器，第二计数器数到一个第二预设值也产生一输出信号；一接收第一、二计数器的输出信号，并由之产生一低速时脉信号的m-状态控制器；该控制器周期性地发出重置信号以使第一、第二计数器从新计数。

Description

时脉信号产生器
本发明是关于一种低抖动、无滑失的时脉信号产生器，它可以应用于诸如：一种由一高速同步信号产生一低速时脉信号的终端多工器中。
在传统通信系统中多半用锁相回路(Phase-Lock-Loop；PLL)和大量的先进先出缓冲器(First-In-First-Out；FIFO)在高、低速有效负载(Payload)之间作介面电路；譬如，将低速信号多工至高速信号，或是将高速有效负载解多工至低速信号的情况。
图1显示的是传统的锁相回路时脉产生器。然而锁相回路通常用二阶、甚至更高阶的回授(feedback)回路来设计，存在无法长时间锁定目标频率的缺点，因此便需要用大量的先进先出缓冲器来吸收频率的扰动。除了频率不稳定的问题之外，该系统也易有缓冲器满溢(overrun)或空陷(underrun)的现象，进而造成数据的流失。
本发明的目的在于提供一种低抖动、无数据流失的时脉信号产生器，藉使用两组简单的正脉冲和负脉冲计数器，和一个“六的倍数的状态控制线路”以处理两个计数器的输出并产生一个高质量的低速时脉信号，以应用于同步或非同步通信系统中。本时脉产生器可消除由非同步转换至同步过程中所产生的滑失，因此可减低先进先出缓冲器的用量。并且因为本发明是一个全数字式的时脉信号产生器，它可避免二阶系统设计因零件精度所产生的输出误差，和锁相回路二阶系统特性所造成的循迹误差(tracking errors)；因此本发明可降低制造成本，并减低数据的损失。
一个由高速时脉信号产生低速时脉信号的时脉信号产生器，包括：
一个第一计数器，接收一高速时脉信号并计数其周期，第一计数器包括一重置信号线，以重置第一计数器，并且第一计数器计数到一第一预设值便输出一信号；
一个第二计数器，接收所述高速时脉信号并计数其周期，第二计数器包括一重置信号线，以重置第二计数器，并且第二计数器计数到一第二预设值便输出一信号，所述第一预设值和第二预设值并不相同；及
一个m-状态控制器，接收由所述第一计数器和第二计数器所产生的输出信号，并由之产生所述低速时脉信号，m-状态控制器周期性输出一重置信号到所述第一计数器和第二计数器的重置信号线，以使第一计数器和第二计数器从新计数，其中m-是一整数。
附图简单描述
图1为传统时脉产生器的电路方块图。
图2为本发明的时脉产生器的电路方块图。
图3为本发明操作的时脉信号的关系示意图。
结合附图及实施例对本发明的时脉信号产生器说明如下：
请参考图2的时脉信号产生器10，包括两个12位元的倒数计数器(down-counter)20、22和一个6-状态控制器24。每一个倒数计数器20、22包括一条输入线20(a)、22(a)，一条重置线20(b)、22(b)和一条输出线20(c)、22(c)。输入线20(a)、22(a)接收一个高速时脉信号，倒数计数器往下计数输入信号的周期，当计数到零的数值，P4红线部分以便从新往下计数。通常控制器24的输出是在高电位(highlevel)和低电位(low level)之间振荡(toggle)，而从一个电位转换到另一电位的时间是由该控制器的两个输入信号所决定的，控制器24的输出即是一低频的时脉信号，其频率为输入时脉频率的一个分数(fraction)。
时脉信号产生器10可用来转换一个如E1、T1电信主杆传输线(trunk line)的高速主操作时脉信号，到一个如数据机(modem)所使用的低速时脉信号。高速主操作时脉信号可能是E2线的8.192MHz、E1线的2.048MHz或是T1线的1.544MHz。本发明可产生的低速时脉频率包括：2.4KHz、4.8KHz、9.6KHz、19.2KHz、38.4KHz等。
首先解释本发明如何由8.192MHz的高速时脉转换到2.4KHz的低速时脉信号；要完成此转换，必须将输入时脉信号除以3413.333…’即8.192MHz、2.4KHz，本发明用两组预先设为1706、1707的倒数计数器20、22，此二计数器分别计数输入信号的周期，数到0的时候便送出一个信号给6一状态控制器24，当此6-状态控制器24从它的输入线检测到信号，它会跳到下一个状态，颠倒(toggle)它的输出电位，并且重置计数器20、22至其预设值，以开始从新向下计数。计数器20、22分别决定低速时脉信号的正周期(positive duty cycle)和负周期(negative duty cycle)的持续时间(duration)。
在此8.192MHz的高速时脉信号转换到2.4KHz的低速时脉信号的例子中，6-状态控制器设定成在回到其初始状态之前先输出3个完整周期的低速时脉，并重覆该序列(sequence)。每一个周期是由一个正周期接着一个负周期所组成。如图3所示，三个完整周期分别编号为31、32、33，其正周期和负周期分别以(A)、(B)来表示，因此控制器24的输出便可以看成：31(A)→32(B)→33(A)→33(B)这些正、负周期不断重覆的序列。其中每一个这种正、负周期分别对应到该6-状态控制器24六个状态中的一个状态。
计数器20、22依照下表决定每一正、负周期的期间：
  8.192MHZ信号周期数     正周期计数值(状态编号)/负周期计数值(状态编号)    2.4KHZ信号周期数
    3413   1706(1)/1707(2)     1
    3413   1706(3)/1707(4)     2
    3414   1707(5)/1707(6)     3
上表的最左一栏显示的是高速时脉信号的周期数，最右一栏显示的是其对应的低速时脉信号的周期数，中间的栏位显示的用以决定低速时脉信号正、负周期的持续时间。如上表所示，该6-状态控制器的状态分别编号为1到6；状态1、3、5决定正周期，如图3所示，31(A)、32(A)、33(A)的期间，状态2、4、6决定负周期，如图3所示，31(B)、32(B)、33(B)的期间。在状态1的时候，控制器24输出高电位直到计数器20(被预设为1706)的计数到0，便将输出颠倒为低电位，并且重置计数器20、22，进入状态2；在状态2的时候，控制器24的继续维持在低电位直到计数器22(被预设为1707)的计数到0，便将输出颠倒为高电位，并且重置计数器20、22，进入状态3；如此，本发明其余状态的操作将可用同理依照上表中间的栏位类推而得。
经过六个状态之后，控制器24的输出将如图3所示：31(A)、31(B)、32(A)、32(B)、33(A)、33(B)，三个周期(六个正、负周期)的重覆状态，即为本发明所产生的低速时脉信号；其中8.192MHz时脉信号相对应于此六个正、负周期期间的周期数分别是：1706和1707。在此可以看出，这六个数字加起来是：10240；除以3(低速时脉信号的三个周期)即为3413.333333333(即8.192MHz/2.4KHz的倍数)。换句话说，本发明所产生的低速时脉信号的平均一个周期等于3413.333个快时脉周期，亦即相当于一个2.4KHz时脉。其间的抖动(jitter)仅约为1/3413UI(Unit Interval)。
为了更明确起见，以下再举例说明如何选用本发明所提出的6-状态控制器和两个倒数计数器，由8.192MHz时脉产生4.8、9.6和38.4KHz时脉信号。
由8.192MHz的高速时脉信号产生4.8KHz的低速时脉，除法的商数(8.192MHz/4.8KHz)是1706又2/3，为了产生这样的效果，6-状态控制器的运作如下表所示。
  8.192MHz信号周期数     正周期计数值(状态编号)/负周期计数值(状态编号)  4.8KHz信号周期数
    1706   853(1)/853(2)     1
    1707   853(3)/854(4)     2
    1707   853(5)/854(6)     3
此时两个倒数计数器分别预设为853和854，而其间的抖动约0.000586UI(1/1706)。
由8.192MHz的高速时脉产生9.6KHz的低速时脉，除法的商数(8.192MHz、9.6KHz)是：853又1/3，为了产生这样的效果，6-状态控制器的运作如下表所示。
  8.192MHz信号周期数    正周期计数值(状态编号)/负周期计数值(状态编号) 9.6KHz信号周期数
    853   426(1)/427(2)     1
    853   426(3)/426(4)     2
    854   427(5)/427(6)     3
此时两个倒数计数器分别预设为426和427，而其间的抖动值约为0.0011723UI(1/853)。
由8.192MHz的高速时脉产生38.4KHz的低速时脉，除法的商数(8.192MHz/38.4KHz)是：213又1/3，为了产生这样的效果，6-状态控制器的运作如下表所示。
  8.192MHz信号周期数     正周期计数值(状态编号)/负周期计数值(状态编号)  38.4KHz信号周期数
    213    106(1)/107(2)     1
    213    106(3)/107(4)     2
    214    107(5)/107(6)     3
此时两个倒数计数器分别预设为106和107，而其间的抖动值约为0.00469UI(1/213)。
本发明虽然以如上述的实施例来作说明，然而熟悉此技艺之人士当可运用此发明的实质精神而作些变化，皆应未脱离本发明的保护范围。

Claims (14)

1、一个由高速时脉信号产生低速时脉信号的时脉信号产生器，包括：
一个第一计数器，接收一高速时脉信号并计数其周期，第一计数器包括一重置信号线，以重置第一计数器，并且第一计数器计数到一第一预设值便输出一信号；一个第二计数器，接收所述高速时脉信号并计数其周期，第二计数器包括一重置信号线，以重置第二计数器，并且第二计数器计数到一第二预设值便输出一信号，所述第一预设值和第二预设值并不相同；及
一个m-状态控制器，接收由所述第一计数器和第二计数器所产生的输出信号，并由之产生所述低速时脉信号，m-状态控制器周期性输出一重置信号到所述第一计数器和第二计数器的重置信号线，以使第一计数器和第二计数器从新计数，其中m-是一整数。
2、根据权利要求1所述的时脉信号产生器，其特征在于，所述第一计数器和第二计数器为倒数计数器，一收到重置信号便分别重置为所述第一和第二预设值，并且从新开始往下计数到0。
3、根据权利要求1所述的时脉信号产生器，其特征在于，所述m-状态控制器一收到由所述第一计数器和第二计数器所产生的输出信号，便产生多个周期性方波，其中每一周期都有一个正周期和一个负周期，而正周期和负周期的持续时间是由第一和第二计数器所决定。
4、根据权利要求1所述的时脉信号产生器，其特征在于，所述m值为6。
5、根据权利要求1所述的时脉信号产生器，其特征在于，第一预设值为1706，第二预设值为1707 。
6、根据权利要求1所述的时脉信号产生器，其特征在于，第一预设值为853，第二预设值为854。
7、根据权利要求1所述的时脉信号产生器，其特征在于，第一预设值为426，第二预设值为427。
8、根据权利要求1所述的时脉信号产生器，其特征在于，第一预设值为106，第二预设值为107。
9、根据权利要求1所述的时脉信号产生器，其特征在于，所述m-状态控制器产生m/2个周期的低速时脉信号，并不断重覆m/2个周期的低速时脉信号。
10、根据权利要求1所述的时脉信号产生器，其特征在于，所述m-状态控制器的每一个状态对应到一个不同的正或负周期。
11、根据权利要求1所述的时脉信号产生器，其特征在于，所述低速时脉信号的频率为高速时脉信号频率除以n，其中n是一个正实数，但非整数。
12、根据权利要求11所述的时脉信号产生器，其特征在于，所述n是3413又1/3。
13、根据权利要求1所述的时脉信号产生器，其特征在于，所述高速时脉信号的频率为由：8.192MHz、2.048MHz和1.544MHz所组成的群体中的一项，所述低速时脉信号的频率为由：2.4KHz、4.8KHz、9.6KHz、19.2KHz和38.4KHz所组成的群体中的一项。
14、根据权利要求1所述的时脉信号产生器，m-状态控制器为一个周期性地使所述第一和第二计数器同时从新计数的控制器。
CN96102840.8A 1995-11-28 1996-04-03 时脉信号产生器 Expired - Fee Related CN1077744C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/563,494 1995-11-28
US08/563,494 US5694066A (en) 1995-11-28 1995-11-28 Low-jitter, non-slip clock generator

Publications (2)

Publication Number Publication Date
CN1158023A CN1158023A (zh) 1997-08-27
CN1077744C true CN1077744C (zh) 2002-01-09

Family

ID=24250725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96102840.8A Expired - Fee Related CN1077744C (zh) 1995-11-28 1996-04-03 时脉信号产生器

Country Status (2)

Country Link
US (1) US5694066A (zh)
CN (1) CN1077744C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09203756A (ja) * 1996-01-26 1997-08-05 Hewlett Packard Japan Ltd 信号発生装置
US5854576A (en) * 1997-04-21 1998-12-29 Ati Technologies Method and apparatus for a finely adjustable clock circuit
US6396887B1 (en) * 1997-10-10 2002-05-28 Rambus Incorporated Apparatus and method for generating a distributed clock signal using gear ratio techniques
US7496780B2 (en) * 2003-02-11 2009-02-24 Agere Systems Inc. Reduction of data skew in parallel processing circuits
TWI245178B (en) * 2004-01-16 2005-12-11 Realtek Semiconductor Corp Clock generation method and apparatus
US8068576B2 (en) * 2009-02-24 2011-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Counters and exemplary applications
KR101033467B1 (ko) * 2009-06-09 2011-05-09 주식회사 하이닉스반도체 반도체 집적 회로의 클럭 리시버 및 그 제어 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770991B2 (ja) * 1986-08-27 1995-07-31 日本電気株式会社 クロツク再生回路
US5345109A (en) * 1993-03-30 1994-09-06 Intel Corporation Programmable clock circuit

Also Published As

Publication number Publication date
CN1158023A (zh) 1997-08-27
US5694066A (en) 1997-12-02

Similar Documents

Publication Publication Date Title
EP0241113B1 (en) Traffic scheduler for multiple access communication channels
CN1148872C (zh) 同步通信网的从属时钟发生系统与方法
AU623953B2 (en) A communications method for a shared-medium communications network
CN1149758C (zh) 与比特率无关的光接收机及其接收方法
EP0103460B1 (en) Improvements in or relating to data interconnecting networks
CN1301100A (zh) 时钟恢复锁相环
CA2080267C (en) Sonet ds-n desynchronizer
CA2068867C (en) Clock dejitter circuits for regenerating jittered clock signals
CN1077744C (zh) 时脉信号产生器
US7352836B1 (en) System and method of cross-clock domain rate matching
EP0342861B1 (en) Smoothing apparatus for independently clocked networks
WO1987006085A1 (en) Dejitterizer method and apparatus
EP0592027B1 (en) Method for the conversion of a polling frequency table into a polling sequence table
CN101252403B (zh) 在光传送网络中业务传送的实现方法
US5220561A (en) Data transfer between high bit rate buses via unshielded low bit rate bus
US5592658A (en) Apparatus and method for computer network clock recovery and jitter attenuation
CN109890082B (zh) 一种时间触发的tt帧报文传输方法
US5548534A (en) Two stage clock dejitter circuit for regenerating an E4 telecommunications signal from the data component of an STS-3C signal
JPH07245603A (ja) ジッタ抑圧制御方法およびその回路
CN1391723A (zh) 用于去抖动应用的相位/频率检测器
US5268652A (en) Circuit for detecting locking of a digital phase locked loop
US20110116557A1 (en) Data processing apparatus
CN101534186B (zh) 实现从以太网信号中提取时钟的数字平滑电路及方法
WO2002023942A2 (en) Method and apparatus for generating massive interrupts in random access memory (ram)
US4569063A (en) Digital phase locking arrangement for synchronizing digital span data

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: YUDONG TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE

Effective date: 20060324

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060324

Address after: Taiwan, China

Patentee after: Transpacific IP Pte Ltd.

Address before: Taiwan, China

Patentee before: Industrial Technology Research Institute

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020109

Termination date: 20130403