CN107732005A - 一种扩展磁性隧道结、自旋多数门器件及逻辑电路 - Google Patents

一种扩展磁性隧道结、自旋多数门器件及逻辑电路 Download PDF

Info

Publication number
CN107732005A
CN107732005A CN201710942056.2A CN201710942056A CN107732005A CN 107732005 A CN107732005 A CN 107732005A CN 201710942056 A CN201710942056 A CN 201710942056A CN 107732005 A CN107732005 A CN 107732005A
Authority
CN
China
Prior art keywords
mtj
spin
input
free layer
gate devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710942056.2A
Other languages
English (en)
Other versions
CN107732005B (zh
Inventor
游龙
李欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201710942056.2A priority Critical patent/CN107732005B/zh
Publication of CN107732005A publication Critical patent/CN107732005A/zh
Application granted granted Critical
Publication of CN107732005B publication Critical patent/CN107732005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种扩展磁性隧道结、自旋多数门器件及逻辑电路，自旋多数门器件包括三个输入MTJ和一个输出MTJ，三个输入MTJ的自由层和输出MTJ自由层相互连接，三个输入MTJ自由层磁化方向由注入电流的方向和大小决定，输出MTJ自由层磁化方向受其他三个MTJ自由层磁化方向的共同影响，输出MTJ自由层磁化方向和固定层磁化共同决定其阻态。通过向重金属层注入平行于膜面的电流改变固定层磁化方向，从而改变输出MTJ的阻态。通过将前一个自旋多数门器件自由层与后一个自旋多数门器件自由层通过连接桥连接，并向前一个自旋多数门器件的输出MTJ注入传递电流，实现两个自旋多数门器件的信息互联。

Description

一种扩展磁性隧道结、自旋多数门器件及逻辑电路
技术领域
本发明属于自旋电子学以及器件的技术领域，更具体地，涉及一种基于STT效应的自旋多数门器件及逻辑电路。
背景技术
2007年，磁记录产业巨头IBM公司和TDK公司合作开发新一代MRAM，使用了一种称为自旋转移矩(spin-transfer-torque,STT)的新型技术，利用放大了的隧道效应(tunneleffect)，使得磁电阻的变化达到了1倍左右。利用STT效应翻转自由层磁化状态的磁性器件，它可以被集成在很多主流的应用中，特别是移动设备和存储器件。在此自旋自旋多数门器件中，运算和存储的功能可以集成到同一个器件上，而磁性系统中数据所具有的非易失性，正是实现“存储处理一体化”架构的关键所在。这种架构可以克服现代计算机所使用的运算存储分离的模式在进一步提高处理效率的进程上遇到的瓶颈。而运用自旋自旋多数门器件的计算机将具有空前的运算速度和集成度。
基于STT效应的自旋自旋多数门器件可以在自身结构简单，外接电路容易实现的基础上，只占用很小的芯片面积即实现强大的储存以及逻辑运算功能。自旋电子器件又由于其非易失性和逻辑易实现性，成为了替代COMS器件的强有力候选人。自旋与COMS的混合电路有望突破传统COMS电路的集成度。该自旋自旋多数门器件不仅具有存储功能，还具有强大的计算功能。在现今的SOC，CPU和GPU中，内存占据了整个芯片面积的50％到80％。大多数的SRAM中的嵌入式内存往往要使用四个或六个晶体管。基于自旋器件构成的电路中，依靠非常少的器件个数即可实现复杂的的逻辑功能。然而现有的基于STT效应的自旋多数门器件存在仅能实现与门和或门，无法实现逻辑非的功能，从而无法实现全部的逻辑功能的技术问题。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种扩展磁性隧道结、自旋多数门器件及逻辑电路，其目的在于由此解决现有的基于STT效应的自旋多数门器件仅能实现与门和或门而导致无法实现全部的逻辑功能的技术问题。
为实现上述目的，本发明提供了一种扩展磁性隧道结，包括：
依次重叠排列的重金属层、固定层、隧穿层以及自由层，所述固定层、所述隧穿层以及所述自由层构成的利用自旋轨道力矩的垂直磁各向异性磁性隧道结；
向所述重金属层通入平行于膜面的电流，通过自旋霍尔效应使得积累的自旋极化电流作用固定层中，改变固定层的磁化方向，从而改变所述扩展磁性隧道结器件阻态，实现非逻辑功能。
作为本发明的一方面，本发明提供了一种基于自旋转移矩的自旋多数门器件，包括四个常规磁性隧道结，四个常规磁性隧道结依次记为第一输入常规MTJ、第二输入常规MTJ、控制常规MTJ以及输出常规MTJ，常规磁性隧道结包括依次重叠排列的隧穿层、固定层以及自由层，通过向常规磁性隧道结中注入垂直于膜面的电流并改变电流大小使常规磁性隧道结的自由层磁化方向发生翻转，实现常规磁性隧道结在高阻态和低阻态之间切换；
第一输入常规MTJ的自由层磁化方向、第二输入常规MTJ的自由层磁化方向、控制常规MTJ的自由磁化方向由注入垂直于膜面的电流方向和大小确定，输出常规MTJ的自由层磁化方向由第一输入常规MTJ的自由层磁化方向、第二输入常规MTJ的自由层磁化方向、控制常规MTJ的自由磁化方向共同确定；输出常规MTJ呈现阻态根据自由层磁化方向和隧穿层的磁化方向确定；通入垂直于膜面的电流之后，畴壁由所述第一输入常规MTJ(1)，第二输入常规MTJ(2)以及控制常规MTJ(3)所在处移动至所述输出常规MTJ(4)；所述自由层(401)磁化方向由畴壁的移动情况决定；
当控制常规MTJ呈现高阻态时，输出常规MTJ与第一输入常规MTJ、第二输入常规MTJ共同实现“或”逻辑功能，当控制常规MTJ呈现低阻态时，输出常规MTJ与第一输出常规MTJ、第二输出常规MTJ共同实现“与”逻辑功能。
优选地，四个常规磁性隧道结按照“T”字形排列的，第一输入MTJ、第二输入MTJ、控制MTJ分别位于“T”字形结构三个端点处，输出MTJ位于“T”字形结构交叉点处。
作为本发明的另一方面，本发明提供了一种基于扩展磁性隧道结的扩展自旋多数门器件，其特征在于，包括4个扩展磁性隧道结，依次记为第一输入MTJ、第二输入MTJ、控制MTJ以及输出MTJ；
通过向常规磁性隧道结中注入垂直于膜面的电流并改变电流大小使常规磁性隧道结的自由层磁化方向发生翻转，实现常规磁性隧道结在高阻态和低阻态之间切换；
第一输入MTJ的自由层磁化方向、第二输入MTJ的自由层磁化方向、控制MTJ的自由层磁化方向均由注入垂直于膜面的电流的方向和大小确定，输出MTJ的自由层磁化方向由第一输入MTJ的自由层磁化方向、第二输入MTJ的自由层磁化方向、控制MTJ的自由磁化方向共同确定；输出MTJ呈现阻态根据自由层磁化方向和隧穿层的磁化方向确定；
当控制MTJ呈现高阻态时，输出MTJ与第一输入MTJ、第二输入MTJ共同实现“或”逻辑功能，当控制MTJ呈现低阻态时，输出MTJ与第一输出MTJ、第二输出MTJ共同实现“与”逻辑功能；
通过向重金属层通入平行于膜面的电流改变输出MTJ的固定层磁化方向，改变输出MTJ的阻态，实现“与非”逻辑功能和“或非”逻辑功能。
优选地，四个扩展磁性隧道结按照“T”字形排列的，第一输入MTJ、第二输入MTJ、控制MTJ分别位于“T”字形结构三个端点处，输出MTJ位于“T”字形结构交叉点处。作为本发明的另一方面，本发明提供了一种基于广义磁性隧道结器件的逻辑电路，包括两个广义磁性隧道结，前一个广义磁性隧道结的自由层通过连接桥与后一个广义磁性隧道结的自由层连接，并在前一个广义磁性隧道结中注入垂直于膜面的传递电流实现将前一个广义磁性隧道结的阻态缓冲或取反至后一个广义磁性隧道结，且传递电流满足公式J·P1≤Jc≤J·P2；不同的传递电流的方向，可以使后一个广义磁性隧道结的逻辑态根据前一个广义磁性隧道结的逻辑态在“缓冲”和“取反”两种功能之间切换；
其中，P1为前一个广义磁性隧道结的固定层极化率，P2为前一个广义磁性隧道结的自由层极化率，J为传递电流密度，Jc为使自由层发生磁化翻转所需要的临界翻转自旋流，广义磁性隧道结可以为权利要求1的扩展磁性隧道结，也可为常规磁性隧道结，常规磁性隧道结包括依次重叠排列的隧穿层、固定层以及自由层。
作为本发明的另一方面，本发明提供了一种基于扩展自旋多数门器件的逻辑电路，其特征在于，包括：
N个自旋多数门器件，其中，M个自旋多数门器件的第一输入MTJ悬空，M个自旋多数门器件的第二输入MTJ与其他自旋多数门器件的输出MTJ连接，L个自旋多数门器件的第一输入MTJ和第二输入MTJ均悬空，N-M-L个自旋多数门器件的第一输入MTJ与其他自旋多数门器件输出MTJ连接，N-M-L个自旋多数门器件的第二输入MTJ与其他自旋多数门器件输出MTJ连接；
前一个自旋多数门器件中输出MTJ的自由层通过连接桥与后一个自旋多数门器件一个输入MTJ的自由层连接，并在前一个自旋多数门器件的输出MTJ中注入垂直于膜面的传递电流实现将前一个自旋多数门器件的输出MTJ的阻态缓冲或取反至后一个自旋多数门器件中的一个输入MTJ，且传递电流满足公式J·P1≤Jc≤J·P2；
其中，P1为前一个自旋多数门器件固定层极化率，P2为前一个自旋多数门器件自由层极化率，J为传递电流密度，Jc为使自由层发生磁化翻转所需要的临界翻转自旋流，N≥M+L，N＞0，M≥0，L≥0。
优选地，逻辑电路实现“同或”功能或者“异或”功能，包括3个自旋多数门器件，依次记为第一自旋多数门器件、第二自旋多数门器件以及第三自旋多数门器件，第一自旋多数门器件输出MTJ自由层通过连接桥与第三自旋多数门器件的第一输入MTJ自由层连接，第二自旋多数门器件输出MTJ自由层通过连接桥与第三自旋多数门器件的第二输入MTJ自由层连接；
向第一自旋多数门器件输出MTJ中注入垂直于膜面且方向为从自由层向隧穿层的第一传递电流J1，其中，J1·P1≤Jc≤J1·P2，实现将第一自旋多数门器件输出MTJ的阻态缓冲至第三自旋多数门器件第一输入MTJ中；向第二自旋多数门器件输出MTJ中注入垂直于膜面且方向为从自由层向隧穿层的第二传递电流J2，其中，J2·P1≤Jc≤J2·P2，实现将第二自旋多数门器件输出MTJ的阻态缓冲至第三自旋多数门器件第二输入MTJ中；
向第一自旋多数门器件第一输入MTJ注入垂直于膜面的第一输入电流，向第一自旋多数门器件第二输入MTJ注入垂直于膜面的第二输入电流，向第一自旋多数门器件控制MTJ注入垂直于膜面且从自由层向隧穿层的第一控制电流，使第一自旋多数门器件实现“与”功能；
向第二自旋多数门器件第一输入MTJ注入垂直于膜面的第三输入电流，向第二自旋多数门器件第二输入MTJ注入垂直于膜面的第四输入电流，向第二自旋多数门器件控制MTJ注入垂直于膜面的且从自由层向隧穿层第二控制电流，使第二自旋多数门器件实现“与”功能；
向第三自旋多数门器件控制MTJ中注入垂直于膜面的且从隧穿层固定层向自由层的第三控制电流；且第三输入电流为方向与第一输入电流方向相反且大小相同电流，第四输入电流为方向与第二输入电流方向相反且大小相同电流，使该逻辑电路实现“同或”功能或者“异或”功能；
其中，P1为前一个自旋多数门器件固定层极化率，P2为前一个自旋多数门器件自由层极化率，Jc为使自由层发生磁化翻转所需要的临界翻转自旋流，J1为第一传递电流，J2为第二传递电流。
优选地，逻辑电路实现半加器功能，包括四个自旋多数门器件，记为第一自旋多数门器件、第二自旋多数门器件、第三自旋多数门器件以及第四自旋多数门器件；第一自旋多数门器件输出MTJ自由层通过连接桥与第三自旋多数门器件的第一输入MTJ自由层连接，第二自旋多数门器件输出MTJ自由层通过连接桥与第三自旋多数门器件的第二输入MTJ自由层连接；
向第一自旋多数门器件输出MTJ中注入垂直于膜面且方向为从自由层向隧穿层的第一传递电流J1，其中，J1·P1≤Jc≤J1·P2，实现将第一自旋多数门器件输出MTJ的阻态缓冲至第三自旋多数门器件第一输入MTJ中；向第二自旋多数门器件输出MTJ中注入垂直于膜面且方向为从自由层向隧穿层的第二传递电流J2，其中，J2·P1≤Jc≤J2·P2，实现将第二自旋多数门器件输出MTJ的阻态缓冲至第三自旋多数门器件第二输入MTJ中；
向第一自旋多数门器件第一输入MTJ注入垂直于膜面的第一输入电流，向第一自旋多数门器件第二输入MTJ注入垂直于膜面的第二输入电流，向第一自旋多数门器件控制MTJ注入垂直于膜面且从自由层向隧穿层的第一控制电流，使第一自旋多数门器件实现“与”功能；
向第二自旋多数门器件第一输入MTJ注入垂直于膜面的第三输入电流，向第二自旋多数门器件第二输入MTJ注入垂直于膜面的第四输入电流，向第二自旋多数门器件控制MTJ注入垂直于膜面的且从自由层向隧穿层第二控制电流，使第二自旋多数门器件实现“与”功能；
向第三自旋多数门器件控制MTJ中注入垂直于膜面的且从隧穿层向自由层的第三控制电流；且第三输入电流为方向与第一输入电流方向相反且大小相同电流，第四输入电流为方向与第二输入电流方向相反且大小相同电流，使该逻辑电路实现“同或”功能或者“异或”功能；
向第四自旋多数门器件第一输入MTJ中注入垂直于膜面的第五输入电流，向第四自旋多数门器件第二输入MTJ中注入垂直于膜面的第六输入电流，且第五输入电流为方向与第一输入电流方向相同且大小相同电流；第六输入电流为方向与第二输入电流方向相同且大小相同电流；
第三自旋多数门器件输出MTJ作为半加器的本位输出端，第四自旋多数门器件的输出MTJ作为进位输出端，第一自旋多数门器件的第一输入MTJ、第二自旋多数门器件的第一输入MTJ与第四自旋多数门器件的第一输入MTJ共同作为半加器的加数输入端，第一自旋多数门器件的第二输入MTJ、第二自旋多数门器件的第二输入MTJ与第四自旋多数门器件的第二输入MTJ共同作为半加器的被加数输入端。
优选地，连接桥材料为自旋扩散长度较大的材料。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1、本发明提供的扩展磁性隧道结，在MTJ结构中的固定层上加上直接接触的重金属层。达到改变MTJ的逻辑状态的目的。在这种结构中，逻辑“非”功能借助SOT效应得以实现。这既是在基于磁性隧道结的自旋逻辑电路中，一种实现逻辑“非”功能的重要方法，也是之前的自旋磁矩多数门器件中所缺少的非常重要的功能。
2、本发明提供的基于自旋转移矩效应的多数门器件，包括4个常规磁性隧道结，四个常规磁性隧道结具有公共自由层，利用这种器件，我们可以很容易地实现逻辑“与”和逻辑“或”功能。
3、本发明提供了基于自旋扩散实现广义磁性隧道结之间互联结构。利用铜线自旋扩散长度较长的特点，我们使用外加电流加以控制，使得极化方向不同的自旋流在铜线中单向扩散，从而实现广义磁性隧道结之间信息的单向传递。
4、本发明提供的基于STT效应的自旋多数门器件，相比于之前的自旋多数门器件的设计，我们在与门和或门的基础之上增加了非门的功能，因此可以实现与非，或非，异或，同或，甚至是全加器等功能。
5、本发明使用垂直磁化膜作为MTJ的固定层和自由层，相比于面内膜可以获得更高的磁记录密度与热稳定性。同时在不受器件长宽比的影响的基础之上，本发明能获得更小的芯片面积。使用垂直磁化膜的MTJ比使用面内磁化膜的MTJ具有更小的临界翻转电流密度，从而整个电路的功耗也会随之减小。
6、本发明提供了自旋多数门器件之间级联方式，可以将某个自旋多数门器件的运算结果传递至下一单元，或者是将该结果取反传递至下一单元。从而实现单元之间的互联，为器件的集成奠定基础。在取反和单元互联的基础之上，结合自旋磁矩多数门器件的基本功能，本发明可以在该器件中实现全套的逻辑功能。
7、作为自旋多数门器件阵列，MTJ的制造工艺与COMS工艺兼容，便于集成。最重要的是本发明可以在4个MTJ单元中实现存储和运算的功能，从而削减对多个存储器的需求、减小相应的成体和设备的面积，降低系统的复杂性，提高成本效益并延长电池寿命。此外这种器件设计受偶然误差的影响较小，当参数出现一定偏差时，器件仍能正常工作。
8、本发明在提供接近极限的高速NVM(非易失性存储)的同时，能够大幅减小芯片的尺寸。在应用于移动和存储设备中时，这种设计有望提供更低的成本，更快的启动时间和许多新功能。
9、本发明提供的自旋多数门器件具有器件尺寸小，功耗低优等点，具有非挥发性存储和可重复编程的功能，并且可以有效地减小辐射。
10、本发明提供的扩展自旋多数门器件和由常规磁性隧道结组成的自旋多数门器件均采用“T”字形的结构，可以避免畴壁在移动过程中发生的“倒退”“震荡”等行为。
附图说明
图1为本发明提供的广义磁性隧道结的结构图；
图2为本发明提供的广义磁性隧道结的原理图；
图3为通入平行于膜面的电流后广义磁性隧道结的固定层的磁化翻转曲线，其中，图3(a)为通入-X方向平行于膜面的电流后广义磁性隧道结的固定层的磁化翻转曲线，图3(b)为通入+X方向平行于膜面的电流后广义磁性隧道结的固定层的磁化翻转曲线；
图4为本发明提供的基于广义磁性隧道结的逻辑电路的结构原理图，其中，图4(a)为前一广义磁性隧道结阻态缓冲至传后一磁性隧道结的原理图，图4(b)为前一广义磁性隧道结阻态取反后传至后一广义磁性隧道结的原理图；
图5为本发明提供的基于扩展磁性隧道结的扩展自旋多数门器件的结构图；
图6为本发明提供的具有较长范围的自由层的常规磁性隧道结的结构示意图；
图7为本发明提供的常规磁性隧道结翻转曲线和翻转过程中磁化强度示意图，其中，图7(a)为不同自由层长度的常规磁性隧道结的翻转曲线，图7(b)为自由层长度为300nm时常规磁性隧道结翻转过程的磁化强度示意图；
图8为四种不同输入信号下的基于扩展磁性隧道结的扩展自旋多数门器件的自由层Z方向的磁矩变化图；其中，图8(A)(a)至图8(A)(d)为第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态均为低阻态时自旋多数门器件自由层磁化方向变化图，图8(B)(a)至图8(B)(d)为第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态为高阻态、低阻态、低阻态时自旋多数门器件自由层磁化方向变化图，图8(C)(a)至图8(C)(d)为第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态为高阻态、低阻态、高阻态时自旋多数门器件自由层磁化方向变化图，图8(D)(a)至图8(D)(d)为第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态均为高阻态时自旋多数门器件自由层磁化方向变化图；
图9为基于扩展磁性隧道结的扩展自旋多数门器件中当第一输入MTJ、第二输入MTJ和控制MTJ通入电流方向不变时电流密度变化时翻转曲线；
图10为本发明提供的基于自旋转移矩的自旋多数门器件的结构图；
图11为本发明提供的基于扩展自旋多数门器件的逻辑电路第一实施例的结构示意图；
图12为本发明提供的基于扩展自旋多数门器件的逻辑电路中前一扩展磁性隧道结自由层磁化方向和后一常规磁性隧道结自由层磁化方向示意图；
图13为本发明提供的基于扩展自旋多数门器件的实现异或功能的逻辑电路的结构示意图；
图14为本发明提供的基于扩展自旋多数门器件的实现半加器功能的逻辑电路的结构示意图；
图15为本发明提供的基于扩展自旋多数门器件的实现全加器功能的逻辑电路的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
图1为本发明提供的扩展磁性隧道结，包括依次重叠排列的重金属层1004、固定层1003、隧穿层1002以及自由层1001。固定层1003、隧穿层1002以及自由层1001构成磁性隧道结。重金属层1004作为扩展磁性隧道结的上电极，自由层1001作为扩展磁性隧道结的下电极，扩展磁性隧道结的工作原理为：当在外磁场的作用下，使固定层1003的初始磁化状态为-Z方向。外加信号产生的电流由磁性隧道结自由层1001流至固定层1003，自由层1001的磁化方向由于STT效应翻转至-Z方向，自由层1001磁化方向和固定层1003磁化方向呈平行排列，表现为低阻态(0态)；通过向重金属层1004中通入平行于膜面电流，通过自旋霍尔效应使得积累的自旋极化电流作用在扩展磁性隧道结的固定层1003中，从而改变固定层1003的磁化方向，使固定层1003的磁化状态为+Z方向，自由层1001磁化方向和固定层1003磁化方向呈反平行排列，阻态由低阻态(0态)向高阻态变化(1态)，实现非逻辑功能。
当外加信号产生的电流反向时，自由层1001的磁化方向不变，自由层1001磁化方向和固定层1003磁化方向呈反平行排列，表现为高阻态(1态)，进一步通过向重金属层1004中通入平行于膜面电流，从而改变固定层1003的磁化方向，使固定层1003的磁化状态为-Z方向，自由层1001磁化方向和固定层1003磁化方向呈平行排列，阻态由高阻态(1态)向低阻态变化(0态)，实现非逻辑功能。
实际的模拟平面电流改变固定层磁化方向的过程如图2所示，在模拟工作过程中，设置固定层的磁晶各向异性的方向在YOZ平面内，使其偏离Z轴方向5°。固定层初始磁化方向m0与单轴各向异性能的方向Ku同向，面内电流的极化方向为-X方向，对于固定层的铁磁材料，其饱和磁化强度Ms＝860000A/m，磁各向异性能的大小为840000J/m3。可以得出，在不加外场的情况下，极化方向在平面内的自旋流可以使固定层的磁化方向在Z轴方向上实现翻转。
图3为通入平行于膜面的电流后扩展磁性隧道结的固定层的磁化翻转曲线，图3(a)为通入沿着-X方向极化的平行于膜面的电流后，扩展磁性隧道结的固定层的磁化翻转曲线，当电流的极化方向沿-X方向时，可以实现固定层的磁化方向由-Z翻转至+Z。图3(b)为通入沿着+X方向极化的平行于膜面的电流后，扩展磁性隧道结的固定层的磁化翻转曲线。电流的极化方向沿+X方向时，可以实现固定层的磁化方向由+Z翻转至-Z。由翻转曲线可以看出，不同方向的翻转所需的翻转时间和翻转临界电流近似相同，体现出很好的对称性。
图4为本发明提供的基于广义磁性隧道结的逻辑电路的结构原理图，逻辑电路包括两个广义磁性隧道结，广义磁性隧道结分为扩展磁性隧道结和常规磁性隧道结，常规磁性隧道结包括依次叠放排列的重金属层、固定层、隧穿层以及自由层。前一个广义磁性隧道结100的自由层1001通过连接桥与后一个广义磁性隧道结200的自由层2001连接，连接桥材料自旋扩散长度较大的材料，要求扩散长度达到100nm以上，本实施例中连接桥为铜线，实现两个广义磁性隧道结之间级联。
前一个广义磁性隧道结100和后一个广义磁性隧道结200的初始状态：前一个广义磁性隧道结100的固定层磁化方向为-Z方向，前一个广义磁性隧道结100的自由层磁化方向为+Z方向。
如图4(a)所示，前一个广义磁性隧道结100的传递电流方向为从自由层1001流至隧穿层1002且传递电流大小满足：J×P1<Jc，其中，J为注入传递电流密度，P1为前一个广义磁性隧道结100的固定层1003的极化率，Jc为使自由层发生磁化翻转所需要的临界翻转自旋流，则前一个广义磁性隧道结100的自由层1001磁化方向维持不变，传递电流进而被前一个广义磁性隧道结100的自由层1001极化，使传递电流大小为J×P2，P2为前一个广义磁性隧道结100的自由层1001的极化率。若传递电流J×P2>Jc，则沿铜线扩散至后一个广义磁性隧道结的200的自由层2001的自旋流可以使后一个广义磁性隧道结200的自由层2001磁化方向为+Z方向，后一个广义磁性隧道结200的自由层2001磁化方向与前一个广义磁性隧道结100的自由层1001磁化方向相同，即实现对前一个广义磁性隧道结100的自由层1001磁化方向的缓存。
如图4(b)所示，当前一个广义磁性隧道结100的传递电流方向为从隧穿层1002流至自由层1001且传递电流大小满足：J×P1<Jc，由于传递电流并未达到前一个广义磁性隧道结100的临界翻转电流密度，该广义磁性隧道结100的自由层1001磁化方向维持不变，传递电流进而被前一个广义磁性隧道结100的自由层1001极化，使传递电流大小为J×P2。若传递电流J×P2>Jc，则沿铜线扩散至后一个广义磁性隧道结200的自由层2001的自旋流可以使后一个广义磁性隧道结200的自由层2001磁化方向为-Z方向，前一个广义磁性隧道结100的自由层1001磁化方向与后一个广义磁性隧道结200的自由层2001磁化方向相反，即实现对前一个广义磁性隧道结100的自由层1001磁化方向的取反。
由此可见，前一个广义磁性隧道结电子的极化方向以及扩散方向可以控制后一个广义磁性隧道结的逻辑状态。若控制电流满足上述条件，外加负电压信号时，电子由前一个广义磁性隧道结100的自由层1001流向后一个广义磁性隧道结200自由层2001，使其实现平行排列，完成缓冲功能；外加正电压信号时，电子由前一个广义磁性隧道结100的自由层1001流向后一个广义磁性隧道结200的自由层2001，使其实现反平行排列，完成取反功能。
如图5所示，本发明提供的基于扩展磁性隧道结的自旋多数门器件包括第一输入MTJ 1、第二输入MTJ 2、控制MTJ 3以及输出MTJ。第一输入MTJ 1包括依次重叠排列的自由层101、隧穿层102、固定层103以及重金属层104，第二输入MTJ 2包括依次重叠排列的自由层201、隧穿层202固定层203以及重金属层204，控制MTJ 3包括依次重叠排列的自由层301、隧穿层302、固定层303以及重金属层304，输出MTJ4包括依次重叠排列的自由层401、隧穿层402、固定层403以及重金属层404。第一输入MTJ 1、第二输入MTJ 2、控制MTJ 3以及输出MTJ均为扩展磁性隧道结。
第一输入MTJ 1、第二输入MTJ 2、控制MTJ 3以及输出MTJ 4按照“T”字形排列，其中，输出MTJ位于T字形中间，第一输入MTJ 1、第二输入MTJ 2、控制MTJ3位于T字形三端点。第一输入MTJ 1、第二输入MTJ 2、控制MTJ 3以及输出MTJ 4自由层相互连接，而其隧穿层和固定层则是彼此分立的。
初始化第一输入MTJ 1、第二输入MTJ 2、控制MTJ 3以及输出MTJ 4，使广义磁性隧道结的固定层都具有相同的磁化方向。针对每个广义磁性隧道结，通入垂直于膜面的电流，当电子由固定层流向自由层时，电流被固定层极化从而携带固定层的磁化方向并且将这个磁化方向传递至自由层。广义磁性隧道结中的这两个磁性层的磁化方向会实现平行排列，呈现出整体的低阻态；当电子由自由层流向固定层时，MTJ中的这两个磁性层的磁化方向会实现反平行排列，呈现出整体的高阻态；以此方式通过电流的流向来控制MTJ的状态。
自旋多数门器件采用T字排列结构且将输出MTJ 4置于T字型中间，可以提高输出MTJ 4的翻转效率，进而提高自旋多数门器件的工作效率。为了使本发明提供的自旋多数门器件便于大规模生产制造，本发明提供的自旋多数门器件中第一输入MTJ、第二输入MTJ和控制MTJ均包括重金属层。
图6为本发明提供的具有较长范围的自由层的常规磁性隧道结的结构示意图，自由层501的长度明显大于隧穿层502和固定层503的长度，自由层501的长度为2a纳米(nm)。隧穿层502和固定层503均位于MTJ的正中间。
图7(a)为不同自由层长度的常规磁性隧道结的翻转曲线，常规磁性隧道结自由层长度分别为100nm，200nm，300nm，400nm，500nm和600nm时，在电流密度为250MA/cm2的翻转曲线，可以看出，当电流仅在磁性隧道结的堆层中通过时，自由层长度达到400nm时磁化方向仍能翻转，即通入电流仍能控制自由层磁化方向。图7(b)为自由层长度为300nm的MTJ通入电流密度为250MA/cm2时，翻转过程中各个阶段的磁化强度示意图，通入电流能够实现对自由层磁化方向控制。
本发明提供的基于扩展磁性隧道结的自旋多数门器件，通过初始化使第一输入MTJ 1中固定层103、第二输入MTJ 2中固定层203、控制MTJ 3中固定层303以及输出MTJ 4中固定层403的磁化方向统一为同一个方向。采用这种公共自由层的结构，向第一输入MTJ 1、第二输入MTJ 2以及控制MTJ 3自由层分别受其通入电流信号作用发生翻转达到稳定状态，流经第一输入MTJ 1、第二输入MTJ 2以及控制MTJ 3自由层的电流信号会进一步推动畴壁(即磁化向上和磁化向下的区域的分界线)往外运动，电流驱动畴壁的运动使输出MTJ呈现出相应的运算结果。
表1“与”功能和“或”功能中各个MTJ固定层和自由层的磁化方向
如表1所示，本发明提供的基于扩展磁性隧道结自旋多数门器件实现“与”功能和“或”功能的原理为：
第一输入MTJ 1中固定层103、第二输入MTJ 2中固定层203、输出MTJ 4中固定层403和控制MTJ 3中固定层303的初始磁化状态统一确定为-Z方向。
外加信号产生的电流由控制MTJ 3的自由层301流至固定层303，自由层301的磁化方向由STT效应翻转至-Z方向，自由层301磁化方向和固定层303磁化方向呈平行排列，表现为低阻态(0态)；外加信号产生的电流由第一输入MTJ 1的自由层101流至固定层103，且外加信号产生的电流由第二输入MTJ 1的自由层201流至固定层203时，自由层101和自由层201的磁化方向为-Z方向，即两个输入端的状态均为低阻态(0)；输出MTJ 4的自由层401的磁化状态受到-Z方向的磁化状态的影响较大，此时输出端的MTJ 4是自由层401的磁化状态仍保持原状态-Z方向不变，体现为低阻态即二进制中的0态。
控制MTJ 3阻态保持不变，为低阻态(0态)，当第一输入MTJ 1为高阻态(1态)，第二输入MTJ 2为低阻态(0态)时，输出MTJ为低阻态(0态)。当第一输入MTJ为低阻态(0态)，第二输入MTJ 2为高阻态(1态)，输出MTJ为低阻态(0态)。当第一输入MTJ为高阻态(1态)，第二输入MTJ为高阻态(1态)时，输出MTJ为高阻态(1态)，实现“与”功能。
控制MTJ 3阻态由低阻态(0态)变成高阻态(1态)，当第一输入MTJ 1为低阻态(0态)，第二输入MTJ 2为低阻态(0态)时，输出MTJ为高阻态(0态)。当第一输入MTJ 1为低阻态(1态)，第二输入MTJ 2为低阻态(0态)时，输出MTJ为高阻态(1态)。当第一输入MTJ为低阻态(0态)，第二输入MTJ 2为高阻态(1态)，输出MTJ为高阻态(1态)。当第一输入MTJ为高阻态(1态)，第二输入MTJ为高阻态(1态)时，输出MTJ为高阻态(1态)，实现“或”功能。
表2“与非”功能和“或非”功能中各个MTJ固定层和自由层的磁化方向
如表2所示，本发明提供的基于扩展磁性隧道结自旋多数门器件实现“与非”功能和“或非”功能的原理为：
由于输出MTJ隧穿层上方有重金属层，在该重金属层中通入平行于膜面的电流，自旋极化方向沿着面外的电子会向下运动从而进入固定层中。而极化方向为+Y/-Y方向的电流，又可以使固定层的磁化由下至上/由上至下的翻转。
第一输入MTJ 1中固定层103、第二输入MTJ 2中固定层203、输出MTJ 4中固定层403和控制MTJ 3中固定层303的初始磁化状态由外磁场统一确定为-Z方向。通过向输出MTJ重金属层通入平行于膜面的电流，使输出MTJ 4的固定层方向为+Z方向。
控制MTJ 3为低阻态(0态)，第一输入MTJ 1为高阻态(1态)，第二输入MTJ 2为低阻态(0态)时，输出端MTJ 4的自由层401的磁化状态受到-Z方向的磁化状态的影响较大，又由于输出MTJ 4固定层磁化方向与第一输入MTJ 1固定层磁化方向、第二输入MTJ 2固定层磁化方向、控制MTJ 3固定层磁化方向相反，此时输出端的MTJ 4是自由层401的磁化状态为高阻态，即二进制中的1态。
控制MTJ 3阻态保持不变，为低阻态(0态)，当第一输入MTJ 1为高阻态(1态)，第二输入MTJ 2为低阻态(0态)时，输出MTJ为高阻态(1态)。当第一输入MTJ为低阻态(0态)，第二输入MTJ 2为高阻态(1态)，输出MTJ为高阻态(1态)。当第一输入MTJ为高阻态(1态)，第二输入MTJ为高阻态(1态)时，输出MTJ为低阻态(0态)，实现“与非”功能。
控制MTJ 3阻态由低阻态(0态)变成高阻态(1态)，当第一输入MTJ 1为低阻态(0态)，第二输入MTJ 2为低阻态(0态)时，输出MTJ为高阻态(1态)。当第一输入MTJ 1为高阻态(1态)，第二输入MTJ 2为低阻态(0态)时，输出MTJ为低阻态(0态)。当第一输入MTJ为低阻态(0态)，第二输入MTJ 2为高阻态(1态)，输出MTJ为低阻态(0态)。当第一输入MTJ为低阻态(0态)，第二输入MTJ为高阻态(1态)时，输出MTJ为低阻态(0态)，实现“或非”功能。
本发明提供的基于扩展磁性隧道结自旋多数门器件，当输入端收到的电压信号作用在MTJ上而产生流经固定层的电流之后，其自由层的磁化方向发生翻转。电压极性不同，翻转方向也不一样。而输出MTJ的自由层的磁化方向则由周围三个输入端MTJ的自由层的磁化方向决定，与其固定层固定的磁化方向相结合，从而呈现出高阻态或者低阻态。输出端的运算结果则按照多数门的规则决定。
图8为四种不同输入信号下的自旋多数门器件的自由层中垂直方向的磁矩变化图。输出MTJ的自由层的磁化状态按照多数门逻辑运算的规则，受周围三个自由层的影响。图8(A)(a)至图8(A)(d)为第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态均为低阻态时自旋多数门器件自由层磁化方向变化图，可以得出当第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态均为低阻态时，输出MTJ为低阻态，即000的运算结果为0。图8(B)(a)至图8(B)(d)为第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态为高阻态、低阻态、低阻态时自旋多数门器件自由层磁化方向变化图，可以得出当第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态为高阻态、低阻态、低阻态时，输出MTJ为低阻态，即100的运算结果为0。图8(C)(a)至图8(C)(d)为第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态为高阻态、低阻态、高阻态时自旋多数门器件自由层磁化方向变化图，可以得出当第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态为高阻态、低阻态、高阻态时，输出MTJ为高阻态，即110的运算结果均为1，图8(D)(a)至图8(D)(d)为第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态均为高阻态时自旋多数门器件自由层磁化方向变化图，可以得出当第一输入MTJ、第二输入MTJ、第三输入MTJ的阻态为高阻态时，输出MTJ为高阻态，即111的运算结果为1。
图9为当第一输入MTJ、第二输入MTJ和控制MTJ通入电流方向不变，电流密度变化时翻转曲线；第一输入MTJ、第二输入MTJ以控制MTJ分别表现为高阻态、高组态以及低阻态，逻辑操作时间与电流密度之间的曲线图，由图9可知，当第一输入MTJ、第二输入MTJ以控制MTJ中通入电流密度大于0.6MA/cm2时，输出MTJ自由层磁化方向实现翻转。
图10为本发明提供的基于自旋转移矩的自旋多数门器件的结构图；自旋多数门器件包括四个常规磁性隧道结，四个常规磁性隧道结记为第一输入常规MTJ、第二输入常规MTJ、控制常规MTJ以及输出常规MTJ。常规磁性隧道结包括依次重叠排列的隧穿层、固定层以及自由层，隧穿层、固定层以及自由层构成磁性隧道结，通过向磁性隧道结中注入垂直于膜面的电流并改变电流大小使磁性隧道结的自由层磁化方向发生翻转，使磁性隧道结在高阻态和低阻态之间切换。
第一输入常规MTJ的自由层磁化方向、第二输入常规MTJ的自由层磁化方向、控制常规MTJ的自由磁化方向由注入垂直于各层的电流方向和大小确定，输出常规MTJ的自由层磁化方向由第一输入常规MTJ的自由层磁化方向、第二输入常规MTJ的自由层磁化方向、控制常规MTJ的自由磁化方向共同确定；输出常规MTJ呈现阻态根据自由层磁化方向和隧穿层的磁化方向确定；
当控制MTJ呈现高阻态时，输出常规MTJ与第一输入常规MTJ、第二输入常规MTJ共同实现“或”逻辑功能，当控制常规MTJ呈现低阻态时，输出MTJ与第一输出MTJ、第二输出MTJ共同实现“与”逻辑功能。
本发明提供基于自旋转移矩的自旋多数门器件实现“与”功能和“或”功能的原理同本发明提供的基于扩展磁性隧道结的自旋多数门器件实现“与”功能和“或”功能的原理相同。
图11为本发明提供的基于扩展磁性隧道结的自旋多数门器件的逻辑电路实施例的结构示意图，该逻辑电路包括第一自旋多数门器件10和第二自旋多数门器件20，第一自旋多数门器件10输出MTJ 14的自由层与第二自旋多数门器件20第一输入MTJ 21的自由层通过连接桥连接，其中，且该连接桥接地，连接桥可以为铜线。为了避免单个自旋多数门器件工作时受到外界其他自旋多数门器件的影响，每个T字形自旋多数门器件之间都被绝缘隔离开。在这两个MTJ上加不同极性的电压信号，即可分别实现信息传递功能和逻辑非的操作。
并在前一个自旋多数门器件输出MTJ中注入垂直于膜面的传递电流实现将前一个自旋多数门器件输出MTJ的阻态缓冲或取反至后一个自旋多数门器件中的一个输入MTJ；
其中，J·P1≤Jc≤J·P2，P1为前一个自旋多数门器件固定层极化率，P2为前一个实现非功能的自旋多数门器件自由层极化率，J为注入电流密度，Jc为使自由层发生磁化翻转所需要的临界翻转自旋流。
通过改变第一自旋多数门器件10输出MTJ上的传递电流可以控制铜线中扩散的自旋流的极化方向从而与第二自旋多数门器件20一起实现缓冲或者是取反的功能。
图12为本发明提供的基于扩展磁性隧道结的自旋多数门器件的的逻辑电路中前一扩展磁性隧道结的自由层磁化方向和后一个常规磁性隧道结的自由层磁化方向示意图，前一扩展磁性隧道结注入垂直于膜面的传递电流，输入电流密度为J＝9.6*105J/cm2时，P1为0.2，P2为0.45，满足J×P1<Jc和J×P2>Jc，前一扩展磁性隧道结的自由层的磁化方向未发生翻转；后一常规磁性隧道结的自由层磁化方向发生翻转，从而实现单向控制。
图13为本发明提供的基于扩展磁性隧道结的自旋多数门器件的逻辑电路的第二实施例结构示意图，该逻辑电路包括第一自旋多数门器件10、第二自旋多数门器件20以及第三自旋多数门器件30，第一自旋多数门器件10包括第一输入MTJ 11、第二输入MTJ 12、控制MTJ 13以及输出MTJ 14。第二自旋多数门器件20包括第一输入MTJ 21、第二输入MTJ 22、控制MTJ 23以及输出MTJ 24。第三自旋多数门器件30包括第一输入MTJ 31、第二输入MTJ32、控制MTJ 33以及输出MTJ 34。第一自旋多数门器件10的输出MTJ 14的自由层通过铜线与第三自旋多数门器件30的第一输入MTJ 31的自由层连接，且该铜线接地。第二自旋多数门器件20的输出MTJ 24的自由层通过铜线与第三自旋多数门器件30的第二输入MTJ 32的自由层连接，且该铜线接地。
通过初始化过程使第一自旋多数门器件10至第三自旋多数门器件30中所有固定层磁化为-Z方向。向第一自旋多数门器件10的控制MTJ和第二自旋多数门器件20的控制MTJ中均注入由自由层流向固定层的电流，第一自旋多数门器件10的控制MTJ和第二自旋多数门器件20的控制MTJ均呈现低阻态，即0态。第一自旋多数门器件10和第二自旋多数门器件20实现与功能。
向第一自旋多数门器件10的第一输入MTJ注入第一输入电流，向第一自旋多数门器件10的第二输入MTJ注入第二输入电流，向第二自旋多数门器件20的第一输入MTJ注入第三输入电流，向第二自旋多数门器件20的第二输入MTJ注入第四输入电流。其中，第一输入电流为幅值与第三输入电流幅值相等，方向相反的电流，第二输入电流为幅值与第四输入电流幅值相等，方向相反的电流。即第一自旋多数门器件10实现逻辑关系第二自旋多数门器件20实现逻辑关系其中，IN1用于表示第一自旋多数门器件10第一输入端信号，根据第一输入电流确定。IN2用于表示第二自旋多数门器件10第二输入端信号，根据第二输入电流确定。用于表示第二自旋多数门器件20第一输入端信号，为第一自旋多数门器件10第一输入端信号的逻辑取反信号。用于表示第一自旋多数门器件10第二输入端信号，为第二自旋多数门器件10第二输入端信号的逻辑取反信号。
向第三自旋多数门器件30控制MTJ中注入由固定层流向自由层的电流，使第三自旋多数门器件30控制MTJ呈现高阻态，即1态，第三自旋多数门器件30实现或功能。向第一自旋多数门器件10输出MTJ注入第一控制电流，控制电流的方向为由自由层流向固定层，且第一控制电流与第一自旋多数门器件10输出MTJ固定层极化率之积小于第一自旋多数门器件10输出MTJ自由层临界翻转电流密度，且第一控制电流与第一自旋多数门器件10输出MTJ自由层极化率之积大于第二自旋多数门器件20第一输入MTJ自由层临界翻转电流密度，实现将第一自旋多数门器件10输出端MTJ信号缓存至第三自旋多数门器件30的第一输入MTJ。
同理，第二自旋多数门器件20输出MTJ注入第二控制电流，第二控制电流的方向为由固定层流向自由层，且第二控制电流满足将第二自旋多数门器件20输出MTJ信号缓存至第三自旋多数门器件30的第二输入MTJ。进而，第三自旋多数门器件30实现的逻辑关系为
本发明提供的逻辑电路的第二实施例也可以实现同或功能，即基于自旋多数门器件之间的信息联通和自旋多数门器件内部取反功能的实现，我们在三个自旋多数门器件之间可以实现异或/同或功能。
图14为本发明提供的实现半加器功能的逻辑电路的第三实施例的结构示意图，该自旋多数门器件可以实现半加器功能。该半加器包括第一自旋多数门器件、第二自旋多数门器件、第三自旋多数门器件以及第四自旋多数门器件，第一自旋多数门器件至第三自旋多数门器件的连接关系以及注入输入电流、控制电流与本发明提供第二实施例中相同，以实现异或功能。
向第四自旋多数门器件第一输入MTJ中注入垂直于膜面的第五输入电流，向第四自旋多数门器件第二输入MTJ中注入垂直于膜面的第六输入电流，且第五输入电流为方向与第一输入电流方向相同且大小相同电流；第六输入电流为方向与第二输入电流方向相同且大小相同电流。
第三自旋多数门器件输出MTJ作为半加器的本位输出端，第四自旋多数门器件的输出MTJ作为进位输出端，第一自旋多数门器件的第一输入MTJ、第二自旋多数门器件的第一输入MTJ与第四自旋多数门器件的第一输入MTJ共同作为半加器的加数输入端，第一自旋多数门器件的第二输入MTJ、第二自旋多数门器件的第二输入MTJ与第四自旋多数门器件的第二输入MTJ共同作为半加器的被加数输入端。
图15为本发明提供的实现全加器功能的逻辑电路的第四实施例的结构示意图，逻辑电路包括第一半加器、第二半加器、第五自旋多数门器件，半加器中P端为加数输入端，Q端为被加数输入端，CO端为进位输出端，S端为本位输出端，第一半加器的S端与第二半加器的Q连接，第一半加器的CO端与第五自旋多数门器件的第一输入端连接，第二半加器的CO端与第五自旋多数门器件的第二输入端连接，第五自旋多数门器件的输出端作为实现全加器功能的逻辑电路的本位输出端，第二半加器的S输出端为实现全加器功能的逻辑电路的进位输出端，第一半加器的P端和Q端为实现全加器功能的逻辑电路的加数输入端和被加数输入端，第二半加器的P端为相邻低位的进位输入端。
为了向自旋多数门器件中注入输入电流、控制电流以及传递电流，在自旋多数门器件第一输入MTJ固定层(或者重金属层)和自由层，第二输入MTJ固定层(或者重金属层)和自由层、控制MTJ固定层(或者重金属层)和自由层以及输出MTJ重金属层和自由层需要制作电极，以实现注入输入电流、控制电流以及传递电流，在自旋多数门器件中输出MTJ的固定层上方需要制作侧面电极以实现向重金属层注入平行于膜面的电流。
本发明提供的自旋多数门器件仅包含4个磁性隧道结器件(1个作为控制端，2个作为输入端，1个作为输出端)即可实现全套的逻辑功能。切换控制端的状态，整个单元即可实现可重复编程式逻辑电路，使其功能在“与门”和“或门”之间切换。MTJ的高低阻态分别对应二进制中的“1”态和“0”态。此时相较于之间不利用自旋霍尔效应的器件，通过设定某个输入端状态为一个固定值的方式，该自旋多数门器件可以实现“或非”和“与非”之间的功能切换。
在重金属/铁磁层(HM/FM)的双层膜结构中，若在重金属层中通入平行于膜面的电流，可以产生沿面内方向极化的自旋流，自旋向上的电子和自旋向下的电子分别流向不同的方向。流入铁磁层的自旋流可以使其磁化方向发生翻转，具有不同极化方向的电流可以使铁磁层的磁化方向实现不同方向的翻转。输出端MTJ的固定层磁化方向改变时，与之前没有在铁磁层中加平行于膜面的电流的情况相比较，输出端MTJ的逻辑态发生变化，从而实现“非”逻辑功能。
本发明提供了两个自旋多数门器件级联的方法，任意两个自旋多数门器件之间都是被绝缘隔离开的，而当我们想用其中一个自旋多数门器件的输出信号作为另一个自旋多数门器件的输入信号并进行控制时，可以通过相邻两个自旋多数门器件，其中一个单元的输出端MTJ的自由层下方和另一个单元的控制端MTJ的自由层下方互相连接的铜线来实现这一操作。通过控制铜线中的电流方向可以将上一个单元的运算结果传递至下一单元或者是将其取反传递至下一个单元。
通过向重金属层上通入平行于膜面的电流，实现“非”功能之后，结合自旋多数门器件之间的互联，我们可以在多个自旋多数门器件中实现较为复杂的逻辑功能，例如“与或非门”“全加器”等。这在自旋多数门器件的阵列化的过程中具有重要的意义，自旋多数门器件之间信息的沟通可以避免信号的重复输入，提高工作效率。同时也可以结合多个自旋多数门器件的输入端，实现更复杂的逻辑函数的计算。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种扩展磁性隧道结，其特征在于，包括：
依次重叠排列的重金属层、固定层、隧穿层以及自由层，所述固定层、所述隧穿层以及所述自由层构成的利用自旋轨道力矩的垂直磁各向异性磁性隧道结；
向所述重金属层通入平行于膜面的电流，通过自旋霍尔效应使得积累的自旋极化电流作用固定层中，改变固定层的磁化方向，从而改变所述扩展磁性隧道结器件阻态，实现非逻辑功能。
2.一种基于自旋转移矩的自旋多数门器件，其特征在于，包括四个常规磁性隧道结，四个常规磁性隧道结依次记为第一输入常规MTJ、第二输入常规MTJ、控制常规MTJ以及输出常规MTJ(4)，常规磁性隧道结包括依次重叠排列的隧穿层、固定层以及自由层，通过向常规磁性隧道结中注入垂直于膜面的电流并改变电流大小使常规磁性隧道结的自由层磁化方向发生翻转，实现常规磁性隧道结在高阻态和低阻态之间切换；
所述第一输入常规MTJ(1)的自由层磁化方向、所述第二输入常规MTJ(2)的自由层磁化方向、所述控制常规MTJ(3)的自由磁化方向由注入垂直于膜面的电流方向和大小确定，所述输出常规MTJ(4)的自由层磁化方向由所述第一输常规入MTJ(1)的自由层磁化方向、所述第二输入常规MTJ(2)的自由层磁化方向、所述控制常规MTJ(3)的自由磁化方向共同确定；所述输出常规MTJ(4)呈现阻态根据所述自由层(401)磁化方向和所述隧穿层(402)的磁化方向确定；通入垂直于膜面的电流之后，畴壁由所述第一输入常规MTJ(1)，第二输入常规MTJ(2)以及控制常规MTJ(3)所在处移动至所述输出常规MTJ(4)；所述自由层(401)磁化方向由畴壁的移动情况决定；
当所述控制常规MTJ(3)呈现高阻态时，所述输出常规MTJ(4)与所述第一输入常规MTJ(1)、所述第二输入常规MTJ(2)共同实现“或”逻辑功能，当所述控制常规MTJ(3)呈现低阻态时，所述输出常规MTJ(4)与所述第一输出常规MTJ(1)、所述第二输出常规MTJ(2)共同实现“与”逻辑功能。
3.如权利要求2所述的自旋多数门器件，其特征在于，四个常规磁性隧道结按照“T”字形排列的，第一输入MTJ、第二输入MTJ、控制MTJ分别位于“T”字形结构三个端点处，输出MTJ(4)位于“T”字形结构交叉点处。
4.一种基于权利要求1所述的扩展磁性隧道结组成的扩展自旋多数门器件，其特征在于，包括权利要求1所述的4个扩展磁性隧道结，依次记为第一输入MTJ(1)、第二输入MTJ(2)控制MTJ(3)以及输出MTJ(4)；
通过向扩展磁性隧道结中注入垂直于膜面的电流并改变电流大小使所述扩展磁性隧道结的自由层磁化方向发生翻转，实现扩展磁性隧道结在高阻态和低阻态之间切换；
所述第一输入MTJ(1)的自由层磁化方向、所述第二输入MTJ(2)的自由层磁化方向、所述控制MTJ(3)的自由层磁化方向均由注入垂直于膜面的电流的方向和大小确定，所述输出MTJ(4)的自由层磁化方向由所述第一输入MTJ(1)的自由层磁化方向、所述第二输入MTJ(2)的自由层磁化方向、所述控制MTJ(3)的自由磁化方向共同确定；所述输出MTJ(4)呈现阻态根据所述自由层(401)磁化方向和所述隧穿层(402)的磁化方向确定；
当所述控制MTJ(3)呈现高阻态时，所述输出MTJ(4)与所述第一输入MTJ(1)、所述第二输入MTJ(2)共同实现“或”逻辑功能，当所述控制MTJ(3)呈现低阻态时，所述输出MTJ(4)与所述第一输出MTJ(1)、所述第二输出MTJ(2)共同实现“与”逻辑功能；
通过向所述重金属层(404)通入平行于膜面的电流改变所述输出MTJ的固定层(402)磁化方向，改变所述输出MTJ(4)的阻态，实现“与非”逻辑功能和“或非”逻辑功能。
5.如权利要求4所述的扩展自旋多数门器件，其特征在于，四个扩展磁性隧道结按照“T”字形排列的，第一输入MTJ、第二输入MTJ、控制MTJ分别位于“T”字形结构三个端点处，输出MTJ(4)位于“T”字形结构交叉点处。
6.一种基于广义磁性隧道结器件的逻辑电路，其特征在于，包括两个广义磁性隧道结，前一个广义磁性隧道结的自由层通过连接桥与后一个广义磁性隧道结的自由层连接，并在前一个广义磁性隧道结中注入垂直于膜面的传递电流实现将前一个广义磁性隧道结的阻态缓冲或取反至后一个广义磁性隧道结，且传递电流满足公式J·P1≤Jc≤J·P2；不同的传递电流的方向，可以使后一个广义磁性隧道结的逻辑态根据前一个广义磁性隧道结的逻辑态在“缓冲”和“取反”两种功能之间切换；
其中，P1为前一个广义磁性隧道结的固定层极化率，P2为前一个广义磁性隧道结的自由层极化率，J为传递电流密度，Jc为使自由层发生磁化翻转所需要的临界翻转自旋流，广义磁性隧道结可以为权利要求1所述的扩展磁性隧道结，也可为常规磁性隧道结，所述常规磁性隧道结包括依次重叠排列的隧穿层、固定层以及自由层。
7.一种基于权利要求4所述的扩展自旋多数门器件的逻辑电路，其特征在于，包括：
N个自旋多数门器件，其中，M个自旋多数门器件的第一输入MTJ悬空，M个自旋多数门器件的第二输入MTJ与其他自旋多数门器件的输出MTJ连接，L个自旋多数门器件的第一输入MTJ和第二输入MTJ均悬空，N-M-L个自旋多数门器件的第一输入MTJ与其他自旋多数门器件输出MTJ连接，N-M-L个自旋多数门器件的第二输入MTJ与其他自旋多数门器件输出MTJ连接；
前一个自旋多数门器件中输出MTJ的自由层通过连接桥与后一个自旋多数门器件一个输入MTJ的自由层连接，并在前一个自旋多数门器件的输出MTJ中注入垂直于膜面的传递电流实现将前一个自旋多数门器件的输出MTJ的阻态缓冲或取反至后一个自旋多数门器件中的一个输入MTJ，且传递电流满足公式J·P1≤Jc≤J·P2；
其中，P1为前一个自旋多数门器件固定层极化率，P2为前一个自旋多数门器件自由层极化率，J为传递电流密度，Jc为使自由层发生磁化翻转所需要的临界翻转自旋流，N≥M+L，N＞0，M≥0，L≥0。
8.如权利要求7所述的逻辑电路，其特征在于，所述逻辑电路实现“同或”功能或者“异或”功能，包括3个自旋多数门器件，依次记为第一自旋多数门器件、第二自旋多数门器件以及第三自旋多数门器件，所述第一自旋多数门器件输出MTJ自由层通过连接桥与所述第三自旋多数门器件的第一输入MTJ自由层连接，所述第二自旋多数门器件输出MTJ自由层通过连接桥与所述第三自旋多数门器件的第二输入MTJ自由层连接；
向所述第一自旋多数门器件输出MTJ中注入垂直于膜面且方向为从自由层向隧穿层的第一传递电流J1，其中，J1·P1≤Jc≤J1·P2，实现将所述第一自旋多数门器件输出MTJ的阻态缓冲至所述第三自旋多数门器件第一输入MTJ中；向所述第二自旋多数门器件输出MTJ中注入垂直于膜面且方向为从自由层向隧穿层的第二传递电流J2，其中，J2·P1≤Jc≤J2·P2，实现将所述第二自旋多数门器件输出MTJ的阻态缓冲至所述第三自旋多数门器件第二输入MTJ中；
向所述第一自旋多数门器件第一输入MTJ注入垂直于膜面的第一输入电流，向所述第一自旋多数门器件第二输入MTJ注入垂直于膜面的第二输入电流，向所述第一自旋多数门器件控制MTJ注入垂直于膜面且从自由层向隧穿层的第一控制电流，使第一自旋多数门器件实现“与”功能；
向第所述二自旋多数门器件第一输入MTJ注入垂直于膜面的第三输入电流，向所述第二自旋多数门器件第二输入MTJ注入垂直于膜面的第四输入电流，向所述第二自旋多数门器件控制MTJ注入垂直于膜面的且从自由层向隧穿层第二控制电流，使第二自旋多数门器件实现“与”功能；
向所述第三自旋多数门器件控制MTJ中注入垂直于膜面的且从隧穿层固定层向自由层的第三控制电流；且第三输入电流为方向与第一输入电流方向相反且大小相同电流，第四输入电流为方向与第二输入电流方向相反且大小相同电流，使该逻辑电路实现“同或”功能或者“异或”功能；
其中，P1为前一个自旋多数门器件固定层极化率，P2为前一个自旋多数门器件自由层极化率，Jc为使自由层发生磁化翻转所需要的临界翻转自旋流，J1为第一传递电流，J2为第二传递电流。
9.如权利要求7所述的逻辑电路，其特征在于，所述逻辑电路实现半加器功能，包括四个自旋多数门器件，记为第一自旋多数门器件、第二自旋多数门器件、第三自旋多数门器件以及第四自旋多数门器件；所述第一自旋多数门器件输出MTJ自由层通过连接桥与所述第三自旋多数门器件的第一输入MTJ自由层连接，所述第二自旋多数门器件输出MTJ自由层通过连接桥与所述第三自旋多数门器件的第二输入MTJ自由层连接；
向所述第一自旋多数门器件输出MTJ中注入垂直于膜面且方向为从自由层向隧穿层的第一传递电流J1，其中，J1·P1≤Jc≤J1·P2，实现将所述第一自旋多数门器件输出MTJ的阻态缓冲至所述第三自旋多数门器件第一输入MTJ中；向所述第二自旋多数门器件输出MTJ中注入垂直于膜面且方向为从自由层向隧穿层的第二传递电流J2，其中，J2·P1≤Jc≤J2·P2，实现将所述第二自旋多数门器件输出MTJ的阻态缓冲至所述第三自旋多数门器件第二输入MTJ中；
向所述第一自旋多数门器件第一输入MTJ注入垂直于膜面的第一输入电流，向所述第一自旋多数门器件第二输入MTJ注入垂直于膜面的第二输入电流，向所述第一自旋多数门器件控制MTJ注入垂直于膜面且从自由层向隧穿层的第一控制电流，使第一自旋多数门器件实现“与”功能；
向第所述二自旋多数门器件第一输入MTJ注入垂直于膜面的第三输入电流，向所述第二自旋多数门器件第二输入MTJ注入垂直于膜面的第四输入电流，向所述第二自旋多数门器件控制MTJ注入垂直于膜面的且从自由层向隧穿层第二控制电流，使第二自旋多数门器件实现“与”功能；
向所述第三自旋多数门器件控制MTJ中注入垂直于膜面的且从隧穿层向自由层的第三控制电流；且第三输入电流为方向与第一输入电流方向相反且大小相同电流，第四输入电流为方向与第二输入电流方向相反且大小相同电流，使该逻辑电路实现“同或”功能或者“异或”功能；
向所述第四自旋多数门器件第一输入MTJ中注入垂直于膜面的第五输入电流，向所述第四自旋多数门器件第二输入MTJ中注入垂直于膜面的第六输入电流，且所述第五输入电流为方向与所述第一输入电流方向相同且大小相同电流；所述第六输入电流为方向与所述第二输入电流方向相同且大小相同电流；
所述第三自旋多数门器件输出MTJ作为半加器的本位输出端，所述第四自旋多数门器件的输出MTJ作为进位输出端，所述第一自旋多数门器件的第一输入MTJ、所述第二自旋多数门器件的第一输入MTJ与所述第四自旋多数门器件的第一输入MTJ共同作为半加器的加数输入端，所述第一自旋多数门器件的第二输入MTJ、所述第二自旋多数门器件的第二输入MTJ与所述第四自旋多数门器件的第二输入MTJ共同作为半加器的被加数输入端。
10.如权利要求6至9任一项所述的逻辑电路，连接桥材料为自旋扩散长度较大的材料。
CN201710942056.2A 2017-10-11 2017-10-11 一种自旋多数门器件及逻辑电路 Active CN107732005B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710942056.2A CN107732005B (zh) 2017-10-11 2017-10-11 一种自旋多数门器件及逻辑电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710942056.2A CN107732005B (zh) 2017-10-11 2017-10-11 一种自旋多数门器件及逻辑电路

Publications (2)

Publication Number Publication Date
CN107732005A true CN107732005A (zh) 2018-02-23
CN107732005B CN107732005B (zh) 2020-08-18

Family

ID=61210822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710942056.2A Active CN107732005B (zh) 2017-10-11 2017-10-11 一种自旋多数门器件及逻辑电路

Country Status (1)

Country Link
CN (1) CN107732005B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994139A (zh) * 2019-03-15 2019-07-09 北京大学 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用
CN111261771A (zh) * 2018-12-03 2020-06-09 三星电子株式会社 包括自旋轨道转矩线的半导体器件
CN112466359A (zh) * 2020-12-04 2021-03-09 首都师范大学 基于自旋轨道耦合效应的全电压调控逻辑器件
CN113450847A (zh) * 2020-10-19 2021-09-28 北京航空航天大学 基于磁性存储器的逻辑计算单元、方法及全加器
WO2021258712A1 (zh) * 2020-06-23 2021-12-30 浙江驰拓科技有限公司 一种磁存储器件及其写入方法、逻辑器件
TWI755218B (zh) * 2019-12-27 2022-02-11 美商凱普勒運算公司 基於低功率鐵電體的多數邏輯閘加法器
WO2022141306A1 (zh) * 2020-12-30 2022-07-07 华为技术有限公司 一种逻辑芯片及电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853919A (zh) * 2010-04-22 2010-10-06 复旦大学 一种具有纳米软磁核的垂直磁化自旋阀
CN102696071A (zh) * 2009-12-18 2012-09-26 英特尔公司 自旋转矩磁性集成电路及其器件
CN103633239A (zh) * 2012-08-26 2014-03-12 三星电子株式会社 磁存储器及其提供方法和编程方法
CN103890855A (zh) * 2011-08-18 2014-06-25 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
CN105514260A (zh) * 2016-01-29 2016-04-20 中国科学院物理研究所 自旋逻辑器件和包括其的电子设备
EP3035347A1 (en) * 2014-12-16 2016-06-22 IMEC vzw Spin torque majority gate device
CN106030840A (zh) * 2014-03-25 2016-10-12 英特尔公司 磁畴壁逻辑器件及互连
CN106531884A (zh) * 2016-12-23 2017-03-22 中国科学院半导体研究所 电压控制磁随机存储单元、存储器及其构成的逻辑器件
CN107004440A (zh) * 2014-07-17 2017-08-01 康奈尔大学 基于用于有效自旋转移矩的增强自旋霍尔效应的电路和装置
CN107004759A (zh) * 2014-12-18 2017-08-01 英特尔公司 磁电器件和互连件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102696071A (zh) * 2009-12-18 2012-09-26 英特尔公司 自旋转矩磁性集成电路及其器件
CN101853919A (zh) * 2010-04-22 2010-10-06 复旦大学 一种具有纳米软磁核的垂直磁化自旋阀
CN103890855A (zh) * 2011-08-18 2014-06-25 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
CN103633239A (zh) * 2012-08-26 2014-03-12 三星电子株式会社 磁存储器及其提供方法和编程方法
CN106030840A (zh) * 2014-03-25 2016-10-12 英特尔公司 磁畴壁逻辑器件及互连
CN107004440A (zh) * 2014-07-17 2017-08-01 康奈尔大学 基于用于有效自旋转移矩的增强自旋霍尔效应的电路和装置
EP3035347A1 (en) * 2014-12-16 2016-06-22 IMEC vzw Spin torque majority gate device
CN107004759A (zh) * 2014-12-18 2017-08-01 英特尔公司 磁电器件和互连件
CN105514260A (zh) * 2016-01-29 2016-04-20 中国科学院物理研究所 自旋逻辑器件和包括其的电子设备
CN106531884A (zh) * 2016-12-23 2017-03-22 中国科学院半导体研究所 电压控制磁随机存储单元、存储器及其构成的逻辑器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MEGHNA G. MANKALALE等: "STEM: A Scheme for Two-Phase Evaluation of Majority Logic", 《IEEE TRANSACTIONS ON NANOTECHNOLOGY》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261771A (zh) * 2018-12-03 2020-06-09 三星电子株式会社 包括自旋轨道转矩线的半导体器件
CN111261771B (zh) * 2018-12-03 2024-04-09 三星电子株式会社 包括自旋轨道转矩线的半导体器件
CN109994139A (zh) * 2019-03-15 2019-07-09 北京大学 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用
CN109994139B (zh) * 2019-03-15 2020-11-03 北京大学 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用
TWI755218B (zh) * 2019-12-27 2022-02-11 美商凱普勒運算公司 基於低功率鐵電體的多數邏輯閘加法器
WO2021258712A1 (zh) * 2020-06-23 2021-12-30 浙江驰拓科技有限公司 一种磁存储器件及其写入方法、逻辑器件
CN113450847A (zh) * 2020-10-19 2021-09-28 北京航空航天大学 基于磁性存储器的逻辑计算单元、方法及全加器
CN113450847B (zh) * 2020-10-19 2023-02-17 北京航空航天大学 基于磁性存储器的逻辑计算单元、方法及全加器
CN112466359A (zh) * 2020-12-04 2021-03-09 首都师范大学 基于自旋轨道耦合效应的全电压调控逻辑器件
CN112466359B (zh) * 2020-12-04 2024-05-24 首都师范大学 基于自旋轨道耦合效应的全电压调控逻辑器件
WO2022141306A1 (zh) * 2020-12-30 2022-07-07 华为技术有限公司 一种逻辑芯片及电子设备

Also Published As

Publication number Publication date
CN107732005B (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
CN107732005A (zh) 一种扩展磁性隧道结、自旋多数门器件及逻辑电路
Sengupta et al. A vision for all-spin neural networks: A device to system perspective
Li et al. Magnetic skyrmions for unconventional computing
Fong et al. Spin-transfer torque devices for logic and memory: Prospects and perspectives
Kang et al. Complementary skyrmion racetrack memory with voltage manipulation
US8558571B2 (en) All-spin logic devices
Shim et al. Ising computation based combinatorial optimization using spin-Hall effect (SHE) induced stochastic magnetization reversal
US20110221470A1 (en) Magnetic device for performing a &#34;logic function&#34;
KR20150024348A (ko) 조셉슨 자기 메모리 셀 시스템
US8203871B2 (en) Reconfigurable magnetic logic device using spin torque
Kang et al. Voltage-controlled MRAM for working memory: Perspectives and challenges
CN105514260B (zh) 自旋逻辑器件和包括其的电子设备
US9379313B2 (en) Non-volatile spin switch
CN112767980B (zh) 自旋轨道矩磁随机存储单元、阵列及汉明距离计算方法
CN107134292A (zh) 可编程多功能自旋逻辑电路
CN109256160A (zh) 一种自旋轨道矩磁存储器读取方法
Wang et al. Compact model of Dzyaloshinskii domain wall motion-based MTJ for spin neural networks
Lyle et al. Communication between magnetic tunnel junctions using spin-polarized current for logic applications
Bandyopadhyay Nanomagnetic boolean logic—the tempered (and realistic) vision
Li et al. Novel cascadable magnetic majority gates for implementing comprehensive logic functions
Shao et al. Spintronic memristors for computing
Raymenants et al. Magnetic domain walls: from physics to devices
Leem et al. Magnetic coupled spin-torque devices for nonvolatile logic applications
Shim et al. Ising spin model using spin-hall effect (she) induced magnetization reversal in magnetic-tunnel-junction
Wang et al. Magnetic tunnel junction based integrated logics and computational circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant