CN113450847A - 基于磁性存储器的逻辑计算单元、方法及全加器 - Google Patents
基于磁性存储器的逻辑计算单元、方法及全加器 Download PDFInfo
- Publication number
- CN113450847A CN113450847A CN202011115973.1A CN202011115973A CN113450847A CN 113450847 A CN113450847 A CN 113450847A CN 202011115973 A CN202011115973 A CN 202011115973A CN 113450847 A CN113450847 A CN 113450847A
- Authority
- CN
- China
- Prior art keywords
- magnetic memory
- signal
- switching element
- addend
- carry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 345
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004364 calculation method Methods 0.000 claims abstract description 23
- 230000004044 response Effects 0.000 claims description 80
- 229910001385 heavy metal Inorganic materials 0.000 claims description 46
- 102100035420 DnaJ homolog subfamily C member 1 Human genes 0.000 description 12
- 101000804122 Homo sapiens DnaJ homolog subfamily C member 1 Proteins 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 230000009471 action Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000003068 static effect Effects 0.000 description 5
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000011534 incubation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供了一种基于磁性存储器的逻辑计算单元、方法及全加器，所述逻辑计算单元包括加法电路；所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果，本发明的逻辑计算单元无静态功耗，写入速度快。
Description
技术领域
本发明涉及逻辑计算器件技术领域，尤其涉及一种基于磁性存储器的逻辑计算单元、方法及全加器。
背景技术
传统的全加器采用互补金属-氧化物-半导体(Complementary Metal-Oxide-Semiconductor,CMOS)工艺设计，其存在一些缺点：首先，CMOS晶体管的漏电流随着工艺尺寸的减小而增大，导致静态功耗日益加剧，其次CMOS全加器基于冯诺依曼架构而设计，数据搬移的功耗大，所需带宽大。
发明内容
本发明的一个目的在于提供一种基于磁性存储器的逻辑计算单元，无静态功耗，写入速度快。本发明的另一个目的在于提供一种基于磁性存储器的逻辑计算方法。本发明的再一个目的在于提供一种基于磁性存储器的全加器。
为了达到以上目的，本发明一方面公开了一种基于磁性存储器的逻辑计算单元，包括加法电路；
所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；
所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果。
优选的，
当所述被加数信号为第一电平时，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
当所述加数信号和被加数信号为第一电平时，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
优选的，所述第一通路进一步用于响应于进位信号进行进位数和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果。
优选的，
当所述进位信号为第一电平时，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
当所述进位信号和第一异或结果对应的信号为第一电平时，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
优选的，还包括进位电路；
所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路；
所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果。
优选的，
当所述被加数信号和进位信号为第一电平时，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字；
当所述进位信号或被加数信号为第二电平时，所述第四通路导通，所述第二磁性存储器存储第二逻辑数字。
优选的，所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果。
优选的，
当所述加数信号和进位信号为第一电平或者所述加数信号和被加数信号为第一电平时，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字。
优选的，所述第一磁性存储器包括第一重金属层和设于所述第一重金属层上的第一磁隧道结；
所述第一重金属层包括第一输入方向的第一端和第二端以及第二输入方向的第三端和第四端，当通过第一输入方向向所述第一重金属层输入电流，所述第一磁隧道结的阻态为第一逻辑数字对应的第一阻态，当通过第二输入方向向所述第一重金属层输入电流，所述第一磁隧道结的阻态为第二逻辑数字对应的第二阻态。
优选的，
所述第一通路包括第一开关元件和第二开关元件；
所述第一开关元件的控制端用于接收所述被加数信号，第一端与第一电源端连接，第二端与所述第一磁性存储器的第一端连接；
所述第二开关元件的控制端用于接收所述被加数信号，第一端与接地端连接，第二端与所述第一磁性存储器的第二端连接。
优选的，
所述第二通路包括第三开关元件和第四开关元件；
所述第三开关元件的控制端用于接收所述被加数信号，第一端与第二电源端连接，第二端与所述第一磁性存储器的第三端连接；
所述第四开关元件的控制端用于接收所述加数信号，第一端与接地端连接，第二端与所述第一磁性存储器的第四端连接；或者，
所述第三开关元件的控制端用于接收所述加数信号，第一端与第二电源端连接，第二端与所述第一磁性存储器的第三端连接；
所述第四开关元件的控制端用于接收所述被加数信号，第一端与接地端连接，第二端与所述第一磁性存储器的第四端连接。
优选的，所述第一通路进一步包括第五开关元件和第六开关元件；
所述第五开关元件的控制端用于接收所述进位信号，第一端与第一电源端和所述第一开关元件的第一端分别连接，第二端与所述第一磁性存储器的第一端和所述第一开关元件的第二端分别连接；
所述第六开关元件的控制端用于接收所述进位信号，第一端与接地端和所述第二开关元件的第一端分别连接，第二端与所述第一磁性存储器的第二端和所述第二开关元件的第二端分别连接。
优选的，所述第二磁性存储器包括第二重金属层(重金属层)和设于所述第二重金属层上的第二磁隧道结；
所述第二重金属层包括第三输入方向的第五端和第六端以及第四输入方向的第七端和第八端，当通过第三输入方向向所述第二重金属层(重金属层)输入电流，所述第二磁隧道结的阻态为第一阻态，当通过第四输入方向向所述第二重金属层(重金属层)输入电流，所述第二磁隧道结的阻态为第二阻态。
优选的，所述第三通路包括第七开关元件和第八开关元件；
所述第七开关元件的控制端用于接收所述被加数信号，第一端与第三电源端连接，第二端与所述第二磁性存储器的第五端连接；
所述第八开关元件的控制端用于接收所述进位信号，第一端与接地端连接，第二端与所述第二磁性存储器的第六端连接；或者，
所述第七开关元件的控制端用于接收所述进位信号，第一端与第三电源端连接，第二端与所述第二磁性存储器的第五端连接；
所述第八开关元件的控制端用于接收所述被加数信号，第一端与接地端连接，第二端与所述第二磁性存储器的第六端连接。
优选的，所述第四通路包括第九开关元件和第十开关元件；
所述第九开关元件的控制端用于接收所述被加数信号，第一端与第四电源端和所述第十开关元件的第一端分别连接，第二端与所述第二磁性存储器的第七端和所述第十开关元件的第二端分别连接；
所述第十开关元件的控制端用于接收所述进位信号；
所述第二磁性存储器的第八端与接地端连接；或者，
所述第九开关元件的控制端用于接收所述被加数信号，第一端与接地端和所述第十开关元件的第一端分别连接，第二端与所述第二磁性存储器的第七端和所述第十开关元件的第二端分别连接；
所述第十开关元件的控制端用于接收所述进位信号；
所述第二磁性存储器的第八端与第四电源端连接。
优选的，所述第三通路包括第十一开关元件、第十二开关元件和第十三开关元件；
所述第十一开关元件的控制端用于接收所述加数信号，第一端与第五电源端连接，第二端与所述第二磁性存储器的第五端连接；
所述第十二开关元件的控制端用于接收所述被加数信号，第一端与接地端连接，第二端与所述第二磁性存储器的第六端连接；
所述第十三开关元件的控制端用于接收所述进位信号，第一端与接地端连接，第二端与所述第二磁性存储器的第六端连接。
本发明还公开了一种基于磁性存储器的逻辑计算方法，所述逻辑计算单元包括加法电路，所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路，所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果，所述方法包括：
在t1时刻：
响应于第一电平的被加数信号，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
在t2时刻：
响应于第一电平的加数信号和被加数信号，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
优选的，所述第一通路进一步用于响应于进位信号进行进位数和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果，所述方法进一步包括：
在t3时刻：
响应于第一电平的进位信号，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
在t4时刻：
响应于第一电平的所述进位信号和第一异或结果对应的信号，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
优选的，所述逻辑计算方法还包括进位电路，所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路，所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果，所述方法进一步包括：
在t1时刻：
响应于第一电平的被加数信号和进位信号，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字；
在t2时刻：
响应于第二电平的加数信号或进位信号，所述第四通路导通，所述第二磁性存储器存储第二逻辑数字。
优选的，所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果，所述方法进一步包括：
在t3时刻：
响应于第一电平的加数信号和进位信号或者加数信号和被加数信号，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字。
本发明还公开了一种基于磁性存储器的全加器，包括N个依次连接逻辑计算单元，N为正整数；
每个逻辑计算单元包括加法电路和进位电路；
所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；
所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果；
所述第一通路进一步用于响应于进位信号进行进位数和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果；
所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路；
所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果；
所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果；
其中，第n个逻辑计算单元的第三进位结果作为进位数以输入第n+1个逻辑计算单元，1<＝n<N。
本发明通过采用第一磁性存储器及与第一磁性存储器连接的第一通路和第二通路形成逻辑计算单元，其中，第一磁性存储器中存储着加数。通过第一通路响应于被加数信号对第一磁性存储器中存储的数据进行写处理，从而实现加数和被加数的或运算。进一步的，通过加数对应的加数信号和被加数信号可以对第一磁性存储器中的或运算结果进行进一步处理，重写第一磁性存储器中加数和被加数相同时的或运算结果为加数与被加数的异或运算结果，从而第一磁性存储器中最终得到的第一异或结果为加数和被加数的异或运算结果，使基于磁性存储器形成全加器成为可能，且本发明基于磁性存储器的逻辑计算单元无静态功耗，写入速度快。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出本发明基于磁性存储器的逻辑计算单元的加法电路；
图2示出本发明基于磁性存储器的逻辑计算单元的进位电路。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有技术中，采用互补金属-氧化物-半导体(Complementary Metal-Oxide-Semiconductor,CMOS)工艺设计的全加器存在静态功耗日益加剧、数据搬移的功耗大以及所需带宽大的缺点。本申请发明人发现新型的MRAM(磁性随机存储器)可以实现非易失性存储，解决静态功耗过大的问题，且存算一体化结构有望解决传统冯诺依曼架构的带宽瓶颈。
在磁性(随机)存储器(MRAM)的发展历程中，主要经历了三代写入方式。第一代MRAM采用磁场实现数据写入，但所需电流较高，而且无法随着磁隧道结尺寸的缩小而降低，因此应用前景有限。第二代MRAM采用电流诱导自旋转移矩(Spin transfer torque,STT)实现数据写入，解决了上述磁场写入方式所存在的弊端，但STT-MRAM的写入过程需要经历孵化延迟(Incubation delay)，严重制约写入速度，而且，写入电流与读取电流均直接经过磁隧道结，极易引起读取干扰(Read disturb)和势垒击穿(Barrier breakdown)等问题。第三代MRAM采用自旋轨道矩(Spin orbit torque,SOT)写入技术，可解决STT-MRAM中存在的问题。SOT-MTJ不易击穿，可靠性高，且读写路径分离，可独立优化。尤其是，对于目前普遍采用的具有垂直磁各向异性(Perpendicular magnetic anisotropy,PMA)的磁隧道结而言，SOT-MRAM的写入速度有望达到亚纳秒级。
为了解决以上现有技术中的问题，本发明基于MRAM设计形成基于磁性存储器的逻辑计算单元。这种基于磁性存储器的逻辑计算单元基于SOT-MTJ设计，这种SOT-MTJ无需外加磁场，且写入状态仅由写入路径决定，即单向写入电流，且写入的数据可统一被擦除。针对这一性质设计的全加器，具有低功耗，写入速度快，读写路径完全分离，内部数据可擦除的优势。
基于此，根据本发明的一个方面，本实施例公开了一种基于磁性存储器的逻辑计算单元。其中，逻辑计算单元包括加法电路。
所述加法电路包括用于存储加数B的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路。
其中，所述第一通路用于响应于被加数信号进行加数B与被加数A的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数B与被加数A的异或运算得到存储于所述第一磁性存储器中的第一异或结果。
本发明通过采用第一磁性存储器及与第一磁性存储器连接的第一通路和第二通路形成逻辑计算单元，其中，第一磁性存储器中存储着加数B。通过第一通路响应于被加数信号对第一磁性存储器中存储的数据进行写处理，从而实现加数B和被加数A的或运算。进一步的，通过加数B对应的加数信号和被加数信号可以对第一磁性存储器中的或运算结果进行进一步处理，重写第一磁性存储器中加数B和被加数A相同时的或运算结果为加数B与被加数A的异或运算结果，从而第一磁性存储器中最终得到的第一异或结果为加数B和被加数A的异或运算结果，使基于磁性存储器形成全加器成为可能，且本发明基于磁性存储器的逻辑计算单元无静态功耗，写入速度快。
在优选的实施方式中，当所述被加数信号为第一电平时，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字。当所述加数信号和被加数信号为第一电平时，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
具体的，本实施例中，以第一电平为高电平，其对应的第一逻辑数字为“1”，第二电平为低电平，其对应的第二逻辑数字为“0”为例来对本发明进行说明。当被加数A为1，被加数信号为高电平时，第一通路导通，第一磁性存储器中存储的数字变为第一逻辑数字“1”，即当被加数A为1时，无论加数B是1还是0，第一磁性存储器中的数字变为1，实现加数B和被加数A的或运算。进一步的，当加数信号和被加数信号均为高电平，即加数B和被加数A均为1时，第二通路导通，第一磁性存储器中存储的数字变为第二逻辑数据“0”，即在或运算中加数B和被加数A均为1的情况下，对第一磁性存储器中的数字进行重写，实现加数B和被加数A的异或运算。
在优选的实施方式中，如图1所示，所述第一磁性存储器包括第一重金属层11和设于所述第一重金属层11上的第一磁隧道结MTJ1。所述第一重金属层11包括第一输入方向5的第一端和第二端以及第二输入方向4的第三端和第四端，当通过第一输入方向5向所述第一重金属层11输入电流，所述第一磁隧道结MTJ1的阻态为第一逻辑数字对应的第一阻态，当通过第二输入方向4向所述第一重金属层11输入电流，所述第一磁隧道结MTJ1的阻态为第二逻辑数字对应的第二阻态。
其中，第一磁隧道结MTJ1可包括从上向下依次设置的固定层1、势垒层2和自由层3。其中，固定层1可为铁磁金属层，势垒层2可为氧化物层，自由层3可为铁磁金属层。第一磁隧道结MTJ1优选的选用椭圆柱形(椭圆的长宽比可以是任意值)，并且椭圆的长轴与第一输入方向5和第二输入方向4均不重合或不平行，从而，可以实现通过第一输入方向5向所述第一重金属层11输入电流，所述第一磁隧道结MTJ1的阻态为第一逻辑数字对应的第一阻态，通过第二输入方向4向所述第一重金属层11输入电流，所述第一磁隧道结MTJ1的阻态为第二逻辑数字对应的第二阻态。
其中，优选的，第一输入方向5和第二输入方向4为正交的两个方向。作为优选的实施方式，本实施例中，第一重金属层11为长方形，第一输入方向5为沿长方形的长度方向，第二输入方向4为沿长方形的宽度方向。在其他实施方式中，第一输入方向5也可以是沿长方形的宽度方向，则第二输入方向4为沿长方形的长度方向。其中，第一重金属层11可以采用重金属条状薄膜或反铁磁条状薄膜等薄膜。第一重金属层11的面积大于第一磁隧道结MTJ1，从而第一磁隧道结MTJ1的底面形状可完全内嵌于重金属条状薄膜的顶面形状之中。
需要说明的是，第一阻态和第二阻态可分别对应于不同的逻辑数字，例如，本实施例中，第一阻态为低阻态，第二阻态为高阻态，第一阻态对应第一逻辑数字“1”，第二阻态对应第二逻辑数字“0”。在其他实施方式中，第一阻态为也可为高阻态，则第二阻态为低阻态，第一阻态可对应第一逻辑数字“0”，则第二阻态对应第二逻辑数字“1”。
在优选的实施方式中，加法电路可通过以下电路结构实现。再次参见图1，所述第一通路包括第一开关元件M1和第二开关元件M2。所述第一开关元件M1的控制端用于接收所述被加数信号，第一端与第一电源端Vdd1连接，第二端与所述第一磁性存储器的第一端连接。所述第二开关元件M2的控制端用于接收所述被加数信号，第一端与接地端GND连接，第二端与所述第一磁性存储器的第二端连接。
所述第二通路包括第三开关元件M3和第四开关元件M4。所述第三开关元件M3的控制端用于接收所述被加数信号，第一端与第二电源端Vdd2连接，第二端与所述第一磁性存储器的第三端连接。所述第四开关元件M4的控制端用于接收所述加数信号，第一端与接地端GND连接，第二端与所述第一磁性存储器的第四端连接。或者，所述第三开关元件M3的控制端用于接收所述加数信号，第一端与第二电源端Vdd2连接，第二端与所述第一磁性存储器的第三端连接。所述第四开关元件M4的控制端用于接收所述被加数信号，第一端与接地端GND连接，第二端与所述第一磁性存储器的第四端连接。
具体的，本实施例以第一开关元件M1～第四开关元件M4为NMOS晶体管为例进行说明。在t1时刻，当被加数信号为高电平时，第一开关元件M1和第二开关元件M2响应于高电平的被加数信号而导通，从而第一通路导通，在第一电源端Vdd1的作用下，自由层3的磁矩方向与固定层1的磁矩方向相同，第一磁性存储器的阻态变为低阻态，从而使第一磁性存储器存储的逻辑数字变为“1”。而当被加数信号为低电平时，第一通路不导通，第一磁性存储器中仍存储加数B。
此时，当(加数B，被加数A)为(1，0)、(1，1)、(0，0)和(0，1)时，第一磁性存储器中得到的或运算结果分别为1，1，0，1。而在加数B和被加数A的异或运算中，当(加数B，被加数A)为(1，1)时，加数B和被加数A的异或运算结果应为0。为了实现异或运算，在t2时刻，当被加数信号和加数信号均为高电平时，第三开关元件M3和第四开关元件M4响应于高电平的进位信号而导通，从而第二通路导通。在第二电源端Vdd2的作用下，第一磁性存储器自由层3的磁矩方向与固定层1的磁矩方向相反，从而使第一磁性存储器的阻态变为高阻态，使第一磁性存储器中存储的逻辑数字变为“0”。而当被加数信号和加数信号其中的至少一个为低电平时，第二通路不导通，不对或运算结果进行重写。从而在或运算中加数B和被加数A均为1情况下，对第一磁性存储器中的数字进行重写，通过第一通路和第二通路可以实现加数B和被加数A的异或运算。
在全加运算过程中，需要计算A⊕B⊕Ci其中，A被加数A，B加数B，Ci为进位数Ci，通过第一异或结果的运算过程可以实现A⊕B，得到第一异或结果。同样的，可针对第一异或结果和进位数Ci重复一次异或运算过程，从而实现A⊕B⊕Ci得到全加运算结果。
在优选的实施方式中，所述第一通路进一步用于响应于进位信号进行进位数Ci和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数Ci与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果。
在优选的实施方式中，当所述进位信号为第一电平时，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字。当所述进位信号和第一异或结果对应的信号为第一电平时，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
具体的，本实施例中，以第一电平为高电平，其对应的第一逻辑数字为“1”，第二电平为低电平，其对应的第二逻辑数字为“0”为例来对本发明进行说明。当进位数Ci为1，进位信号为高电平时，第一通路导通，第一磁性存储器中存储的数字变为第一逻辑数字“1”，即当进位数Ci为1时，无论加数B是1还是0，第一磁性存储器中的数字变为1，实现进位数Ci和第一异或结果的或运算。进一步的，当进位信号和第一异或结果对应的信号均为高电平，即进位数Ci和第一异或结果均为1时，第二通路导通，第一磁性存储器中存储的数字变为第二逻辑数据“0”，即在或运算中进位数Ci和第一异或结果均为1的情况下，对第一磁性存储器中的数字进行重写，实现进位数Ci和第一异或结果的异或运算，得到A⊕B⊕Ci的全加运算结果。
在优选的实施方式中，加法电路可通过以下电路结构实现。再次参见图1，所述第一通路进一步包括第五开关元件M5和第六开关元件M6。其中，所述第五开关元件M5的控制端用于接收所述进位信号，第一端与第一电源端Vdd1和所述第一开关元件M1的第一端分别连接，第二端与所述第一磁性存储器的第一端和所述第一开关元件M1的第二端分别连接。所述第六开关元件M6的控制端用于接收所述进位信号，第一端与接地端GND和所述第二开关元件M2的第一端分别连接，第二端与所述第一磁性存储器的第二端和所述第二开关元件M2的第二端分别连接。
具体的，以第五开关元件M5和第六开关元件M6为NMOS晶体管为例进行说明。在t3时刻，当进位信号为高电平时，第五开关元件M5和第六开关元件M6响应于高电平的进位信号而导通，从而第一通路导通，在第一电源端Vdd1的作用下，自由层3的磁矩方向与固定层1的磁矩方向相同，第一磁性存储器的阻态变为低阻态，从而使第一磁性存储器存储的逻辑数字变为“1”。而当进位信号为低电平时，第一通路不导通，第一磁性存储器中仍存储第一异或结果。
当进位数Ci(第一异或结果)为(1，0)、(1，1)、(0，0)和(0，1)时，第一磁性存储器中得到的或运算结果分别为1，1，0，1。而在进位数Ci和第一异或结果的异或运算中，当进位数Ci(第一异或结果)为(1，1)时，进位数Ci，第一异或结果的异或运算结果应为0。为了实现异或运算，在t4时刻，当进位信号和第一异或结果对应的信号均为高电平时，第三开关元件M3和第四开关元件M4响应于高电平的进位信号而导通，从而第二通路导通。在第二电源端Vdd2的作用下，第一磁性存储器自由层3的磁矩方向与固定层1的磁矩方向相反，从而使第一磁性存储器的阻态变为高阻态，使第一磁性存储器中存储的逻辑数字变为“0”。而当被进位信号和第一异或结果对应的信号其中的至少一个为低电平时，第二通路不导通，不对或运算结果进行重写。从而在或运算中进位数Ci和第一异或结果均为1情况下，对第一磁性存储器中的数字进行重写，通过第一通路和第二通路可以实现进位数Ci和第一异或结果的异或运算。
在优选的实施方式中，逻辑计算单元还包括进位电路。所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路。所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果。
在优选的实施方式中，当所述被加数信号和进位信号为第一电平时，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字。当所述进位信号或被加数信号为第二电平时，所述第四通路导通，所述第二磁性存储器存储第二逻辑数字。
具体的，本实施例中，以第一电平为高电平，其对应的第一逻辑数字为“1”，第二电平为低电平，其对应的第二逻辑数字为“0”为例来对本发明进行说明。当被加数A为1，即被加数信号为高电平，并且进位数Ci为1，即进位信号为高电平时，第三通路导通，第二磁性存储器中存储的数字变为第一逻辑数字“1”，即当被加数A为1且进位数Ci为1时，第二磁性存储器中的数字变为1得到第一进位结果，表示当被加数A和进位数Ci均为1时，全加运算后的进位数Ci一定是为1的，即必然存在进位。而当进位信号和被加数信号中的至少一个为低电平，第三通路不导通，即进位数Ci和被加数A中至少一个为0时，不确定全加运算后是否必然存在进位，第四通路导通，第二磁性存储器中存储的数字变为第二逻辑数据“0”，即在进位数Ci和被加数A中至少一个为0的情况下，对第二磁性存储器中的数字进行重写得到第二进位结果，将不必然存在进位的情况均预置为0。
其中，优选的，如图2所示，所述第二磁性存储器包括第二重金属层21和设于所述第二重金属层21上的第二磁隧道结MTJ2。所述第二重金属层21包括第三输入方向6的第五端和第六端以及第四输入方向7的第七端和第八端，当通过第三输入方向6向所述第二重金属层21输入电流，所述第二磁隧道结MTJ2的阻态为第一阻态，当通过第四输入方向7向所述第二重金属层21输入电流，所述第二磁隧道结MTJ2的阻态为第二阻态。
其中，第二磁隧道结MTJ2可包括从上向下依次设置的固定层1、势垒层2和自由层3。其中，固定层1可为铁磁金属层，势垒层2可为氧化物层，自由层3可为铁磁金属层。第二磁隧道结MTJ2优选的选用椭圆柱形(椭圆的长宽比可以是任意值)，并且椭圆的长轴与第一输入方向5和第二输入方向4均不重合或不平行，从而，可以实现通过第一输入方向5向所述第二重金属层21输入电流，所述第二磁隧道结MTJ2的阻态为第一逻辑数字对应的第一阻态，通过第二输入方向4向所述第二重金属层21输入电流，所述第二磁隧道结MTJ2的阻态为第二逻辑数字对应的第二阻态。
其中，优选的，第一输入方向5和第二输入方向4为正交的两个方向。作为优选的实施方式，本实施例中，第二重金属层21为长方形，第一输入方向5为沿长方形的长度方向，第二输入方向4为沿长方形的宽度方向。在其他实施方式中，第一输入方向5也可以是沿长方形的宽度方向，则第二输入方向4为沿长方形的长度方向。其中，第二重金属层21可以采用重金属条状薄膜或反铁磁条状薄膜等薄膜。第二重金属层21的面积大于第二磁隧道结MTJ2，从而第二磁隧道结MTJ2的底面形状可完全内嵌于重金属条状薄膜的顶面形状之中。
需要说明的是，第一阻态和第二阻态可分别对应于不同的逻辑数字，例如，本实施例中，第一阻态为低阻态，第二阻态为高阻态，第一阻态对应第一逻辑数字“1”，第二阻态对应第二逻辑数字“0”。在其他实施方式中，第一阻态为也可为高阻态，则第二阻态为低阻态，第一阻态可对应第一逻辑数字“0”，则第二阻态对应第二逻辑数字“1”。
在优选的实施方式中，加法电路可通过以下电路结构实现。再次参见图2，所述第三通路包括第七开关元件M7和第八开关元件M8。所述第七开关元件M7的控制端用于接收所述被加数信号，第一端与第三电源端Vdd3连接，第二端与所述第二磁性存储器的第五端连接，所述第八开关元件M8的控制端用于接收所述进位信号，第一端与接地端GND连接，第二端与所述第二磁性存储器的第六端连接。或者，所述第七开关元件M7的控制端用于接收所述进位信号，第一端与第三电源端Vdd3连接，第二端与所述第二磁性存储器的第五端连接，所述第八开关元件M8的控制端用于接收所述被加数信号，第一端与接地端GND连接，第二端与所述第二磁性存储器的第六端连接。
所述第四通路包括第九开关元件M9和第十开关元件M10。所述第九开关元件M9的控制端用于接收所述被加数信号，第一端与第四电源端Vdd4和所述第十开关元件M10的第一端分别连接，第二端与所述第二磁性存储器的第七端和所述第十开关元件M10的第二端分别连接，所述第十开关元件M10的控制端用于接收所述进位信号，所述第二磁性存储器的第八端与接地端GND连接。或者，所述第九开关元件M9的控制端用于接收所述被加数信号，第一端与接地端GND和所述第十开关元件M10的第一端分别连接，第二端与所述第二磁性存储器的第七端和所述第十开关元件M10的第二端分别连接，所述第十开关元件M10的控制端用于接收所述进位信号，所述第二磁性存储器的第八端与第四电源端Vdd4连接。
具体的，本实施例以第七开关元件M7和第八开关元件M8为NMOS晶体管，第九开关元件M9和第十开关元件M10为PMOS晶体管为例进行说明。在t1时刻，当进位信号和被加数信号为高电平时，第七开关元件M7和第八开关元件M8响应于高电平的进位信号和被加数信号而导通，从而第三通路导通，在第三电源端Vdd3的作用下，自由层3的磁矩方向与固定层1的磁矩方向相同，第一磁性存储器的阻态变为低阻态，从而使第二磁性存储器存储的逻辑数字变为“1”。而当进位信号和被加数信号中的至少一个为低电平时，第三通路不导通，不对第二磁性存储器中的数字进行写入。
在t2时刻，当进位数Ci和被加数A中的至少一个为0，即进位信号和被加数信号中的至少一个为低电平时，第九开关元件M9和/或第十开关元件M10分别响应于低电平的被加数信号和/或进位信号而导通，从而第四通路导通，在第四电源端Vdd4的作用下，自由层3的磁矩方向与固定层1的磁矩方向相反，第二磁性存储器的阻态变为高阻态，从而使第二磁性存储器存储的逻辑数字变为“0”。即在进位数Ci和被加数A中至少一个为0的情况下，对第二磁性存储器中的数字进行重写得到第二进位结果，将不必然存在进位的情况均预置为0。
在优选的实施方式中，所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果。其中，作为优选的实施方式，当所述加数信号和进位信号为第一电平或者所述加数信号和被加数信号为第一电平时，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字。
具体的，本实施例中，以第一电平为高电平，其对应的第一逻辑数字为“1”，第二电平为低电平，其对应的第二逻辑数字为“0”为例来对本发明进行说明。在t2时刻，可能存在由于被加数A和进位数Ci的其中一个为1，一个为0而使第二磁性存储器的数字重写为0的情况。但是，此时，若加数B为1，则全加运算后会存在进位。为了保证进位运算的准确性，使第三通路在所述加数信号和进位信号为第一电平或者所述加数信号和被加数信号为第一电平时导通，从而使所述第二磁性存储器存储的数字变为第一逻辑数字。
在优选的实施方式中，进位电路可通过以下电路结构实现。再次参见图2，所述第三通路包括第十一开关元件M11、第十二开关元件M12和第十三开关元件M13。所述第十一开关元件M11的控制端用于接收所述加数信号，第一端与第五电源端Vdd5连接，第二端与所述第二磁性存储器的第五端连接，所述第十二开关元件M12的控制端用于接收所述被加数信号，第一端与接地端GND连接，第二端与所述第二磁性存储器的第六端连接，所述第十三开关元件M13的控制端用于接收所述进位信号，第一端与接地端GND连接，第二端与所述第二磁性存储器的第六端连接。
在t3时刻，当加数B和进位数Ci均为1或者被加数A与加数B均为1，即进位信号和被加数信号均为高电平或者加数信号和被加数信号均为高电平时，第十一开关元件M11和第十二开关元件M12响应于高电平的加数信号和被加数信号而导通，从而第三通路导通，在第五电源端Vdd5的作用下，自由层3的磁矩方向与固定层1的磁矩方向相同，第二磁性存储器的阻态变为低阻态，从而使第二磁性存储器存储的逻辑数字变为“1”。或者，十一开关元件B和第十三开关元件M13响应于高电平的加数信号和进位信号而导通，从而第三通路导通，在第五电源端Vdd5的作用下，自由层3的磁矩方向与固定层1的磁矩方向相同，第二磁性存储器的阻态变为低阻态，从而使第二磁性存储器存储的逻辑数字变为“1”。从而，可使第三通路在所述加数信号和进位信号为第一电平或者所述加数信号和被加数信号为第一电平时导通，从而使所述第二磁性存储器存储的数字变为第一逻辑数字。
在优选的实施方式中，所述第四通路进一步包括第十四开关元件M14和第十五开关元件M15，其中，第十四开关元件M14的控制端用于接收所述被加数信号，第一端与所述第二重金属层21的第八端连接，第二端接地；第十五开关元件M15的控制端用于接收所述进位信号，第一端与所述第二重金属层21的第八端连接，第二端接地。该优选的实施方式中，通过在第四通路上进一步设置第十四开关元件M14和第十五开关元件M15，从而可防止电流串扰。具体的，以第一电平为高电平，第二电平为低电平，第十四开关元件M14和第十五开关元件M15为PMOS晶体管为例进行说明。在t2时刻，被加数信号和进位信号分别输入第九开关元件M9和第十开关元件M10的同时，被加数信号和进位信号分别输入第十四开关元件M14和第十五开关元件M15。则同样的，第九开关元件M9和第十四开关元件M14响应于低电平的被加数信号而导通，第十开关元件M10和第十五开关元件M15响应于低电平的进位信号而导通。从而，当被加数信号或进位信号为低电平时，第四通路导通，在第四电源端Vdd4的作用下，自由层3的磁矩方向与固定层1的磁矩方向相反，第二磁性存储器的阻态变为高阻态，从而使第二磁性存储器存储的逻辑数字变为“0”。即在进位数Ci和被加数A中至少一个为0的情况下，对第二磁性存储器中的数字进行重写得到第二进位结果，将不必然存在进位的情况均预置为0。
需要说明的是，第一磁性存储器和第二磁性存储器中存储的数字可以通过读取电路读取第一磁隧道结MTJ1和第二磁隧道结MTJ2的阻态，通过对第一磁隧道结MTJ1和第二磁隧道结MTJ2的阻态进行分析，确定第一磁隧道结MTJ1和第二磁隧道结MTJ2中存储的数字。对于在t2～t4时刻输入加法电路和进位电路的加数信号、被加数信号和进位信号可以通过对t1时刻对应的各信号的延时得到，也可以通过其他电路结构重新输入各信号，本发明对此并不作限定。以上用于实现本发明的读取电路、信号延时和时序控制等技术为本领域的常规技术手段，本领域技术人员可根据需求灵活设置，在此不再赘述。
基于相同原理，本实施例还公开了一种基于磁性存储器的逻辑计算方法。所述逻辑计算单元包括加法电路，所述加法电路包括用于存储加数B的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路，所述第一通路用于响应于被加数信号进行加数B与被加数A的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数B与被加数A的异或运算得到存储于所述第一磁性存储器中的第一异或结果，所述方法包括：
在T1时刻：
响应于第一电平的被加数信号，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
在T2时刻：
响应于第一电平的加数信号和被加数信号，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
在优选的实施方式中，所述第一通路进一步用于响应于进位信号进行进位数Ci和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数Ci与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果，所述方法进一步包括：
在T3时刻：
响应于第一电平的进位信号，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
在T4时刻：
响应于第一电平的所述进位信号和第一异或结果对应的信号，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
在优选的实施方式中，所述逻辑计算方法还包括进位电路，所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路，所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果，所述方法进一步包括：
在T1时刻：
响应于第一电平的被加数信号和进位信号，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字；
在T2时刻：
响应于第二电平的进位信号或被加数信号，所述第四通路导通，所述第二磁性存储器存储第二逻辑数字。
在优选的实施方式中，所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果，所述方法进一步包括：
在T3时刻：
响应于第一电平的加数信号和进位信号或者加数信号和被加数信号，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字。
由于该方法解决问题的原理与以上逻辑计算单元类似，因此本方法的实施可以参见逻辑计算单元的实施，在此不再赘述。
基于相同原理，本实施例还公开了一种基于磁性存储器的全加器。全加器包括N个依次连接逻辑计算单元，N为正整数。
其中，每个逻辑计算单元包括加法电路和进位电路。
所述加法电路包括用于存储加数B的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路。
所述第一通路用于响应于被加数信号进行加数B与被加数A的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数B与被加数A的异或运算得到存储于所述第一磁性存储器中的第一异或结果。
所述第一通路进一步用于响应于进位信号进行进位数Ci和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数Ci与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果。
所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路。
所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果。
所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果。
其中，第n个逻辑计算单元的第三进位结果作为进位数Ci以输入第n+1个逻辑计算单元，1<＝n<N。
由于该全加器解决问题的原理与以上逻辑计算单元类似，因此本全加器的实施可以参见逻辑计算单元的实施，在此不再赘述。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (21)
1.一种基于磁性存储器的逻辑计算单元，其特征在于，包括加法电路；
所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；
所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果。
2.根据权利要求1所述的基于磁性存储器的逻辑计算单元，其特征在于，
当所述被加数信号为第一电平时，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
当所述加数信号和被加数信号为第一电平时，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
3.根据权利要求1所述的基于磁性存储器的逻辑计算单元，其特征在于，所述第一通路进一步用于响应于进位信号进行进位数和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果。
4.根据权利要求3所述的基于磁性存储器的逻辑计算单元，其特征在于，
当所述进位信号为第一电平时，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
当所述进位信号和第一异或结果对应的信号为第一电平时，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
5.根据权利要求1所述的基于磁性存储器的逻辑计算单元，其特征在于，还包括进位电路；
所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路；
所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果。
6.根据权利要求5所述的基于磁性存储器的逻辑计算单元，其特征在于，
当所述被加数信号和进位信号为第一电平时，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字；
当所述进位信号或被加数信号为第二电平时，所述第四通路导通，所述第二磁性存储器存储第二逻辑数字。
7.根据权利要求5或6所述的基于磁性存储器的逻辑计算单元，其特征在于，所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果。
8.根据权利要求7所述的基于磁性存储器的逻辑计算单元，其特征在于，
当所述加数信号和进位信号为第一电平或者所述加数信号和被加数信号为第一电平时，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字。
9.根据权利要求3或4任一项所述的基于磁性存储器的逻辑计算单元，其特征在于，所述第一磁性存储器包括第一重金属层和设于所述第一重金属层上的第一磁隧道结；
所述第一重金属层包括第一输入方向的第一端和第二端以及第二输入方向的第三端和第四端，当通过第一输入方向向所述第一重金属层输入电流，所述第一磁隧道结的阻态为第一逻辑数字对应的第一阻态，当通过第二输入方向向所述第一重金属层输入电流，所述第一磁隧道结的阻态为第二逻辑数字对应的第二阻态。
10.根据权利要求9所述的基于磁性存储器的逻辑计算单元，其特征在于，
所述第一通路包括第一开关元件和第二开关元件；
所述第一开关元件的控制端用于接收所述被加数信号，第一端与第一电源端连接，第二端与所述第一磁性存储器的第一端连接；
所述第二开关元件的控制端用于接收所述被加数信号，第一端与接地端连接，第二端与所述第一磁性存储器的第二端连接。
11.根据权利要求9所述的基于磁性存储器的逻辑计算单元，其特征在于，
所述第二通路包括第三开关元件和第四开关元件；
所述第三开关元件的控制端用于接收所述被加数信号，第一端与第二电源端连接，第二端与所述第一磁性存储器的第三端连接；
所述第四开关元件的控制端用于接收所述加数信号，第一端与接地端连接，第二端与所述第一磁性存储器的第四端连接；或者，
所述第三开关元件的控制端用于接收所述加数信号，第一端与第二电源端连接，第二端与所述第一磁性存储器的第三端连接；
所述第四开关元件的控制端用于接收所述被加数信号，第一端与接地端连接，第二端与所述第一磁性存储器的第四端连接。
12.根据权利要求10所述的基于磁性存储器的逻辑计算单元，其特征在于，所述第一通路进一步包括第五开关元件和第六开关元件；
所述第五开关元件的控制端用于接收所述进位信号，第一端与第一电源端和所述第一开关元件的第一端分别连接，第二端与所述第一磁性存储器的第一端和所述第一开关元件的第二端分别连接；
所述第六开关元件的控制端用于接收所述进位信号，第一端与接地端和所述第二开关元件的第一端分别连接，第二端与所述第一磁性存储器的第二端和所述第二开关元件的第二端分别连接。
13.根据权利要求5所述的基于磁性存储器的逻辑计算单元，其特征在于，所述第二磁性存储器包括第二重金属层和设于所述第二重金属层上的第二磁隧道结；
所述第二重金属层包括第三输入方向的第五端和第六端以及第四输入方向的第七端和第八端，当通过第三输入方向向所述第二重金属层输入电流，所述第二磁隧道结的阻态为第一阻态，当通过第四输入方向向所述第二重金属层输入电流，所述第二磁隧道结的阻态为第二阻态。
14.根据权利要求13所述的基于磁性存储器的逻辑计算单元，其特征在于，所述第三通路包括第七开关元件和第八开关元件；
所述第七开关元件的控制端用于接收所述被加数信号，第一端与第三电源端连接，第二端与所述第二磁性存储器的第五端连接；
所述第八开关元件的控制端用于接收所述进位信号，第一端与接地端连接，第二端与所述第二磁性存储器的第六端连接；或者，
所述第七开关元件的控制端用于接收所述进位信号，第一端与第三电源端连接，第二端与所述第二磁性存储器的第五端连接；
所述第八开关元件的控制端用于接收所述被加数信号，第一端与接地端连接，第二端与所述第二磁性存储器的第六端连接。
15.根据权利要求13所述的基于磁性存储器的逻辑计算单元，其特征在于，所述第四通路包括第九开关元件和第十开关元件；
所述第九开关元件的控制端用于接收所述被加数信号，第一端与第四电源端和所述第十开关元件的第一端分别连接，第二端与所述第二磁性存储器的第七端和所述第十开关元件的第二端分别连接；
所述第十开关元件的控制端用于接收所述进位信号；
所述第二磁性存储器的第八端与接地端连接；或者，
所述第九开关元件的控制端用于接收所述被加数信号，第一端与接地端和所述第十开关元件的第一端分别连接，第二端与所述第二磁性存储器的第七端和所述第十开关元件的第二端分别连接；
所述第十开关元件的控制端用于接收所述进位信号；
所述第二磁性存储器的第八端与第四电源端连接。
16.根据权利要求13所述的基于磁性存储器的逻辑计算单元，其特征在于，所述第三通路包括第十一开关元件、第十二开关元件和第十三开关元件；
所述第十一开关元件的控制端用于接收所述加数信号，第一端与第五电源端连接，第二端与所述第二磁性存储器的第五端连接；
所述第十二开关元件的控制端用于接收所述被加数信号，第一端与接地端连接，第二端与所述第二磁性存储器的第六端连接；
所述第十三开关元件的控制端用于接收所述进位信号，第一端与接地端连接，第二端与所述第二磁性存储器的第六端连接。
17.一种基于磁性存储器的逻辑计算方法，其特征在于，所述逻辑计算单元包括加法电路，所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路，所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果，所述方法包括：
在t1时刻：
响应于第一电平的被加数信号，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
在t2时刻：
响应于第一电平的加数信号和被加数信号，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
18.根据权利要求17所述的基于磁性存储器的逻辑计算方法，其特征在于，所述第一通路进一步用于响应于进位信号进行进位数和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果，所述方法进一步包括：
在t3时刻：
响应于第一电平的进位信号，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；
在t4时刻：
响应于第一电平的所述进位信号和第一异或结果对应的信号，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。
19.根据权利要求17所述的基于磁性存储器的逻辑计算方法，其特征在于，所述逻辑计算方法还包括进位电路，所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路，所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果，所述方法进一步包括：
在t1时刻：
响应于第一电平的被加数信号和进位信号，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字；
在t2时刻：
响应于第二电平的进位信号或被加数信号，所述第四通路导通，所述第二磁性存储器存储第二逻辑数字。
20.根据权利要求19所述的基于磁性存储器的逻辑计算方法，其特征在于，所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果，所述方法进一步包括：
在t3时刻：
响应于第一电平的加数信号和进位信号或者加数信号和被加数信号，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字。
21.一种基于磁性存储器的全加器，其特征在于，包括N个依次连接逻辑计算单元，N为正整数；
每个逻辑计算单元包括加法电路和进位电路；
所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；
所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果；
所述第一通路进一步用于响应于进位信号进行进位数和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果；
所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路；
所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果；
所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果；
其中，第n个逻辑计算单元的第三进位结果作为进位数以输入第n+1个逻辑计算单元，1<＝n<N。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011115973.1A CN113450847B (zh) | 2020-10-19 | 2020-10-19 | 基于磁性存储器的逻辑计算单元、方法及全加器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011115973.1A CN113450847B (zh) | 2020-10-19 | 2020-10-19 | 基于磁性存储器的逻辑计算单元、方法及全加器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113450847A true CN113450847A (zh) | 2021-09-28 |
| CN113450847B CN113450847B (zh) | 2023-02-17 |
Family
ID=77808693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011115973.1A Active CN113450847B (zh) | 2020-10-19 | 2020-10-19 | 基于磁性存储器的逻辑计算单元、方法及全加器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113450847B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105210297A (zh) * | 2014-04-22 | 2015-12-30 | 华为技术有限公司 | 实现异或运算的电路、实现同或运算的电路以及阵列电路 |
| CN107732005A (zh) * | 2017-10-11 | 2018-02-23 | 华中科技大学 | 一种扩展磁性隧道结、自旋多数门器件及逻辑电路 |
| EP3477647A1 (en) * | 2017-10-27 | 2019-05-01 | Karlsruher Institut für Technologie | Efficient testing of a magnetic memory circuit |
| CN110427170A (zh) * | 2019-07-05 | 2019-11-08 | 北京航空航天大学 | 一种基于自旋轨道矩的全加器 |
| US20200091414A1 (en) * | 2018-09-13 | 2020-03-19 | Huichu Liu | Magnetoelectric spin orbit logic based full adder |
-
2020
- 2020-10-19 CN CN202011115973.1A patent/CN113450847B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105210297A (zh) * | 2014-04-22 | 2015-12-30 | 华为技术有限公司 | 实现异或运算的电路、实现同或运算的电路以及阵列电路 |
| CN107732005A (zh) * | 2017-10-11 | 2018-02-23 | 华中科技大学 | 一种扩展磁性隧道结、自旋多数门器件及逻辑电路 |
| EP3477647A1 (en) * | 2017-10-27 | 2019-05-01 | Karlsruher Institut für Technologie | Efficient testing of a magnetic memory circuit |
| US20200091414A1 (en) * | 2018-09-13 | 2020-03-19 | Huichu Liu | Magnetoelectric spin orbit logic based full adder |
| CN110427170A (zh) * | 2019-07-05 | 2019-11-08 | 北京航空航天大学 | 一种基于自旋轨道矩的全加器 |
Non-Patent Citations (2)
| Title |
|---|
| BI WANG 等: ""Novel Radiation Hardening Read/Write Circuits Using Feedback Connections for Spin–Orbit Torque Magnetic Random Access Memory"", 《 IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 * |
| CHAO WANG 等: ""Computing-in-Memory Architecture Based on Field-Free SOT-MRAM with Self-Reference Method"", 《2020 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113450847B (zh) | 2023-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10043556B2 (en) | Data shifting | |
| US20210200783A1 (en) | Data transfer with a bit vector operation device | |
| US9990967B2 (en) | Apparatuses and methods for performing corner turn operations using sensing circuitry | |
| US9928887B2 (en) | Data shift by elements of a vector in memory | |
| US10592804B2 (en) | Memory subsystem in CNN based digital IC for artificial intelligence | |
| CN110597484B (zh) | 基于存内计算的多比特全加器、多比特全加运算控制方法 | |
| US20100202191A1 (en) | nvSRAM HAVING VARIABLE MAGNETIC RESISTORS | |
| WO2016171788A1 (en) | Bitcell state retention | |
| US9543013B1 (en) | Magnetic tunnel junction ternary content addressable memory | |
| TW201618101A (zh) | 記憶電路 | |
| CN107077881B (zh) | 消除基于gshe-mtj的电路中的非所要电流路径 | |
| Zarei et al. | Power and area-efficient design of VCMA-MRAM based full-adder using approximate computing for IoT applications | |
| US10622034B2 (en) | Element value comparison in memory | |
| CN111406326A (zh) | 磁性存储结构和器件 | |
| US10885970B2 (en) | Non-linear activation for sensing circuitry | |
| CN112951302B (zh) | 非易失性存储单元、存储器及设备 | |
| CN113450847B (zh) | 基于磁性存储器的逻辑计算单元、方法及全加器 | |
| EP1486984A1 (en) | Data storage circuit, data write method in the data storage circuit, and data storage device | |
| US11757449B2 (en) | Magnetoelectric XNOR logic gate device | |
| US10803949B2 (en) | Master slave level shift latch for word line decoder memory architecture | |
| CN112951290B (zh) | 一种基于非易失性随机存储器的内存计算电路及装置 | |
| CN111061926B (zh) | 一种在与非型存储器阵列中实现数据搜索的方法 | |
| Breyer et al. | Ferroelectric devices for logic in memory | |
| CN111737941A (zh) | 一种可配置、可重构的逻辑计算系统、芯片及控制方法 | |
| Hanyu et al. | Beyond MRAM: Nonvolatile Logic‐in‐Memory VLSI |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |