CN107731780A - 半导体元件 - Google Patents

Abstract

一种半导体元件，包含：一第一螺旋状线圈，具有一第一端点与一第二端点，以及一第一内部线圈与一第一外部线圈，其中该第一内部线圈位于该第一外部线圈所包围之一范围中，且该第一端点及该第二端点位于该第一内部线圈；一第二螺旋状线圈，与该第一螺旋状线圈实质上位于同一金属层；一连接部，连接该第一螺旋状线圈及该第二螺旋状线圈；一第一引导线段，连接该第一端点；以及一第二引导线段，连接该第二端点；其中，该第一引导线段及该第二引导线段与该第一螺旋状线圈制作于不同金属层。

Description

半导体元件

技术领域

本发明是关于半导体元件，尤其是关于可作为积体电感与积体变压器的半导体元件。

背景技术

电感以及变压器为射频积体电路中用来实现单端至差动信号转换、信号耦合、阻抗匹配等功能的重要元件，随着积体电路往系统单晶片(System on Chip，SoC)发展，积体电感(integrated inductor)及积体变压器(integrated transformer)已逐渐取代传统的分离式元件，而被广泛地使用在射频积体电路中。然而，积体电路中的电感及变压器，往往会占用大量的晶片面积，因此，如何缩小积体电路中的电感及变压器的面积，并同时维持元件的特性，例如电感值、品质因数(quality factor，Q)及耦合系数(couplingcoefficient，K)等等，成为一个重要的课题。

图1为习知8字型积体电感的结构图。8字型积体电感100包含螺旋状线圈110及120。螺旋状线圈110、120包含金属线段112、122及金属线段114、124。金属线段112、122与金属线段114、124透过位于贯穿位置的贯穿结构相连接，贯穿结构可以例如是导孔(via)结构或是导孔阵列(via array)。使用时，信号从8字型积体电感100的其中一端点111、121输入，从另一端点121、111输出。此8字型积体电感100的缺点是，螺旋状线圈110及120本身的对称性不佳，造成8字型积体电感100的品质因数及电感值无法提升；再者，8字型积体电感100的两端点111及121距离远(当螺旋状线圈的圈数多时更明显)，不利于与积体电路中的差动元件耦接。

发明内容

鉴于先前技术之不足，本发明之一目的在于提供一种半导体元件，以提高积体电感及积体变压器的元件特性。

本发明揭露一种半导体元件，包含：一第一螺旋状线圈，具有一第一端点与一第二端点，以及一第一内部线圈与一第一外部线圈，其中该第一内部线圈位于该第一外部线圈所包围之一范围中，且该第一端点及该第二端点位于该第一内部线圈；一第二螺旋状线圈，与该第一螺旋状线圈实质上位于同一金属层；一连接部，连接该第一螺旋状线圈及该第二螺旋状线圈；一第一引导线段，连接该第一端点；以及一第二引导线段，连接该第二端点；其中，该第一引导线段及该第二引导线段与该第一螺旋状线圈制作于不同金属层。

本发明另揭露一种半导体元件，包含：一第一螺旋状线圈，具有一第一端点与一第二端点，以及一第一内部线圈与一第一外部线圈，其中该第一内部线圈位于该第一外部线圈所包围之一范围中，且该第一端点及该第二端点位于该第一内部线圈；一第二螺旋状线圈，与该第一螺旋状线圈实质上位于同一金属层；一连接部，连接该第一螺旋状线圈及该第二螺旋状线圈，包含位于一第一金属层之一第一连接线段，以及位于一第二金属层之一第二连接线段，其中该第一连接线段与该第二连接线段实质上互相重迭；一第一引导线段，连接该第一端点；以及一第二引导线段，连接该第二端点；其中，该第一引导线段及该第二引导线段与该第一螺旋状线圈制作于不同金属层。

本发明另揭露一种半导体元件，包含：一第一螺旋状线圈，具有一第一端点与一第二端点，以及一第一内部线圈与一第一外部线圈，其中该第一内部线圈位于该第一外部线圈所包围之一范围中，且该第一端点及该第二端点位于该第一内部线圈；一第二螺旋状线圈，与该第一螺旋状线圈实质上位于同一金属层；一连接部，连接该第一螺旋状线圈及该第二螺旋状线圈，包含一第一连接线段及一第二连接线段，其中该第一连接线段及该第二连接线段各包含两个位于不同金属层之金属线段；一第一引导线段，连接该第一端点；以及一第二引导线段，连接该第二端点；其中，该第一引导线段及该第二引导线段与该第一螺旋状线圈制作于不同金属层。

相较于现有技术，本发明之半导体元件具有高对称性，有利于提升元件的特性。

有关本发明的特征、实作与功效，兹配合图式作实施例详细说明如下。

附图说明

图1为习知8字型积体电感的结构图；

图2A为本发明一实施例之半导体元件的结构图；

图2B为图2A之半导体元件的细部构件图；

图3为本发明另一实施例之半导体元件的结构图；

图4A为本发明另一实施例之半导体元件的结构图；

图4B为图4A之半导体元件的细部构件图；

图4C为半导体元件400沿着图4A之虚线A-A’的横截面图；

图5A为本发明另一实施例之半导体元件的结构图；

图5B为图5A之半导体元件的细部构件图；以及

图5C为半导体元件500沿着图5A之虚线A-A’的横截面图。

具体实施方式

以下说明内容之技术用语系参照本技术领域之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释系以本说明书之说明或定义为准。

图2A为本发明之半导体元件一实施例的结构图。半导体元件200包含螺旋状线圈210及220。螺旋状线圈210及220由连接部230连接。金属线段250a及250b为半导体元件200的引导线段，两者构成半导体元件200的引导线段部。金属线段250a的一端与螺旋状线圈210的其中一端点212a连接；金属线段250b的一端与螺旋状线圈210的另一端点212b连接。半导体元件200的中央抽头(central tap)240与螺旋状线圈220连接，且制作于另一金属层(有别于以浅灰色表示的金属层及以斜线表示的金属层)。中央抽头240可视为半导体元件200的另一引导线段。位于不同金属层的金属线段以贯穿结构相连接。贯穿结构可以例如是导孔(via)结构或是导孔阵列(via array)。

图2B显示螺旋状线圈210、螺旋状线圈220及连接部230的独立结构，以更清楚说明三者的连接关系。螺旋状线圈210的端点212a及212b分别与金属线段250a及250b相连接。螺旋状线圈210包含金属线段211a～211f；其中金属线段211b及211e制作于上层的金属层(以斜线表示)，其余的金属线段制作于下层的同一金属层(以浅灰色表示)。螺旋状线圈210为三圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中；最内部线圈包含金属线段211a及金属线段211f的下半部；中间线圈包含金属线段211f的上半部及金属线段211c的下半部；最外部线圈包含金属线段211c的上半部及金属线段211d。因为金属线段211b及211e仅占螺旋状线圈210的一小部分，所以螺旋状线圈210实质上位于同一金属层，亦即实质上位于同一平面。类似地，螺旋状线圈220包含金属线段221a～221f；其中金属线段221b及221e制作于上层的金属层，其余的金属线段制作于下层的同一金属层。螺旋状线圈220为三圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中；最内部线圈包含金属线段221d及金属线段221c的下半部；中间线圈包含金属线段221c的上半部及金属线段221f的下半部；最外部线圈包含金属线段221f的上半部及金属线段221a。如前所述，螺旋状线圈220实质上位于同一金属层，亦即实质上位于同一平面。螺旋状线圈220以连接区域222c与中央抽头240相连接。连接区域222c位于螺旋状线圈220的最内圈，为金属线段221c与金属线段221d的连接处。

连接部230包含连接线段231a及连接线段231b。连接线段231a的两端分别连接螺旋状线圈210的端点212c及螺旋状线圈220的端点222b；连接线段231b的两端分别连接螺旋状线圈210的端点212d及螺旋状线圈220的端点222a。

在图2A所示的实施例中，中央抽头240与螺旋状线圈210所包围的范围及螺旋状线圈220所包围的范围部分重迭；更明确地说，中央抽头240与螺旋状线圈210的外圈所包围的范围部分重迭，且中央抽头240至少与螺旋状线圈220的内圈所包围的范围部分重迭。在不同的实施例中，中央抽头240亦可朝向图中的右手边方向，此情况下中央抽头240不与螺旋状线圈210的范围重迭，且中央抽头240不与螺旋状线圈220的内圈所包围的范围重迭。

图3为本发明一实施例之半导体元件的结构图。半导体元件300包含螺旋状线圈310及320。螺旋状线圈310及320由连接部330连接。与连接部230类似，连接部330由两个连接线段构成。金属线段350a及350b为半导体元件300的引导线段，两者构成半导体元件300的引导线段部。金属线段350a的一端与螺旋状线圈310的其中一端点312a连接；金属线段350b的一端与螺旋状线圈310的另一端点312b连接。螺旋状线圈310为三圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中。螺旋状线圈320为二圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中；内部线圈包含金属线段321c及金属线段321d的下半部；外部线圈包含金属线段321d的上半部及金属线段321a。螺旋状线圈320以连接区域322c与中央抽头340相连接。连接区域322c位于螺旋状线圈320的最内圈，为金属线段321c与金属线段321d的连接处。

在图3所示的实施例中，中央抽头340与螺旋状线圈310所包围的范围部分重迭，但不与螺旋状线圈320所包围的范围重迭；更明确地说，中央抽头340与螺旋状线圈310的外圈所包围的范围部分重迭，但中央抽头340不与螺旋状线圈320的内圈所包围的范围重迭。在不同的实施例中，中央抽头340亦可朝向图中的右手边方向，此情况下中央抽头340不与螺旋状线圈310的范围重迭，且中央抽头340与螺旋状线圈320的内圈所包围的范围部分重迭。

图4A为本发明一实施例之半导体元件的结构图。半导体元件400包含螺旋状线圈410及420。金属线段450a及450b为半导体元件400的引导线段，两者构成半导体元件400的引导线段部。金属线段450a及450b分别与螺旋状线圈410的端点412a与412b连接。半导体元件400的中央抽头(图未示)与螺旋状线圈420的连接区域422c连接，连接区域422c位于螺旋状线圈420的最内圈，为金属线段421a与金属线段421b的连接处。中央抽头可以与螺旋状线圈410所包围的范围部分重迭(朝向图式的左手边)，或是与螺旋状线圈420所包围的范围部分重迭(朝向图式的右手边)。

图4B显示了螺旋状线圈410、螺旋状线圈420及连接部430的独立结构，以更清楚说明三者的连接关系。螺旋状线圈410及420由连接部430连接。螺旋状线圈410包含金属线段411a～411d；其中金属线段411b制作于上层的金属层，其余的金属线段制作于下层的金属层。螺旋状线圈410为二圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中；内部线圈包含金属线段411a及金属线段411d的下半部；外部线圈包含金属线段411d的上半部及金属线段411c。因为金属线段411b仅占螺旋状线圈410的一小部分，所以螺旋状线圈410实质上位于同一金属层，亦即实质上位于同一平面。类似地，螺旋状线圈420包含金属线段421a～421d；其中金属线段421c制作于上层的金属层，其余的金属线段制作于下层的金属层。螺旋状线圈420为二圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中；内部线圈包含金属线段421b及金属线段421a的下半部；外部线圈包含金属线段421a的上半部及金属线段421d。同理，螺旋状线圈420实质上位于同一金属层，亦即实质上位于同一平面。

连接部430包含连接线段431a及431b。连接线段431a的两个端点432a及432b分别与螺旋状线圈410的端点412c及螺旋状线圈420的端点422a连接；连接线段431b的两个端点432c及432d分别与螺旋状线圈410的端点412d及螺旋状线圈420的端点422b连接。连接线段431a及431b实质上互相重迭，连接线段431b位于连接线段431a的上方。连接线段431a与螺旋状线圈410及螺旋状线圈420位于同一平面，与螺旋状线圈410及螺旋状线圈420直接相连；连接线段431b与螺旋状线圈410及螺旋状线圈420透过贯穿结构相连接。图4C为半导体元件400沿着图4A之虚线A-A’的横截面图。如图所示，连接线段431b位于连接线段431a的上方，两者重迭但不接触。

在不同的实施例中，螺旋状线圈410的圈数可以是奇数(类似螺旋状线圈210及310)，此情况下金属线段450a及450b不与螺旋状线圈410的内圈所包围的范围重迭，亦不与螺旋状线圈420包围的范围重迭。

图5A为本发明一实施例之半导体元件的结构图。半导体元件500包含螺旋状线圈510及520。金属线段550a及550b为半导体元件500的引导线段，两者构成半导体元件500的引导线段部。金属线段550a及550b分别与螺旋状线圈510的端点512a及512b连接。半导体元件500的中央抽头(图未示)与螺旋状线圈520的连接区域522c连接，连接区域522c位于螺旋状线圈520的最内圈，为金属线段521a与金属线段521b的连接处。中央抽头可以与螺旋状线圈510所包围的范围部分重迭(朝向图式的左手边)，或是与螺旋状线圈520所包围的范围部分重迭(朝向图式的右手边)。

图5B显示了螺旋状线圈510、螺旋状线圈520及连接部530的独立结构，以更清楚说明三者的连接关系。螺旋状线圈510及520由连接部530连接。螺旋状线圈510包含金属线段511a～511d；其中金属线段511b制作于上层的金属层，其余的金属线段制作于下层的金属层。螺旋状线圈510为二圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中；内部线圈包含金属线段511a及金属线段511d的下半部；外部线圈包含金属线段511d的上半部及金属线段511c。因为金属线段511b仅占螺旋状线圈510的一小部分，所以螺旋状线圈510实质上位于同一金属层，亦即实质上位于同一平面。类似地，螺旋状线圈520包含金属线段521a～521d；其中金属线段521c制作于上层的金属层，其余的金属线段制作于下层的金属层。螺旋状线圈520为二圈的螺旋状结构，内部线圈位于外部线圈所包围的范围中；内部线圈包含金属线段521b及金属线段521a的下半部；外部线圈包含金属线段521a的上半部及金属线段521d。同理，螺旋状线圈520实质上位于同一金属层，亦即实质上位于同一平面。

连接部530包含两个连接线段；其中一个连接线段由金属线段531a及金属线段531b连接而成，金属线段531a及金属线段531b位于不同的金属层；另一个连接线段由金属线段531c及金属线段531d连接而成，金属线段531c及金属线段531d位于不同的金属层。图中右边的连接线段(即由金属线段531c及金属线段531d连接而成的连接线段)的两个端点532a及532c分别与螺旋状线圈510的端点512c及螺旋状线圈520的端点522a连接；左边的连接线段(即由金属线段531a及金属线段531b连接而成的连接线段)的两个端点532b及532d分别与螺旋状线圈510的端点512d及螺旋状线圈520的端点522b连接。在本实施例中，两个连接线段实质上互相平行。连接部530与螺旋状线圈510直接相连，而与螺旋状线圈520透过贯穿结构相连接。图5C为半导体元件500沿着图5A之虚线A-A’的横截面图。如图所示，金属线段531a与金属线段531b透过贯穿结构533a相连，金属线段531c与金属线段531d透过贯穿结构533b相连。

在不同的实施例中，螺旋状线圈510的圈数可以是奇数(类似螺旋状线圈210及310)，此情况下金属线段550a及550b不与螺旋状线圈510的内圈所包围的范围重迭，亦不与螺旋状线圈520包围的范围重迭。

前述的半导体元件200、300、400及500可以作为积体电感，更明确地说，为8字型的积体电感。以半导体元件200为例，半导体元件200包含两个感应单元，其中一个感应单元以金属线段250a(等效端点212a)及中央抽头240(等效连接区域222c)为其两端点，另一个感应单元以金属线段250b(等效端点212b)及中央抽头240(等效连接区域222c)为其两端点。对包含金属线段250a的感应单元来说，电流从金属线段250a流入半导体元件200后，先流经半个螺旋状线圈210，再由连接部230进入螺旋状线圈220；电流继续流经半个螺旋状线圈220后，最后由中央抽头240流出。对包含金属线段250b的感应单元来说，电流从金属线段250b流入半导体元件200后，先流经另外半个螺旋状线圈210，再由连接部230进入螺旋状线圈220；电流继续流经另外半个螺旋状线圈220后，最后由中央抽头240流出。由于两个感应单元实质上具有相同长度的金属线段，且金属线段在各个金属层中的分布情形也相同，因此半导体元件200具有极佳的对称性。相较于习知技术，本发明的8字型的积体电感具有较佳的对称性。事实上，端点212a及端点212b可视为积体电感的输入埠与输出埠的其中一者，相对的，连接区域222c则可视为另一者。连接区域222c、322c、422c及522c为积体电感之中央抽头的接点，实际上该处的金属线段为连续而不断开。

前述的半导体元件200、300、400及500亦可以作为积体变压器。作为积体变压器时，以半导体元件200为例，半导体元件200的螺旋状线圈220可以从连接区域222c处断开而形成两个端点。积体变压器以端点212a及端点212b作为其输入埠与输出埠的其中一者，以连接区域222c所衍生而出的两个端点作为另一者。藉由改变螺旋状线圈210及螺旋状线圈220的圈数比，即可调整积体变压器的阻抗匹配效果或是改变电压放大倍率。

本发明的半导体元件的大部分的金属线段可制作于半导体结构中的超厚金属(Ultra Thick Metal,UTM)层与重布线层(Re-Distribution Layer,RDL)。以图2B的半导体元件200为例，螺旋状线圈210及220的多数金属线段可制作于超厚金属层(以浅灰色表示之金属层)，少部分金属线段制作于重布线层(以斜线表示之金属层)。在不同的实施例中，亦可将螺旋状线圈210及220的多数金属线段制作于重布线层，少部分金属线段制作于超厚金属层。半导体元件的中央抽头(如图2A所示之中央抽头240)则制作于半导体结构之基板与超厚金属层之间的其他金属层。在半导体结构中，金属层与金属层之间有介电层(例如二氧化硅)，为了图式简洁，前述的横截面图4C及5C未绘示该介电层。

请注意，前揭图示中，元件之形状、圈数、尺寸以及比例等仅为示意，系供本技术领域具有通常知识者了解本发明之用，非用以限制本发明。再者，前揭实施例虽以积体电感及积体变压器为例，然此并非对本发明之限制，本技术领域人士可依本发明之揭露适当地将本发明应用于其它类型的半导体元件。

虽然本发明之实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明之明示或隐含之内容对本发明之技术特征施以变化，凡此种种变化均可能属于本发明所寻求之专利保护范畴，换言之，本发明之专利保护范围须视本说明书之申请专利范围所界定者为准。

符号说明

100 8字型积体电感

200、300、400、500 半导体元件

110、120、210、220、310、320、410、420、510、520 螺旋状线圈

211a、211b、211c、211d、211e、211f、221a、221b、221c、221d、221e、221f、321a、321b、321c、321d、411a、411b、411c、411d、421a、421b、421c、421d、511a、511b、511c、511d、521a、521b、521c、521d、531a、531b、531c、531d、250a、250b、350a、350b、450a、450b、550a、550b 金属线段

212a、212b、212c、212d、222a、222b、312a、312b、412a、412b、412c、412d、422a、422b、432a、432b、432c、432d、512a、512b、512c、512d、522a、522b、532a、532b、532c、532d端点

222c、322c、422c、522c 连接区域

230、330、430、530 连接部

231a、231b、431a、431b 连接线段

240、340 中央抽头

533a、533b 贯穿结构。

Claims (10)

1.一种半导体元件，包含：

一第一螺旋状线圈，具有一第一端点与一第二端点，以及一第一内部线圈与一第一外部线圈，其中，所述第一内部线圈位于所述第一外部线圈所包围的一范围中，且所述第一端点及所述第二端点位于所述第一内部线圈；

一第二螺旋状线圈，与所述第一螺旋状线圈位于同一金属层；

一连接部，连接所述第一螺旋状线圈及所述第二螺旋状线圈；

一第一引导线段，连接所述第一端点；以及

一第二引导线段，连接所述第二端点；

其中，所述第一引导线段及所述第二引导线段与所述第一螺旋状线圈制作于不同金属层。

2.根据权利要求1所述的半导体元件，其中，所述第一引导线段及所述第二引导线段不与所述第一内部线圈所包围的范围重迭。

3.根据权利要求1所述的半导体元件，还包含：

一第三引导线段，连接所述第二螺旋状线圈，且所述第三引导线段与所述第一螺旋状线圈所包围的范围部分重迭。

4.根据权利要求3所述的半导体元件，其中，所述半导体元件是一积体电感，所述积体电感包含：

一第一感应单元，以所述第一端点及所述第三引导线段为所述第一感应单元的两端；以及

一第二感应单元，以所述第二端点及所述第三引导线段为所述第二感应单元的两端。

5.根据权利要求3所述的半导体元件，其中，所述半导体元件是一积体变压器，所述第二螺旋状线圈包含一第三端点及一第四端点，所述第一端点及所述第二端点构成所述积体变压器的一输入埠及一输出埠中的一个，所述第三端点及所述第四端点构成所述输入埠及所述输出埠中的另一个。

6.一种半导体元件，包含：

一第一螺旋状线圈，具有一第一端点与一第二端点以及一第一内部线圈与一第一外部线圈，其中，所述第一内部线圈位于所述第一外部线圈所包围的一范围中，且所述第一端点及所述第二端点位于所述第一内部线圈；

一第二螺旋状线圈，与所述第一螺旋状线圈位于同一金属层；

一连接部，连接所述第一螺旋状线圈及所述第二螺旋状线圈，所述连接部包含位于一第一金属层的一第一连接线段以及位于一第二金属层的一第二连接线段，其中，所述第一连接线段与所述第二连接线段互相重迭；

一第一引导线段，连接所述第一端点；以及

一第二引导线段，连接所述第二端点；

其中，所述第一引导线段、所述第二引导线段与所述第一螺旋状线圈设置于不同金属层。

7.根据权利要求6所述的半导体元件，其中，所述第二螺旋状线圈包含一第二内部线圈及一第二外部线圈，所述第二内部线圈位于所述第二外部线圈所包围的一范围中，且所述连接部连接所述第一外部线圈及所述第二外部线圈。

8.一种半导体元件，包含：

一第一螺旋状线圈，具有一第一端点与一第二端点以及一第一内部线圈与一第一外部线圈，其中，所述第一内部线圈位于所述第一外部线圈所包围的一范围中，且所述第一端点及所述第二端点位于所述第一内部线圈；

一第二螺旋状线圈，与所述第一螺旋状线圈位于同一金属层；

一连接部，连接所述第一螺旋状线圈及所述第二螺旋状线圈，所述连接部包含一第一连接线段及一第二连接线段，其中，所述第一连接线段及所述第二连接线段各包含位于不同金属层的两个金属线段；

一第一引导线段，连接所述第一端点；以及

一第二引导线段，连接所述第二端点；

其中，所述第一引导线段及所述第二引导线段与所述第一螺旋状线圈制作于不同金属层。

9.根据权利要求8所述的半导体元件，其中，所述第二螺旋状线圈包含一第二内部线圈及一第二外部线圈，所述第二内部线圈位于所述第二外部线圈所包围的一范围中，且所述连接部连接所述第一外部线圈及所述第二外部线圈。

10.根据权利要求9所述的半导体元件，其中，所述第一连接线段包含相互连接的一第一金属线段及一第二金属线段，所述第二连接线段包含相互连接的一第三金属线段及一第四金属线段，并且所述第一金属线段及所述第三金属线段位于一第一金属层，所述第二金属线段及所述第四金属线段位于一第二金属层。