CN101414508B - 芯片式平衡-不平衡变压器 - Google Patents

Abstract

本发明公开一种成形于N层连续隔离层中的芯片式平衡-不平衡变压器。该变压器包含主绕线以及次绕线。该主绕线包含多个第一半圈线圈、多个第二半圈线圈、多个金属结以及多个第一金属电桥。该次绕线包含多个第三半圈线圈、多个第四半圈线圈以及多个第二金属电桥。该第一半圈线圈与该第二半圈线圈是以该金属结以及该第一金属电桥连接。该第三半圈线圈与该第四半圈线圈是以该第二金属电桥连接。通过使用该多层的第一金属电桥，本发明的该变压器容许大于传统的芯片式变压器的输入电流。

Description

芯片式平衡-不平衡变压器

技术领域

本发明涉及一种芯片式平衡-不平衡变压器(On-chip transformer balun)，并且特别地，涉及可承受大于传统变压器的电流的平衡-不平衡变压器。

背景技术

以现有的芯片式平衡-不平衡变压器而言，其绕线方式有在不同层的，但会有明显的寄生效应问题，且若在高匝数比下，其耦合系数则会降低。亦有其绕线在同一层成形的，以提高耦合系数，但受限于布线区域有限，绕线匝数比无法提高。此外，因受限于半导体工艺的特性，其最上层的电路可承受高于其他层电路可承受的电流密度，因此若绕线有中断处而需以金属电桥连接时，整个电路能承载的电流将受限于其他层可承受的电流密度，而更无法达到高低阻抗转换的需求。尤其是在功率转换的领域，未能拉大阻抗转换比即代表需要更多的转换级数，也就是需要更多的布线空间及更大的能量转换损失。

因此，提供可承受大于传统变压器的电流的平衡-不平衡变压器是有其需要的。

发明内容

本发明的目的在于提供一种芯片式平衡-不平衡变压器。该平衡-不平衡变压器可承受大于传统变压器的电流。

根据本发明的一较佳具体实施例，该芯片式平衡-不平衡变压器成形于7层连续隔离层(Isolating layer)中，其中该隔离层由上至下起算成形于半导体基材上或之上。该芯片式平衡-不平衡变压器包含主绕线(Primary winding)以及次绕线(Secondary winding)。该主绕线包含多个第一线段以及第一金属电桥(Metal bridge)。该第一线段包含3个第一半圈线圈(Semi-turn coil)以及3个第二半圈线圈。该第一半圈线圈以及该第二半圈线圈位于主要金属层，根据该较佳具体实施例，即成形于该隔离层中的第1层隔离层上。该第一导电段分别位于该主要金属层以外的不同金属层上，根据该较佳具体实施例，即成形于该隔离层中从第2层隔离层至第5层隔离层上。并且，该第一金属电桥包含多个第一导电段(Conducting section)以及多个第一贯孔(Via)。该第一贯孔将该第一导电段以及该第一线段耦接在一起。根据该较佳具体实施例，即每一个第一导电段通过该成形于该第1层隔离层至第4层隔离层的第一贯孔连接该第一半圈线圈中的一个第一半圈线圈与该第二半圈线圈中的一个第二半圈线圈。此外，该主绕线进一步包含多个金属结。该金属结成形于该第1层隔离层上。每一个金属结连接该第一半圈线圈中的一个第一半圈线圈与该第二半圈线圈中的一个第二半圈线圈。

该次绕线包含多个第二线段以及第二金属电桥。该第二线段包含2个第三半圈线圈以及2个第四半圈线圈。该第三半圈线圈以及该第四半圈线圈位于该主要金属层，根据该较佳具体实施例，即成形于该隔离层中的第1层隔离层上。该第三半圈线圈与该第一半圈线圈交错。该第四半圈线圈与该第二半圈线圈交错。该至少一第二导电段分别位于该主要金属层以外的不同金属层上，根据该较佳具体实施例，即成形于该隔离层中的第6层隔离层上。并且，该第二金属电桥包含至少一第二导电段以及多个第二贯孔。该第二贯孔将该至少一第二导电段以及该第二线段耦接在一起。根据该较佳具体实施例，即每一个第二导电段通过该成形于该第1层隔离层至第5层隔离层的第二贯孔连接该第三半圈线圈中的一个第三半圈线圈与该第四半圈线圈中的一个第四半圈线圈，或连接该第三半圈线圈中的一个第三半圈线圈与该第三半圈线圈的另一个第三半圈线圈，或连接该第四半圈线圈中的一个第四半圈线圈与该第四半圈线圈的另一个第四半圈线圈。

由此，电流可同时流经该第一金属电桥以提升容许的电流，使得在相同的阻抗转换比下，该主绕线可承受较传统芯片式平衡-不平衡变压器所能承受更大的电流。并且，该次绕线是以多个线圈并联组成，可使主绕线与次绕线的匝数比提高，以使得高低阻抗的转换在同一级转换中得以实现。

因此，根据本发明的芯片式平衡-不平衡变压器可承受大于传统变压器的电流，并且可节省布局空间及减少能量转换的损失。

关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。

附图说明

图1是根据本发明的一较佳具体实施例的芯片式平衡-不平衡变压器的正视图。

图2是绘示图1中的第一局部侧视图。

图3是绘示图1中的第二局部侧视图。

图4是绘示图1中的第三局部侧视图。

图5是绘示根据本发明的串并联电路图。

附图标记说明

1：芯片式平衡-不平衡变压器     10：隔离层

11：半导体基材                 12：主绕线

13：次绕线                     14：第一端口

15：第二端口                   16：第四端口

17：第三端口                   18：主绕线的中央抽头

19：次绕线的中央抽头           121：第一半圈线圈

122：第二半圈线圈              123：第一导电段

124：第一贯孔                  125：金属结

126：第三导电段                127：第三贯孔

131：第三半圈线圈              132：第四半圈线圈

133：第二导电段                134：第二贯孔

135：第四导电段                136：第四贯孔

具体实施方式

请一并参阅图1至图4，图1是根据本发明的较佳具体实施例的芯片式平衡-不平衡变压器的正视图。图2是绘示图1中的第一局部侧视图。图2包含图1的缩图以及该第一局部侧视图。该第一局部侧视图是绘示该缩图中圆圈部分，沿该缩图中箭头方向的侧视图。图3是绘示图1中的第二局部侧视图。同样地，图3包含图1的缩图以及该第二局部侧视图。该第二局部侧视图是绘示该缩图中圆圈部分，沿该缩图中箭头方向的侧视图。图4是绘示图1中的第三局部侧视图。同样地，图4包含图1的缩图以及该第三局部侧视图。该第三局部侧视图是绘示该缩图中圆圈部分，沿该缩图中箭头方向的侧视图。需注意的是，该局部侧视图是将隔离层视为透明而绘示。并且于本说明书图示中以虚线绘示的图形表示其位于第一层表面以下的层。

根据本发明的该较佳具体实施例，该芯片式平衡-不平衡变压器1成形于7层连续隔离层10中，其中该隔离层10由上至下起算成形于半导体基材11上或之上。该芯片式平衡-不平衡变压器1包含主绕线12以及次绕线13。该主绕线12包含多个第一线段以及第一金属电桥。该第一线段包含3个第一半圈线圈121以及3个第二半圈线圈122。该第一半圈线圈121以及该第二半圈线圈122位于主要金属层，根据该较佳具体实施例，即成形于该隔离层中的第1层隔离层上。该第一导电段123分别位于该主要金属层以外的不同金属层上，根据该较佳具体实施例，即成形于该隔离层中从第2层隔离层至第5层隔离层上。并且，该第一金属电桥包含多个第一导电段123以及多个第一贯孔124。该第一贯孔124将该第一导电段123以及该第一线段耦接在一起。根据该较佳具体实施例，即每一个第一导电段123通过该成形于该第1层隔离层至第4层隔离层的第一贯孔124连接该第一半圈线圈中的一个第一半圈线圈121与该第二半圈线圈中的一个第二半圈线圈122。此外，该主绕线12进一步包含多个金属结125。该金属结125成形于该第1层隔离层上。每一个金属结125连接该第一半圈线圈中的一个第一半圈线圈121与该第二半圈线圈中的一个第二半圈线圈122。

该次绕线13包含多个第二线段以及第二金属电桥。该第二线段包含2个第三半圈线圈131以及2个第四半圈线圈132。该第三半圈线圈131以及该第四半圈线圈132位于该主要金属层，根据该较佳具体实施例，即成形于该隔离层中的第1层隔离层上。该第三半圈线圈131与该第一半圈线圈121交错。该第四半圈线圈132与该第二半圈线圈122交错。该至少一第二导电段133分别位于该主要金属层以外的不同金属层上，根据该较佳具体实施例，即第2层至第6层隔离层上。并且，该第二金属电桥包含至少一第二导电段133以及多个第二贯孔134。该第二贯孔134将该至少一等二导电段133以及该第二线段耦接在一起。根据该较佳具体实施例，即每一个第二导电段133通过该成形于第5层隔离层的第二贯孔134连接该第三半圈线圈中的一个第三半圈线圈131与该第四半圈线圈中的一个第四半圈线圈132，或连接该第三半圈线圈中的一个第三半圈线圈131与该第三半圈线圈的另一个第三半圈线圈131，或连接该第四半圈线圈中的一个第四半圈线圈132与该第四半圈线圈的另一个第四半圈线圈132。

由此，电流可同时流经该第一导电段123以提升容许的电流，使得在相同的阻抗转换比下，该主绕线12可承受的电流大于传统芯片式平衡-不平衡变压器所能承受的电流。并且，该次绕线13是以多个线圈并联组成，可使该主绕12与该次绕线13的匝数比提高，以使得高低阻抗的转换在同一级转换中得以实现。在另一具体实施例中，该第一线段的至少其中之一的线宽不同于该第二线段的至少其中之一的线宽，由此亦得以调整高低阻抗的转换。

此外，该主绕线12进一步包含第一端口14以及第二端口15。该第一端口14连接至该第一半圈线圈中的最外圈的第一半圈线圈121。该第二端口15连接至该第二半圈线圈中的最外圈的第二半圈线圈122。并且，该次绕线13进一步包含第四端口16及第三端口17。该第四端口16经由该至少一第二导电段133连接至该第三半圈线圈中的最外圈的第三半圈线圈131。该第三端口17经由该至少一第二导电段133连接至该第四半圈线圈中的最外圈的第四半圈线圈132。

另外，该主绕线12及该次绕线13分别具有中央抽头18、19。该主绕线12的中央抽头18可利用前述金属电桥的结构，以成形于第1层至第7层隔离层的第三导电段126以及多个第三贯孔127来连接达成，如图3所示。其中该第三导电段126使用的层数及布局则应视实际电流需求而定。该次绕线13的中央抽头19则以成形于第1层至第6层隔离层的第四导电段135以及多个第四贯孔136来连接达成，如图4所示。

在实际的应用中，可将根据本发明的变压器的主绕线以及次绕线以各种不同的串联、并联或混合的方式组合以达成所需的阻抗匹配，其示意图如图5所示。

因此，根据本发明的芯片式平衡-不平衡变压器可承受大于传统变压器的电流，并且可节省布局空间及减少能量转换的损失。

通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所披露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。因此，本发明所申请的专利范围的范畴应该根据上述的说明作最宽广的解释，以致使其涵盖所有可能的改变以及具相等性的安排。

Claims (5)

1.一种芯片式平衡-不平衡变压器，该芯片式平衡-不平衡变压器成形于N层连续隔离层中，该N层隔离层由上至下起算成形于半导体基材之上，N为大于4的整数，该芯片式平衡-不平衡变压器包含：

第一绕线，包含：

多个第一半圈线圈，该第一半圈线圈成形于该隔离层中的第一层隔离层上；

多个第二半圈线圈，该第二半圈线圈大致与该第一半圈线圈对称，并且成形于该隔离层中的第一层隔离层上；

多个金属结，该金属结成形于该隔离层中的第一层隔离层上，该金属结的每一个金属结连接该第一半圈线圈中的一个第一半圈线圈与该第二半圈线圈中的一个第二半圈线圈；以及

多个第一导电段，该第一导电段成形于该隔离层中从第二层隔离层至第i层隔离层的各层上，i是范围由3至(N-1)中的整数指标，该第一导电段之每一个第一导电段是利用成形于该隔离层中的第一层隔离层至第(i-1)层隔离层中的多个第一贯孔，来连接该第一半圈线圈中的一个第一半圈线圈与该第二半圈线圈中的一个第二半圈线圈；以及

第二绕线，包含：

多个第三半圈线圈，该第三半圈线圈与该第一半圈线圈交错，并且成形于该隔离层中的第一层隔离层上；

多个第四半圈线圈，该第四半圈线圈大致与该第三半圈线圈对称，与该第二半圈线圈交错，并且形于该隔离层中的第一层隔离层上；以及

多个第二导电段，该第二导电段成形于该隔离层中的第(i+1)层隔离层上，该第二导电段中的每一个第二导电段是利用成形于该隔离层中的第一层隔离层至第i层隔离层中的多个第二贯孔，来连接该第三半圈线圈中的一个第三半圈线圈与该第四半圈线圈中的一个第四半圈线圈，或连接该第三半圈线圈中的一个第三半圈线圈与该第三半圈线圈中的另一个第三半圈线圈，或连接该第四半圈线圈中的一个第四半圈线圈与该第四半圈线圈中的另一个第四半圈线圈。

2.如权利要求1所述的芯片式平衡-不平衡变压器，其中该第一绕线进一步包含第一端口以及第二端口，该第一端口连接至该第一半圈线圈中的最外圈的第一半圈线圈，该第二端口连接至该第二半圈线圈中的最外圈的第二半圈线圈。

3.如权利要求1所述的芯片式平衡-不平衡变压器，其中该第二绕线进一步包含第三端口及第四端口，该第四端口连接至该第三半圈线圈中的最外圈的第三半圈线圈，该第三端口连接至该第四半圈线圈中的最外圈的第四半圈线圈。

4.一种变压器，包含：

第一绕线，包含：

多个第一线段，该第一线段位于主要金属层；以及

第一金属电桥，用来将该第一线段耦接在一起，该第一金属电桥包含：

多个第一导电段，该导电段分别位于该主要金属层以外的不同金属层上；以及

多个第一贯孔，用来将该第一导电段与该第一线段耦接在一起；以及

第二绕线，包含：

多个第二线段，该第二线段位于该主要金属层；以及

第二金属电桥，用来将该第二线段耦接在一起，该第二金属电桥包含：

至少一第二导电段，该第二导电段位于该主要金属层以外的金属层上；以及

多个第二贯孔，用来将该至少一第二导电段与该第二线段耦接在一起。

5.如权利要求4所述的变压器，其中该第一线段的至少其中之一的线宽不同于该第二线段的至少其中之一的线宽。

Images