CN107728037A - 电源信号线路检查装置及方法 - Google Patents
电源信号线路检查装置及方法 Download PDFInfo
- Publication number
- CN107728037A CN107728037A CN201610656897.2A CN201610656897A CN107728037A CN 107728037 A CN107728037 A CN 107728037A CN 201610656897 A CN201610656897 A CN 201610656897A CN 107728037 A CN107728037 A CN 107728037A
- Authority
- CN
- China
- Prior art keywords
- signal lines
- power signal
- measured
- screw hole
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种电源信号线路检查装置及方法,此方法包括下述步骤:取得待测电源信号线路的坐标及待测信号铜箔的坐标;取得一螺丝孔及螺丝孔焊垫的位置,藉以建立一圆形封闭范围;以及移动在该圆形封闭范围的电源信号线路或信号铜箔至一未使用空间。本发明可缩短检查的时间,使各种电路板设计问题皆可在电路板制作前进行排除。
Description
技术领域
本发明是有关于一种电源信号线路检查装置与方法。
背景技术
就现有做法而言,电子工程师须检查确认布局工程师执行的电路板信号布局设计作业是否符合电路板布局设计规范。然而,因电路板布局设计规范项目繁多,若由电子工程师利用人工方式逐一目视检查需花费许多时间,且容易忽略错误项目。
发明内容
本发明的一实施方式提供一种电源信号线路检查装置及方法,其可缩短检查的时间,使各种电路板设计问题皆可在电路板制作前进行排除,此外,由于利用电源信号线路检查装置代替人工检查,更提高检查项目的精确度,进而提升电路板的生产良率。
本发明的一实施方式提供一种电源信号线路检查装置,适用于检查一待测电路板。该电源信号线路检查装置包括一处理单元。该处理单元连接至该待测电路板,该处理单元取得在该待测电路板上至少一待测电源信号线路的坐标及至少一待测信号铜箔的坐标,接着该处理单元取得在该待测电路板上一螺丝孔的中心坐标及一螺丝孔焊垫边缘距离该螺丝孔的中心的长度,藉以建立一圆形封闭范围,其中,该螺丝孔焊垫环形包覆该螺丝孔,该处理单元检视在该圆形封闭范围内是否具有该至少一待测电源信号线路及/或该至少一待测信号铜箔,若有,则定义其为违反电路板布局设计规范的电源信号线路及/或违反电路板布局设计规范的信号铜箔,该处理单元计算该待测电路板的一未使用空间,并移动该违反电路板布局设计规范的电源信号线路及/或该违反电路板布局设计规范的信号铜箔至该未使用空间。
在部分实施方式中,该电源信号线路检查装置还包括一显示单元,该显示单元连接至该处理单元,该处理单元提供多个电源信号线路的名称及多个信号铜箔的名称,显示于该显示单元上并给一用户选择哪个为该至少一待测电源信号线路及/或该至少一待测信号铜箔。
在部分实施方式中,该电源信号线路检查装置还包括一存储单元,该存储单元连接至该处理单元,该存储单元储有该至少一电源信号线路的名称及相应的坐标、该至少一信号铜箔的名称及相应的坐标、该螺丝孔的中心坐标及该螺丝孔焊垫边缘距离该螺丝孔的中心的长度,当该处理单元取得该用户所选择的该至少一待测电源信号线路的名称及/或该至少一待测信号铜箔的名称,该处理单元根据该些名称,在该存储单元对应撷取出该至少一待测电源信号线路的坐标及/或该至少一待测信号铜箔的坐标。
在部分实施方式中,其中该圆形封闭范围定义为:以该螺丝孔焊垫边缘距离该螺丝孔的中心的长度加上一安全距离为半径的圆形面积所涵盖的范围。
在部分实施方式中,其中该安全距离可以由该处理单元提供一用户进行设定或由该处理单元所预先设定一默认值,该默认值可以是四万分之一英寸(mils)。
本发明的一实施方式提供一种电源信号线路检查方法,该方法包括下述步骤:取得在该待测电路板上至少一待测电源信号线路的坐标及至少一待测信号铜箔的坐标;取得在该待测电路板上一螺丝孔的中心坐标及一螺丝孔焊垫边缘距离该螺丝孔的中心的长度,藉以建立一圆形封闭范围,其中,该螺丝孔焊垫环形包覆该螺丝孔;检视在该圆形封闭范围内是否具有该至少一待测电源信号线路及/或该至少一待测信号铜箔;若在该圆形封闭范围内具有该至少一待测电源信号线路及/或该至少一待测信号铜箔,则定义其为违反电路板布局设计规范的电源信号线路及/或违反电路板布局设计规范的信号铜箔;计算该待测电路板的一未使用空间;以及移动该违反电路板布局设计规范的电源信号线路及/或该违反电路板布局设计规范的信号铜箔至该未使用空间。
在部分实施方式中,该电源信号线路检查方法还包括:提供多个电源信号线路的名称及多个信号铜箔的名称,显示于一显示单元上并给一用户选择哪个为该至少一待测电源信号线路及/或该至少一待测信号铜箔。
在部分实施方式中,该电源信号线路检查方法还包括:提供一存储单元,该存储单元储有该至少一电源信号线路的名称及相应的坐标、该至少一信号铜箔的名称及相应的坐标、该螺丝孔的中心坐标及该螺丝孔焊垫边缘距离该螺丝孔的中心的长度;取得该使用者所选择的该至少一待测电源信号线路的名称及/或该至少一待测信号铜箔的名称;以及根据该些名称,在该存储单元对应撷取出该至少一待测电源信号线路的坐标及/或该至少一待测信号铜箔的坐标。
在部分实施方式中,其中该圆形封闭范围定义为:以该螺丝孔焊垫边缘距离该螺丝孔的中心的长度加上一安全距离为半径的圆形面积所涵盖的范围。
在部分实施方式中,其中该安全距离可以由该处理单元提供一用户进行设定或由该处理单元所预先设定一默认值,该默认值可以是四万分之一英寸。
附图说明
图1表示根据本发明第一实施方式的电源信号线路检查装置的功能方块图。
图2表示根据本发明第一实施方式的电源信号线路检查方法的流程图。
图3表示根据本发明第一实施方式的电源信号线路检查方法中建立圆形封闭范围的操作示意图。
110:电源信号线路检查装置
120:处理单元
130:存储单元
140:显示单元
150:待测电路板
310:螺丝孔
320:螺丝孔焊垫
330:圆形封闭范围
340:第一电源信号线路
350:第二电源信号线路
S210~S260电源信号线路检查方法流程步骤
具体实施方式
以下将以图式公开本发明的复数个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化图式起见,一些习知惯用的结构与组件在图式中将以简单示意的方式表示之。
当高敏感度的电源信号线路及信号铜箔距离螺丝孔及螺丝孔焊垫太近时,电源信号线路及信号铜箔容易被影响而不稳定。本发明揭示一种电源信号线路检查装置及方法,将判断电源信号线路及信号铜箔是否符合电路板布局设计规范,电子工程师无须以人工进行检查。如此一来,可缩短检查作业时间,并提升检查结果的精确度。
图1表示根据本发明第一实施方式的电源信号线路检查装置的功能方块图。电源信号线路检查装置110适用于检查待测电路板150上的多个电源信号线路及信号铜箔是否符合电路板布局设计规范。电源信号线路检查装置110包括一处理单元120,一存储单元130及一显示单元140。该处理单元120连接至该待测电路板150,该处理单元120可以是一具有运算功能的中央处理器。存储单元130连接至该处理单元120,该存储单元可以是一硬盘或以任何形式存在的储存空间,其储有该至少一电源信号线路的名称及相应的坐标、该至少一信号铜箔的名称及相应的坐标、该螺丝孔的中心坐标及该螺丝孔焊垫边缘距离该螺丝孔的中心的长度。显示单元140连接至该处理单元120,该显示单元140可以是一液晶显示器,或以任何形式存在能够显示影像提供用户观览的装置。
图2表示根据本发明第一实施方式的电源信号线路检查方法的流程图,请同时参照图1及图2。首先,该处理单元120提供多个电源信号线路的名称及多个信号铜箔的名称,显示于该显示单元140上并给一用户观览,让使用者选择哪个为待测电源信号线路及/或待测信号铜箔,当用户选定后,处理单元120取得用户所选择的该至少一待测电源信号线路的名称及/或该至少一待测信号铜箔的名称。接着,处理单元120根据该些名称,在该存储单元130对应撷取出该至少一待测电源信号线路的坐标及/或该至少一待测信号铜箔的坐标(步骤S210),其中,该至少一待测信号线路的坐标定义为处理单元120在待测电路板150上所规划的平面坐标。
然而,待测电路板150上除了电源信号线路及信号铜箔外,还具有螺丝孔及包覆螺丝孔的螺丝孔焊垫。在步骤S210之后,该处理单元120取得在该待测电路板上一螺丝孔的中心坐标及一螺丝孔焊垫边缘距离该螺丝孔的中心的长度,藉以建立一圆形封闭范围(步骤S220)。其细部作法请参照图3,图3表示根据本发明第一实施方式之电源信号线路检查方法中建立圆形封闭范围的操作示意图,该处理单元120取得在该待测电路板150上一螺丝孔310中心A的坐标及螺丝孔焊垫320边缘距离该螺丝孔310的中心的长度d,藉以建立圆形封闭范围330,该圆形封闭范围330定义为:以该螺丝孔焊垫320边缘距离该螺丝孔310的中心A的长度d加上一安全距离x为半径的圆形面积所涵盖的范围,换言之,该圆形封闭范围330即是以(d+x)为半径所涵盖的圆形面积。其中,该安全距离x可以由该处理单元120提供一用户进行设定或由该处理单元120预先设定一默认值,该默认值可以是四万分之一英寸(mils)。
接着,检视在该圆形封闭范围内是否具有该至少一待测电源信号线路及/或该至少一待测信号铜箔(步骤S230),以图3而言,即是在圆形封闭范围330内检视是否具有该待测电源信号线路及/或该待测信号铜箔。在本发明其他实施例中,亦可以先检视在圆形封闭范围内是否有电源信号线路或信号铜箔,若有,再接着检测该些位在圆形封闭范围内的电源信号线路或信号铜箔,是否为使用者欲检查的待测电源信号线路或该待测信号铜箔。
若在步骤S230的判断为是,则定义在该圆形封闭范围内的该至少一待测电源信号线路及/或该至少一待测信号铜箔,为违反电路板布局设计规范的电源信号线路及/或违反电路板布局设计规范的信号铜箔(步骤S240)。以图3为例,第一电源信号线路340及第二电源信号线路350的位置在圆形封闭范围内,因此第一电源信号线路340及第二电源信号线路350将被定义为违反电路板布局设计规范的电源信号线路。
在上述的检查步骤完毕后,进行除错阶段。该处理单元120计算该待测电路板150的一未使用空间(步骤S250)。接着,该处理单元120移动该至少一违反电路板布局设计规范的电源信号线路及/或该违反电路板布局设计规范的信号铜箔至该未使用空间(步骤S260),其中,该未使用空间为不与螺丝孔焊垫邻近的空间。
本发明揭示一种电源信号线路检查装置及方法,针对电路板布局设计规范,确认电源信号线路与信号铜箔须距离螺丝孔焊垫达一定距离,并可移动违反电路板布局设计规范的电源信号线路及信号铜箔至不被螺丝孔焊垫所干扰的未使用空间。本发明的电源信号线路检查方法,缩短电子工程师执行电路板布局设计规范检查作业时间,并提升检查结果的精确度并使各种电路板设计问题皆可在电路板制作前进行排除,此外,由于利用电源信号线路检查装置代替人工检查,更提高检查项目的精确度,进而提升电路板的生产良率。
虽然本发明已以多种实施方式揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明之精神和范围内,当可作各种之更动与润饰,因此本发明之保护范围当视后附之申请专利范围所界定者为准。
Claims (10)
1.一种电源信号线路检查装置,其特征在于,其适用于检查一待测电路板,包括:
一处理单元,连接至该待测电路板,该处理单元取得在该待测电路板上至少一待测电源信号线路的坐标及至少一待测信号铜箔的坐标,接着该处理单元取得在该待测电路板上一螺丝孔的中心坐标及一螺丝孔焊垫边缘距离该螺丝孔的中心的长度,藉以建立一圆形封闭范围,其中,该螺丝孔焊垫环形包覆该螺丝孔,该处理单元检视在该圆形封闭范围内是否具有该至少一待测电源信号线路及/或该至少一待测信号铜箔,若有,则定义其为违反电路板布局设计规范的电源信号线路及/或违反电路板布局设计规范的信号铜箔,该处理单元计算该待测电路板的一未使用空间,并移动该违反电路板布局设计规范的电源信号线路及/或该违反电路板布局设计规范的信号铜箔至该未使用空间。
2.如权利要求1所述的电源信号线路检查装置,其特征在于,还包括:
一显示单元,连接至该处理单元,该处理单元提供多个电源信号线路的名称及多个信号铜箔的名称,显示于该显示单元上并给一用户选择哪个为该至少一待测电源信号线路及/或该至少一待测信号铜箔。
3.如权利要求2所述的电源信号线路检查装置,其特征在于,还包括:
一存储单元,连接至该处理单元,储有该至少一电源信号线路的名称及相应的坐标、该至少一信号铜箔的名称及相应的坐标、该螺丝孔的中心坐标及该螺丝孔焊垫边缘距离该螺丝孔的中心的长度,当该处理单元取得该用户所选择的该至少一待测电源信号线路的名称及/或该至少一待测信号铜箔的名称,该处理单元根据该些名称,在该存储单元对应撷取出该至少一待测电源信号线路的坐标及/或该至少一待测信号铜箔的坐标。
4.如权利要求1所述的电源信号线路检查装置,其特征在于,其中该圆形封闭范围定义为:以该螺丝孔焊垫边缘距离该螺丝孔的中心的长度加上一安全距离为半径的圆形面积所涵盖的范围。
5.如权利要求4所述的电源信号线路检查装置,其特征在于,其中该安全距离由该处理单元提供一用户进行设定或由该处理单元预先设定一默认值,该默认值可以是四万分之一英寸。
6.一种电源信号线路检查方法,其特征在于,其适用于检查一待测电路板,包括下述步骤:
取得在该待测电路板上至少一待测电源信号线路的坐标及至少一待测信号铜箔的坐标;
取得在该待测电路板上一螺丝孔的中心坐标及一螺丝孔焊垫边缘距离该螺丝孔的中心的长度,藉以建立一圆形封闭范围,其中,该螺丝孔焊垫环形包覆该螺丝孔;
检视在该圆形封闭范围内是否具有该至少一待测电源信号线路及/或该至少一待测信号铜箔;
若在该圆形封闭范围内具有该至少一待测电源信号线路及/或该至少一待测信号铜箔,则定义其为违反电路板布局设计规范的电源信号线路及/或违反电路板布局设计规范的信号铜箔;
计算该待测电路板的一未使用空间;以及
移动该违反电路板布局设计规范的电源信号线路及/或该违反电路板布局设计规范的信号铜箔至该未使用空间。
7.如权利要求6所述的电源信号线路检查方法,其特征在于,还包括:
提供多个电源信号线路的名称及多个信号铜箔的名称,显示于一显示单元上并给一用户选择哪个为该至少一待测电源信号线路及/或该至少一待测信号铜箔。
8.如权利要求6所述的电源信号线路检查方法,其特征在于,还包括:
提供一存储单元,该存储单元储有该至少一电源信号线路的名称及相应的坐标、该至少一信号铜箔的名称及相应的坐标、该螺丝孔的中心坐标及该螺丝孔焊垫边缘距离该螺丝孔的中心的长度;
取得该使用者所选择的该至少一待测电源信号线路的名称及/或该至少一待测信号铜箔的名称;以及
根据该些名称,在该存储单元对应撷取出该至少一待测电源信号线路的坐标及/或该至少一待测信号铜箔的坐标。
9.如权利要求6所述的电源信号线路检查方法,其特征在于,其中该圆形封闭范围定义为:以该螺丝孔焊垫边缘距离该螺丝孔的中心的长度加上一安全距离为半径的圆形面积所涵盖的范围。
10.如权利要求9所述的电源信号线路检查方法,其特征在于,其中该安全距离由该处理单元提供一用户进行设定或由该处理单元预先设定一默认值,该默认值是四万分之一英寸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610656897.2A CN107728037A (zh) | 2016-08-11 | 2016-08-11 | 电源信号线路检查装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610656897.2A CN107728037A (zh) | 2016-08-11 | 2016-08-11 | 电源信号线路检查装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107728037A true CN107728037A (zh) | 2018-02-23 |
Family
ID=61200446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610656897.2A Pending CN107728037A (zh) | 2016-08-11 | 2016-08-11 | 电源信号线路检查装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107728037A (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101206682A (zh) * | 2006-12-21 | 2008-06-25 | 英业达股份有限公司 | 对象管理系统及方法 |
CN101211382A (zh) * | 2006-12-29 | 2008-07-02 | 英业达股份有限公司 | 自动修正线路图图框的方法 |
TW200919239A (en) * | 2007-10-25 | 2009-05-01 | Inventec Corp | System and method for testing PCB component placement |
JP2009110059A (ja) * | 2007-10-26 | 2009-05-21 | Nec Corp | 設計装置、設計方法、及びプログラム |
CN102054053A (zh) * | 2009-10-27 | 2011-05-11 | 英顺达科技有限公司 | 电路板布线方法 |
CN102592000A (zh) * | 2011-01-13 | 2012-07-18 | 鸿富锦精密工业(深圳)有限公司 | 电路板布线检测系统及方法 |
CN102955868A (zh) * | 2011-08-30 | 2013-03-06 | 鸿富锦精密工业(深圳)有限公司 | 布线检查系统及方法 |
TW201324218A (zh) * | 2011-12-14 | 2013-06-16 | Hon Hai Prec Ind Co Ltd | 訊號線檢查系統及方法 |
CN103823913A (zh) * | 2012-11-19 | 2014-05-28 | 英业达科技有限公司 | 电路板的接合零件布置方法 |
CN104732018A (zh) * | 2015-03-06 | 2015-06-24 | 小米科技有限责任公司 | Pcb布线处理方法及装置 |
CN105260490A (zh) * | 2014-07-14 | 2016-01-20 | 启碁科技股份有限公司 | 电路布局装置以及电路布局方法 |
-
2016
- 2016-08-11 CN CN201610656897.2A patent/CN107728037A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101206682A (zh) * | 2006-12-21 | 2008-06-25 | 英业达股份有限公司 | 对象管理系统及方法 |
CN101211382A (zh) * | 2006-12-29 | 2008-07-02 | 英业达股份有限公司 | 自动修正线路图图框的方法 |
TW200919239A (en) * | 2007-10-25 | 2009-05-01 | Inventec Corp | System and method for testing PCB component placement |
JP2009110059A (ja) * | 2007-10-26 | 2009-05-21 | Nec Corp | 設計装置、設計方法、及びプログラム |
CN102054053A (zh) * | 2009-10-27 | 2011-05-11 | 英顺达科技有限公司 | 电路板布线方法 |
CN102592000A (zh) * | 2011-01-13 | 2012-07-18 | 鸿富锦精密工业(深圳)有限公司 | 电路板布线检测系统及方法 |
CN102955868A (zh) * | 2011-08-30 | 2013-03-06 | 鸿富锦精密工业(深圳)有限公司 | 布线检查系统及方法 |
TW201324218A (zh) * | 2011-12-14 | 2013-06-16 | Hon Hai Prec Ind Co Ltd | 訊號線檢查系統及方法 |
CN103823913A (zh) * | 2012-11-19 | 2014-05-28 | 英业达科技有限公司 | 电路板的接合零件布置方法 |
CN105260490A (zh) * | 2014-07-14 | 2016-01-20 | 启碁科技股份有限公司 | 电路布局装置以及电路布局方法 |
CN104732018A (zh) * | 2015-03-06 | 2015-06-24 | 小米科技有限责任公司 | Pcb布线处理方法及装置 |
Non-Patent Citations (1)
Title |
---|
劳文薇等: "《电路仿真与PCB设计》", 30 June 2012, 西安电子科技大学出版社 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106055724B (zh) | 设计半导体器件、制造器件的系统以及使用系统的方法 | |
US9672611B2 (en) | Pattern analysis method of a semiconductor device | |
US8601428B2 (en) | System and method for use case-based thermal analysis of heuristically determined component combinations and layouts in a portable computing device | |
JP5407632B2 (ja) | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム | |
CN105447036A (zh) | 一种基于观点挖掘的社交媒体信息可信度评估方法及装置 | |
TW201310267A (zh) | 佈線檢查系統及方法 | |
TW201441641A (zh) | 檢測電路板上晶片電源引腳佈線之方法與裝置 | |
JP5212296B2 (ja) | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム | |
WO2017197681A1 (zh) | 一种移动终端、电池温度的确定方法及装置 | |
CN109299538B (zh) | 一种布图设计的检测方法及装置 | |
JP4633666B2 (ja) | 基板設計支援装置及び基板設計支援プログラム | |
US7975253B2 (en) | Power supply noise analysis model generating method and power supply noise analysis model generating apparatus | |
CN107728037A (zh) | 电源信号线路检查装置及方法 | |
CN111581683B (zh) | 显示面板信息提取方法、装置及电子设备 | |
US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
TW201807604A (zh) | 干涉檢查方法及其檢測裝置 | |
CN110244215A (zh) | 一种集成安全距离自动检查功能的pcb封装设计方法 | |
JP2003323466A (ja) | 設計支援装置 | |
US20150347664A1 (en) | System for and method of semiconductor fault detection | |
US8584076B2 (en) | Printed circuit board design assisting device, method, and program | |
CN101866375A (zh) | 过孔尺寸分布检查系统及方法 | |
TWI503684B (zh) | 印刷電路檢查方法與裝置 | |
US9651585B2 (en) | Via layout techniques for improved low current measurements | |
CN107729584A (zh) | 信号线路检查装置及方法 | |
JP4283647B2 (ja) | レイアウトチェックシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180223 |
|
WD01 | Invention patent application deemed withdrawn after publication |