CN107729584A - 信号线路检查装置及方法 - Google Patents

信号线路检查装置及方法 Download PDF

Info

Publication number
CN107729584A
CN107729584A CN201610656357.4A CN201610656357A CN107729584A CN 107729584 A CN107729584 A CN 107729584A CN 201610656357 A CN201610656357 A CN 201610656357A CN 107729584 A CN107729584 A CN 107729584A
Authority
CN
China
Prior art keywords
signal line
circuit
copper foil
signal
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610656357.4A
Other languages
English (en)
Inventor
张有权
蔡秋凤
郑永健
林明慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201610656357.4A priority Critical patent/CN107729584A/zh
Publication of CN107729584A publication Critical patent/CN107729584A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种信号线路检查装置及方法，此方法包括下述步骤：取得在一待测电路板上至少一待测信号线路的坐标；取得在该待测电路板上至少一电源信号铜箔的坐标，藉以建立一内缩封闭范围；若在该内缩封闭范围内具有该待测信号线路，则定义其为违反电路板布局设计规范的信号线路；以及移动该至少一违反电路板布局设计规范的信号线路至该待测电路板上的一未使用空间。本发明可缩短检查的时间，使各种电路板设计问题皆可在电路板制作前进行排除。

Description

信号线路检查装置及方法
技术领域
本发明是有关于一种信号线路检查装置及方法。
背景技术
就现有做法而言，电子工程师须确认布局工程师执行的电路板信号信号布局设计作业是否符合电路板布局设计规范。然而，因电路板布局设计规范项目繁多，若由电子工程师利用人工方式逐一目视检查，需花费许多时间，且容易忽略错误项目。
发明内容
本发明的一实施方式提供一种信号线路检查装置及方法，其可缩短检查的时间，使各种电路板设计问题皆可在电路板制作前进行排除，此外，由于利用信号线路检查装置代替人工检查，更提高检查项目的精确度，进而提升电路板的生产良率。
本发明的一实施方式提供一种信号线路检查装置，适用检查一待测电路板，该信号线路检查装置包括一处理单元。该处理单元连接至该待测电路板，该处理单元取得在该待测电路板上至少一待测信号线路的坐标，接着该处理单元取得在该待测电路板上至少一电源信号铜箔的坐标，藉以建立一内缩封闭范围，该处理单元检视在该内缩封闭范围内是否具有该待测信号线路，若有，则定义其为违反电路板布局设计规范的信号线路，计算该待测电路板的一未使用空间，并移动该至少一违反电路板布局设计规范的信号线路至该未使用空间。
在部分实施方式中，该信号线路检查装置还包括一显示单元，该显示单元连接至该处理单元，该处理单元提供多个信号线路的名称，显示于该显示单元上并给一用户选择哪个为该至少一待测信号线路。
在部分实施方式中，该信号线路检查装置还包括一存储单元，该存储单元连接至该处理单元，储有该多个信号线路的名称及相应的坐标，当该处理单元取得该用户所选择的该至少一待测信号线路的名称，该处理单元根据该些名称，在该存储单元对应撷取出该至少一待测信号线路的坐标。
在部分实施方式中，其中该电源信号铜箔可以是一长方形铜箔，该处理单元取得该长方形铜箔两个长边中点的坐标，以垂直于该长方形铜箔的两个长边为延伸方向，从该长方形铜箔两个长边中点分别出发，反向各延伸一预设面积，反向延伸的该两个预设面积界定为该内缩封闭范围，其中该预设面积长度同于该长方形铜箔的该长边，宽度则为一默认值。
在部分实施方式中，其中该默认值为二万分之一英寸(mils)。
本发明的一实施方式提供一种信号线路检查方法，该方法包括下述步骤：取得在该待测电路板上至少一待测信号线路的坐标；取得在该待测电路板上至少一电源信号铜箔的坐标，藉以建立一内缩封闭范围；检视在该内缩封闭范围内是否具有该待测信号线路；若在该内缩封闭范围内具有该待测信号线路，则定义其为违反电路板布局设计规范的信号线路；计算该待测电路板的一未使用空间；以及移动该至少一违反电路板布局设计规范的信号线路至该未使用空间。
在部分实施方式中，该信号线路检查方法还包括：提供多个信号线路的名称，显示于一显示单元上并给一用户选择哪个为该至少一待测信号线路。
在部分实施方式中，该信号线路检查方法还包括：提供一存储单元，该存储单元储有该多个信号线路的名称及相应的坐标；取得该使用者所选择的该至少一待测信号线路的名称；以及根据该些名称，于该存储单元对应撷取出该至少一待测信号线路的坐标。
在部分实施方式中，其中该电源信号铜箔可以是一长方形铜箔，该信号线路检查方法更包括：取得该长方形铜箔两个长边中点的坐标，以垂直于该长方形铜箔的两个长边为延伸方向，从该长方形铜箔两个长边中点分别出发，反向各延伸一预设面积；以及界定反向延伸的该两个预设面积为该内缩封闭范围，其中该预设面积长度同于该长方形铜箔的该长边，宽度则为一默认值。
在部分实施方式中，其中该默认值为二万分之一英寸。
与现有技术相比，本发明具有如下的有益效果：本发明缩短了检查作业时间，使各种电路板设计问题都能在电路板制作前进行排除，提升检查结果的精确度，进而提升电路板的生产良率。
附图说明
图1表示根据本发明第一实施方式的信号线路检查装置的功能方块图。
图2表示根据本发明第一实施方式的信号线路检查方法的流程图。
图3表示根据本发明第一实施方式的信号线路检查方法中建立内缩封闭范围的操作示意图。
110：信号线路检查装置
120：处理单元
130：存储单元
140：显示单元
150：待测电路板
310：长方形铜箔
320：第一预设面积
330：第二预设面积
340：第一信号线路
350：第二信号线路
S210～S260：信号线路检查方法流程步骤
具体实施方式
以下将以图式公开本发明的复数个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与组件在图式中将以简单示意的方式表示。
当高敏感度信号线路距离电源信号铜箔太近时，信号线路易被其他信号铜箔影响而不稳定。本发明揭示一种信号线路检查装置及方法，针对电路板布局设计规范，对信号线路进行检查及除错。针对欲进行检查的信号线路，本发明的信号线路检查装置及方法将判断其是否符合电路板布局设计规范，电子工程师无须以人工进行检查。如此一来，可缩短检查作业时间，并提升检查结果的精确度。
图1表示根据本发明第一实施方式的信号线路检查装置的功能方块图。信号线路检查装置110适用于检查待测电路板150上的多个信号线路是否符合电路板布局设计规范。信号线路检查装置110包括一处理单元120，一存储单元130及一显示单元140。该处理单元120连接至该待测电路板150，该处理单元120可以是一具有运算功能的中央处理器。存储单元130连接至该处理单元120，该存储单元可以是一硬盘或以任何形式存在的储存空间，其储有该多个信号线路的名称及相应的坐标。显示单元140连接至该处理单元120，该显示单元140可以是一液晶显示器，或以任何形式存在能够显示影像且提供用户观览的装置。
图2表示根据本发明第一实施方式之信号线路检查方法的流程图，请同时参照图1及图2。首先，该处理单元120提供多个信号线路的名称，显示于该显示单元140上并给上并给一用户观览，让使用者选择哪个为待测信号线路，当用户选定后，处理单元120取得用户所选定的至少一待测信号线路的名称。接着，处理单元120根据该些名称，在该存储单元130撷取出该至少一待测信号线路的坐标(步骤S210)，其中，该至少一待测信号线路的坐标定义为处理单元120在待测电路板150上所规划的平面坐标。
然而，待测电路板150上除了信号线路外，还具有电源信号铜箔，该处理单元120取得在该待测电路板150上至少一电源信号铜箔的坐标，藉以建立一内缩封闭范围(步骤S220)。其细部作法请参照图3，图3表示根据本发明第一实施方式的信号线路检查方法中建立内缩封闭范围的操作示意图，该电源信号铜箔可以是一长方形铜箔310，该处理单元120取得该长方形铜箔310的两个长边中点a1及a2的坐标，以垂直于该长方形铜箔310的两个长边为延伸方向，从该长方形铜箔310的两个长边中点a1及a2分别出发，反向各延伸一第一预设面积320及和一第二预设面积330，反向延伸的该两个预设面积(第一预设面积320及第二预设面积330)界定为该内缩封闭范围，其中该预设面积长度同于该长方形铜箔的该长边的长度x，宽度则为一默认值y，其中，该默认值y可以是二万分之一英寸(mils)。
接着，检视在该内缩封闭范围内是否具有该待测信号线路(步骤S230)，以图3而言，即是在第一预设面积320及第二预设面积330范围内检视是否具有该待测信号线路。在本发明一实施例中，在建立内缩封闭范围后，将掏空内缩封闭范围之外的电源信号铜箔，而在内缩封闭范围内的铜箔上，检视该内缩封闭范围内是否具有信号线路，接着，判断在该内缩封闭范围内的所有信号线路中，是否有使用者所选的待测信号线路。在检视结束后，再恢复先前所掏空的电源信号铜箔。
若在步骤S230的判断为是，在该内缩封闭范围内具有该待测信号线路，则定义其为违反电路板布局设计规范的信号线路(步骤S240)，以图3为例，第一信号线路340及第二信号线路350的位置在内缩封闭范围内，因此第一信号线路340及第二信号线路350将被定义为违反电路板布局设计规范的信号线路。
在上述的检查步骤完毕后，进行除错阶段。该处理单元120计算该待测电路板150的一未使用空间(步骤S250)。接着，该处理单元120移动该至少一违反电路板布局设计规范的信号线路(例如图3中的第一信号线路340及第二信号线路350)至该待测电路板150上的未使用空间(步骤S260)，其中，该未使用空间为不与电源信号铜箔邻近的空间。
本发明揭示一种信号线路检查装置及方法，缩短电子工程师执行电路板布局设计规范检查作业时间，并提升检查结果的精确度。本发明的信号线路检查方法缩短检查的时间，使各种电路板设计问题皆可在电路板制作前进行排除，此外，由于利用信号线路检查装置代替人工检查，更提高检查项目的精确度，进而提升电路板之生产良率。本案所提出的信号线路检查方法，针对电路板布局设计规范，信号线路须距离铜箔边缘达一定长度以上，对此进行检测与除错。本发明可以快速且精确地检查出电路板上是否有信号线路违反电路板布局设计规范，且可移动违反电路板布局设计规范的信号线路至不被电源信号铜箔所干扰的未使用空间。
虽然本发明已以多种实施方式公开如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求书为准。

Claims (10)

1.一种信号线路检查装置，其特征在于，其适用于检查一待测电路板，包括：
一处理单元，连接至该待测电路板，该处理单元取得在该待测电路板上至少一待测信号线路的坐标，接着该处理单元取得在该待测电路板上至少一电源信号铜箔的坐标，藉以建立一内缩封闭范围，该处理单元检视在该内缩封闭范围内是否具有该待测信号线路，若有，则定义其为违反电路板布局设计规范的信号线路，计算该待测电路板的一未使用空间，并移动该至少一违反电路板布局设计规范的信号线路至该未使用空间。
2.如权利要求1所述的信号线路检查装置，其特征在于，还包括：
一显示单元，连接至该处理单元，该处理单元提供多个信号线路的名称，显示于该显示单元上并给一用户选择哪个为该至少一待测信号线路。
3.如权利要求2所述的信号线路检查装置，其特征在于，还包括：
一存储单元，连接至该处理单元，储有该多个信号线路的名称及相应的坐标，当该处理单元取得该用户所选择的该至少一待测信号线路的名称，该处理单元根据该些名称，在该存储单元对应撷取出该至少一待测信号线路的坐标。
4.如权利要求1所述的信号线路检查装置，其特征在于，其中该电源信号铜箔是一长方形铜箔，该处理单元取得该长方形铜箔两个长边中点的坐标，以垂直于该长方形铜箔的两个长边为延伸方向，从该长方形铜箔两个长边中点分别出发，反向各延伸一预设面积，反向延伸的该两个预设面积界定为该内缩封闭范围，其中该预设面积长度同于该长方形铜箔的该长边，宽度则为一默认值。
5.如权利要求4所述的信号线路检查装置，其特征在于，其中该默认值为二万分之一英寸。
6.一种信号线路检查方法，其特征在于，其适用于检查一待测电路板，包括下述步骤：
取得在该待测电路板上至少一待测信号线路的坐标；
取得在该待测电路板上至少一电源信号铜箔的坐标，藉以建立一内缩封闭范围；
检视在该内缩封闭范围内是否具有该待测信号线路；
若在该内缩封闭范围内具有该待测信号线路，则定义其为违反电路板布局设计规范的信号线路；
计算该待测电路板的一未使用空间；以及
移动该至少一违反电路板布局设计规范的信号线路至该未使用空间。
7.如权利要求6所述的信号线路检查方法，其特征在于，还包括：
提供多个信号线路的名称，显示于一显示单元上并给一用户选择哪个为该至少一待测信号线路。
8.如权利要求7所述的信号线路检查方法，其特征在于，还包括：
提供一存储单元，该存储单元储有该多个信号线路的名称及相应的坐标；
取得该使用者所选择的该至少一待测信号线路的名称；以及
根据该些名称，于该存储单元对应撷取出该至少一待测信号线路的坐标。
9.如权利要求6所述的信号线路检查方法，其特征在于，其中该电源信号铜箔是一长方形铜箔，该信号线路检查方法还包括：
取得该长方形铜箔两个长边中点的坐标，以垂直于该长方形铜箔的两个长边为延伸方向，从该长方形铜箔两个长边中点分别出发，反向各延伸一预设面积；以及
界定反向延伸的该两个预设面积为该内缩封闭范围，其中该预设面积长度同于该长方形铜箔的该长边，宽度则为一默认值。
10.如权利要求9所述的信号线路检查方法，其特征在于，其中该默认值为二万分之一英寸。
CN201610656357.4A 2016-08-11 2016-08-11 信号线路检查装置及方法 Pending CN107729584A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610656357.4A CN107729584A (zh) 2016-08-11 2016-08-11 信号线路检查装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610656357.4A CN107729584A (zh) 2016-08-11 2016-08-11 信号线路检查装置及方法

Publications (1)

Publication Number Publication Date
CN107729584A true CN107729584A (zh) 2018-02-23

Family

ID=61199579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610656357.4A Pending CN107729584A (zh) 2016-08-11 2016-08-11 信号线路检查装置及方法

Country Status (1)

Country Link
CN (1) CN107729584A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592000A (zh) * 2011-01-13 2012-07-18 鸿富锦精密工业（深圳）有限公司 电路板布线检测系统及方法
CN102955868A (zh) * 2011-08-30 2013-03-06 鸿富锦精密工业（深圳）有限公司 布线检查系统及方法
KR101240561B1 (ko) * 2011-10-05 2013-03-15 (주) 와이팜 회로 모델 파라미터 추출방법 및 컴퓨터로 읽을 수 있는 기록매체
CN103164553A (zh) * 2011-12-14 2013-06-19 鸿富锦精密工业（深圳）有限公司 信号线检查系统及方法
CN105335583A (zh) * 2015-11-30 2016-02-17 英业达科技有限公司 布局检查系统及其方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592000A (zh) * 2011-01-13 2012-07-18 鸿富锦精密工业（深圳）有限公司 电路板布线检测系统及方法
CN102955868A (zh) * 2011-08-30 2013-03-06 鸿富锦精密工业（深圳）有限公司 布线检查系统及方法
KR101240561B1 (ko) * 2011-10-05 2013-03-15 (주) 와이팜 회로 모델 파라미터 추출방법 및 컴퓨터로 읽을 수 있는 기록매체
CN103164553A (zh) * 2011-12-14 2013-06-19 鸿富锦精密工业（深圳）有限公司 信号线检查系统及方法
CN105335583A (zh) * 2015-11-30 2016-02-17 英业达科技有限公司 布局检查系统及其方法

Similar Documents

Publication Publication Date Title
US9342647B2 (en) Integrated circuit design method and apparatus
CN106055724B (zh) 设计半导体器件、制造器件的系统以及使用系统的方法
US9672611B2 (en) Pattern analysis method of a semiconductor device
CN105447036A (zh) 一种基于观点挖掘的社交媒体信息可信度评估方法及装置
KR101139080B1 (ko) 프린트 기판 시험 지원 장치, 프린트 기판 시험 지원 방법 및 프린트 기판 시험 지원 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
US8239815B2 (en) System and method for inspecting layout of a printed circuit board
CN104933214A (zh) 集成电路设计方法和装置
US20150185276A1 (en) Mutual capacitance touch sensing device and method for inspecting same
JP2007286691A (ja) 集積回路設計装置
CN102944983A (zh) 改善待测图案之关键尺寸量测的方法
CN102681450B (zh) 一种芯片控制方法及设备
JP6433159B2 (ja) 情報処理装置、方法及びプログラム
US7185296B2 (en) Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same
CN107729584A (zh) 信号线路检查装置及方法
US7975253B2 (en) Power supply noise analysis model generating method and power supply noise analysis model generating apparatus
CN111581683B (zh) 显示面板信息提取方法、装置及电子设备
CN100394335C (zh) 印刷电路板制造控制器中用以决定定位孔位置的方法
CN103250118B (zh) 用于确定在电容式的感应区上的接触位置的方法
US20140196000A1 (en) System and method for checking signal transmission line
US20090132977A1 (en) Method of establishing coupon bar
CN107728037A (zh) 电源信号线路检查装置及方法
JP7125208B2 (ja) ノイズ解析装置及びノイズ解析方法
TWI503684B (zh) 印刷電路檢查方法與裝置
CN110501626B (zh) 电子装置测试数据库产生方法
TW202018508A (zh) 測試系統與測試方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180223