CN107710625A - 用于模数转换器的诊断监测 - Google Patents

用于模数转换器的诊断监测 Download PDF

Info

Publication number
CN107710625A
CN107710625A CN201680036833.0A CN201680036833A CN107710625A CN 107710625 A CN107710625 A CN 107710625A CN 201680036833 A CN201680036833 A CN 201680036833A CN 107710625 A CN107710625 A CN 107710625A
Authority
CN
China
Prior art keywords
channel
switch
passage
impedance
sample circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680036833.0A
Other languages
English (en)
Inventor
T·P·杜里埃
V·加尔格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to CN202110637324.6A priority Critical patent/CN113315517A/zh
Publication of CN107710625A publication Critical patent/CN107710625A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

在描述的示例中，用于在模数转换器(100)中使用的通道选择器(110)具有用于在容错范围内将模拟输入(107)转换为数字输出(108)的采样电路。通道选择器(110)包括接收通道(112)、诊断通道(114)和阻抗补偿器(116)。当其被选择用于与采样电路耦合时，接收通道(112)接收用于传送到采样电路的模拟信号。当其被选择用于与采样电路耦合时，诊断通道(114)接收用于验证采样电路的数字输出(108)的诊断信号。阻抗补偿器(116)被配置以当诊断通道(114)被选择时基于采样电路的容错范围补偿接收通道(112)的高通道阻抗。

Description

用于模数转换器的诊断监测
技术领域
本申请大体上涉及诊断监测，并且更具体地涉及用于模数转换器的诊断监测。
背景技术
在高可靠性应用中(如在汽车行业中使用的电子应用)的功能安全要求的需求持续上升。这些功能安全要求指定安全关键电路应有能力检测并对可能导致整个系统故障的单点故障作出反应。在其他组件中，安全关键电路可包括多输入模数转换器(ADC)，其处理模拟输入信号。通常，多输入ADC包括复用器和核心电路。复用器从多个输入通道中选择模拟输入，同时核心电路对选择的输入通道采样。常规诊断方案主要集中在核心电路的故障检测上，但在复用器方面几乎不提供覆盖。为了满足增长的功能安全需求，存在需要一种诊断方案，其提供对包含ADC设备的系统的更全面的覆盖。
发明内容
在描述的示例中，用于在模数转换器中使用的通道选择器具有在容错范围内将模拟输入转换为数字输出的采样电路。通道选择器包括接收通道、诊断通道和阻抗补偿器。当接收通道被选择用于与采样电路耦合时，接收通道接收用于传送到采样电路的模拟信号。当诊断通道被选择用于与采样电路耦合时，诊断通道接收用于验证采样电路的数字输出的诊断信号。阻抗补偿器被配置以当诊断通道被选择时基于采样电路的容错范围补偿(offset)接收通道的高通道阻抗。
附图说明
图1显示了根据本公开的一方面的示例模数(ADC)电路的示意图。
图2显示了根据本公开的另一方面的示例ADC电路的示意图。
图3显示了根据本公开的一方面的示例采样电路的示意图。
图4是根据本公开的一方面的用于验证ADC的数字输出的示例方法的流程图。
图5A是根据本公开的一方面的示例ADC的采样周期的时序图。
图5B是根据本公开的另一方面的示例ADC的采样周期的时序图。
图6显示了根据本公开的一方面的与ADC电路合并的示例汽车电池监测系统的示意图。
图7显示了根据本公开的一方面的包括与ADC电路交互的片上温度传感器的示例集成电路的示意图。
图8显示了根据本公开的一方面的包括与ADC电路交互的模拟电路系统的示例集成电路的示意图。
图9显示了根据本公开的一方面的与ADC电路合并的示例制动控制系统的示意图。
具体实施方式
图不是按比例绘制的。图1显示了根据本公开的一方面的示例模数(ADC)电路100的示意图。ADC电路100自身或同与ADC电路100交互的其他系统一起形成在集成电路内。ADC电路100被配置以检测ADC电路100所并入的集成电路的几个故障状态。由ADC电路100提供的故障检测是连续的，使得集成电路执行其他实时应用的同时整个系统可响应于检测到的故障。通常，ADC电路100包括通道选择器电路110(例如，复用器)、控制电路系统120和ADC核心电路130。
ADC核心电路130包括采样电路，其被配置以采样并将模拟输入信号107转换为数字输出信号108。在一个实施方式中，通过控制电路系统120经由一个或更多个采样控制信号104控制ADC核心电路130。采样控制信号104用于调节ADC核心电路130的采样率和数字输出信号108的分辨率。数字输出信号108一般包括多个数位或位，每个由单个总线携带。数字输出信号108具有容错范围，其表示ADC核心电路130的精度。与本公开一致，术语容错范围可被理解为ADC核心电路为了产生一致的数字输出信号108的目的可承受的模拟输入107的偏差范围。
例如，当数字输出信号108具有4％的容错范围时，模拟输入107可偏离高于2％和/或低于2％的额定电压电平，从中ADC核心电路130可生成一致的数字输出信号108。更具体地，假设ADC核心电路130被配置以转换具有5V的额定电压电平的模拟输入信号107，4％的容错范围允许数字输出信号108传送一致的8位数字值0000 0101，甚至当模拟输入信号107在4.9V(即，比5V低2％)和5.1V(即，比5V高2％)之间偏离时。
ADC电路100被配置以从多个输入通道接收模拟输入。通道选择器电路110作为用于从这些多个输入通道中选择单通道的工具(means)以为ADC核心电路130提供模拟输入信号107。特别地，通道选择器电路110与ADC核心电路130耦合，并且通道选择器电路110由控制电路系统120控制。通道选择器电路110包括接收通道112的阵列，其中的每个被配置以接收模拟信号。在任何给定的时间点，通道选择器电路110选择一个接收通道112与ADC核心电路130耦合。选择的接收通道112向ADC核心电路130的采样电路提供模拟输入信号107。由于通过接合焊盘和接合线引起的寄生效应，接收通道112可引起一定量的通道阻抗。
通道选择器电路110还包括一个或更多个诊断通道114，其被配置以接收用于验证ADC核心电路130的数字输出信号108的诊断信号。例如，当数字输出信号108不携带对应于由诊断通道114接收的诊断信号的电压电平的数字值时，ADC电路100检测到故障。通常，诊断通道114用于检测在ADC核心电路130中的故障，以及在未选择的接收通道(例如，接收通道112中的一个)与ADC核心电路130之间的无意中的(inadvertent)耦合。
假设未选择的接收通道和诊断通道114的电压电平不同，当未选择的接收通道和诊断通道114两者耦合到ADC核心电路130时，产生的模拟输入信号107的电压电平将偏离诊断通道的电压电平。结果是，由数字输出信号108携带的数字值被未选择的接收通道偏斜，使得数字值不对应于诊断通道114的电压电平。
将数字输出信号108的副本反馈到控制电路系统120作为采样监测器信号106。当选择诊断通道114与ADC核心电路130耦合时，控制电路系统120被配置以将由采样监测器信号106携带的数字值与对应于诊断通道114的电压电平的参考数字值进行比较。如果采样的数字值与参考数字值不匹配，则控制电路系统120检测到在ADC核心电路130和/或通道选择器电路110中的故障。
为了执行其通道选择功能，通道选择器电路110包括开关电路111。开关电路111具有一组输入端口，其与接收通道112和诊断通道114耦合。开关电路111还具有输出端口，其与ADC核心电路130耦合。控制电路系统120经由一个或更多个通道选择信号102控制开关电路111。因此，开关电路111被配置以选择接收通道(例如，接收通道112中的一个)或诊断通道114，用于向ADC核心电路130的采样电路提供模拟输入信号107。
开关电路111包括一组接收开关113，其中每个连接在特定接收通道112与ADC核心电路130之间。当接收通道112中的一个被选择时，控制电路系统120被配置以生成通道选择信号102，用于指导相应接收开关113闭合(close)。因此，选择的接收通道112与ADC核心电路130耦合，并且由此，选择的接收通道112被配置以向ADC核心电路130的采样电路传送模拟输入信号107。当选择的接收通道112变成未选择的时，控制电路系统120被配置以生成通道选择信号102，用于指导相应接收开关113断开(open)。结果是，未选择的接收通道112与ADC核心电路解耦，使得其不再向ADC核心电路130的采样电路提供模拟输入信号107。
开关电路111还包括诊断开关115，其连接在诊断通道114与ADC核心电路130之间。当诊断通道114被选择时，控制电路系统120被配置以生成通道选择信号102，用于指导诊断开关115闭合。因此，选择的诊断通道114与ADC核心电路耦合，并且由此，选择的诊断通道114被配置以向ADC核心电路130的采样电路传送模拟输入信号107。当选择的诊断通道114变成未选择的时，控制电路系统120被配置以生成通道选择信号102，用于指导相应诊断开关115断开。结果是，未选择的诊断通道114与ADC核心电路130解耦，使得其不再向ADC核心电路130的采样电路提供模拟输入信号107。
如上面描述的，由于寄生效应，一些接收通道112可引起一定数量的通道阻抗。当未选择接收通道112时，控制电路系统120指导相应接收开关113恢复(resume)断开的位置，使得未选择的接收通道112不与ADC核心130耦合。但是，如果相应接收开关113故障，其可能不能够恢复断开的位置。因此，接收开关113遭受常闭型(stuck-closed)缺陷。
通过选择性耦合诊断通道114到ADC核心电路130，控制电路系统120被配置以检测与接收开关113的组相关联的常闭型缺陷。但是，在接收通道112引起大量的通道阻抗的电路环境中，控制电路系统120可能在检测这种类型的常闭型缺陷时有困难时期。特别地，未选择的接收通道112的高阻抗下降或延迟在模拟输入信号107中产生的电压电平上的未选择的接收通道的影响。
结果是，甚至当未选择的接收通道112与ADC核心130耦合时，未选择的接收通道的电压电平可能对诊断通道114的采样和数字转换几乎没有影响。这是因为由未选择的接收通道112引入的电压变化在ADC核心电路130的容差范围内。因此，ADC核心电路130仍然可生成对应于诊断通道114的电压电平的数字值。在接收到携带这样的数字值的采样监测器信号106时，控制电路系统120将不能检测到与未选择的接收通道112和相应接收开关113相关联的常闭型缺陷。
为了防止未检测到常闭型缺陷，通道选择器电路110包括阻抗补偿器116，阻抗补偿器116被结构化并且被配置以补偿接收通道112的高阻抗。在一个电路配置中，阻抗补偿器116与诊断开关115耦合。阻抗补偿器116也可与诊断开关115的任一侧耦合。例如，在一个实施方式中，阻抗补偿器116串联耦合在诊断开关115的输出端口与ADC核心电路130的采样电路之间。在另一个实施方式中，阻抗补偿器是116，其串联耦合在诊断通道114与诊断开关115的输入端口之间。
当选择诊断通道114时，诊断开关115被闭合使得诊断通道114经由阻抗补偿器116与ADC核心电路130耦合。通过串联耦合在诊断通道114与ADC核心电路130之间，阻抗补偿器116帮助补偿在模拟输入信号107中接收的未选择的接收通道112的电压下降(或电压延迟(voltage retardation))。更具体地，阻抗补偿器116向诊断通道114引入一定程度的电压下降(或电压延迟)，使得未选择的接收通道112的影响可在模拟输入信号107变得更重要。因此，ADC核心电路130将生成不对应于选择的诊断通道114的电压电平的数字值。基于该偏离的数字值，控制电路系统120可检测与未选择的接收通道112相关联的常闭型缺陷。
为了使控制电路系统120更容易检测到常闭型缺陷，阻抗补偿器116具有由数字输出信号108的容错范围(FTR)的函数限定的补偿阻抗。该函数确保补偿阻抗足够大，使得通过未选择的接收通道112引入的电压偏差超过数字输出信号108的容错范围。更具体地，该函数规定补偿阻抗等于或大于未选择的接收通道112的通道阻抗与数字输出信号108的容错范围(FTR)的乘积。由此，假设未选择的接收通道112的通道阻抗包括电阻RRCPT，诊断通道114的补偿阻抗可包括电阻RDIAG，其符合如在下面方程(1)中表述的条件。
RDIAG≥RRCPT(FTR) (1)
除了检测常闭型缺陷以外，通道选择器电路110还包括用于检测常开型(stuck-open)缺陷的配置。通常，当相应接收通道112被选择时，不能够闭合开关(例如，接收开关113)可引起常开型缺陷。常开型缺陷的结果是，选择的接收通道112将不与ADC核心电路130耦合以提供模拟输入信号107。当发生常开型缺陷时，模拟输入信号107变成浮动信号，因为ADC核心电路130的输入不与任何通道耦合，甚至当接收通道112中的一个被选择时。如果在采样电路的输入节点保留了足够的电荷，ADC核心电路130的采样电路仍然可对浮动模拟输入信号107采样。
为了防止采样电路将浮动模拟输入信号107错误地视为由选择的接收通道112传送的信号，通道选择器电路110包括用于定期复位ADC核心电路130的输入的参考通道117。参考通道117与参考开关118耦合，控制电路系统120经由通道选择信号102控制参考开关118。在接收通道112或诊断通道114的采样周期之后，控制电路系统120指导参考开关118闭合以将参考通道117与ADC核心电路130耦合。
在该时间期间，ADC核心电路130停止采样活动并且开始转换活动。由此，由参考通道117携带的参考电压(REF)未被ADC核心电路130采样。相反，参考电压(REF)用于复位模拟输入信号107。取决于特定实施方式，参考电压(REF)可变化。例如，在一个实施方式中，由地源供应参考电压(REF)，使得参考通道117被配置以在连续采样周期之间对模拟输入信号107进行放电。在另一个实施方式中，参考电压(REF)在内部电源(例如，VDD)的中间轨(mid-rail)处，使得参考通道117被配置以在连续采样周期之间对模拟输入信号107进行预充电。在另一个实施方式中，在接收通道112的电压范围以外选择参考电压(REF)。通过使用这些参考电压中的任何一个，控制电路系统120能够检测与特定接收通道112相关联的常开型缺陷，因为采样监测器信号106(其是数字输出信号108的重复(duplicate))携带针对参考电压(REF)的数字输出模式。
图2显示了根据本公开的另一方面的示例ADC电路200的示意图。ADC电路200自身或同与ADC电路200交互的其他系统一起形成在集成电路内。ADC电路200是ADC电路100的具体的实施方式，其中通道选择器电路210是通道选择器110的扩展版本。ADC电路200包含与ADC电路100类似的结构化和功能化特征。例如，ADC电路200包括ADC核心电路130，其被配置以采样并且将模拟输入信号107转换为数字输出信号108。为了更清晰和更简单，控制电路系统120未显示在图2中，尽管其是ADC电路200的一部分。与ADC电路100中类似，通过控制电路系统120以与图1中描述的一致的方式在ADC电路200中控制ADC核心电路130。
也与ADC电路100中类似，在ADC电路200中，数字输出信号108具有表示ADC核心电路130的精度的容错范围。如上所述，术语容错范围可被理解为ADC核心电路130为了产生一致的数字输出信号108的目的可承受的模拟输入107的偏差范围。例如，当数字输出信号108具有4％的容错范围时，模拟输入107可偏离高于2％和低于2％的额定电压电平，从中ADC核心电路130可生成一致的数字输出信号108。更具体地，假设ADC核心电路130被配置以转换具有5V的电压电平的模拟输入信号107，4％的容错范围允许数字输出信号108传送一致的8位数字值0000 0101，甚至当模拟输入信号107在4.9V(即，比5V低2％)和5.1V(即，比5V高2％)之间偏离时。
ADC电路200被配置以从多个输入通道接收模拟输入。通道选择器电路210作为用于从这些多个输入通道中选择单个通道的工具以向ADC核心电路130提供模拟输入信号107。为此目的，通道选择器电路110与ADC核心电路130耦合。尽管没有明确显示在图2中，但是通过控制电路系统120以与图1描述的一致的方式控制通道选择器电路210。
通道选择器电路210扩展通道选择器电路110的通道接收能力。特别地，通道选择器电路210包括接收通道的两个阵列。接收通道的第一阵列(以下“第一接收通道”)222具有高通道阻抗的特性，而接收通道的第二阵列(以下“第二接收通道”)246具有低通道阻抗的特性。尽管它们的通道阻抗不同，但是每个接收通道(例如，222或246)被配置以接收模拟信号。在任何给定的时间点，通道选择器电路210选择一个接收通道(例如，222或246)与ADC核心电路130耦合。选择的接收通道(例如，222或246)向ADC核心电路130的采样电路提供模拟输入信号107。
通道选择器电路210包括高阻抗复用器(即，HZ Mux)220和低阻抗复用器(即，LZMux)240。高阻抗复用器220被配置以接收和选择第一接收通道222之中的第一模拟信号。低阻抗复用器240被配置以接收和选择第二接收通道246之中的第二模拟信号。通常，第一接收通道222的高通道阻抗可由接合焊盘和/或接合线的寄生效应贡献。第二接收通道246与集成电路内部的电路系统耦合，ADC电路200在该集成电路中形成。由此，第二接收通道256具有小于第一接收通道222的量的通道阻抗。
通道选择器电路210也扩展通道选择器电路110的切换能力。特别地，通道选择器电路210将开关电路111扩展到四组开关用于在第一接收通道222、第二接收通道246和诊断通道224之中选择。通过(如在图1中显示的)控制电路系统120经由(如在图1中显示的)通道选择信号102控制该四组开关。在一个电路配置中，第一组开关223和第二组开关225是高阻抗复用器220的一部分，而第三组开关247和第四组开关241是低阻抗复用器240的一部分。
通常，第一组开关(即，第一开关或第一接收开关)223和第二组开关(即，第二开关或第一诊断开关)225处在互补状态。因此，如果某一组中的任何一个开关被闭合，则在其他组的所有开关被断开。例如，如果选择第一接收通道222中的一个，相应第一开关223被配置成闭合。并且作为第一开关223的互补，第二开关225被配置成断开。
类似地，第三组开关(即，第三开关或第二接收开关)247和第四组开关(即，第四开关或旁路开关)241处在互补状态。闭合第四组开关241中的一个指示第一接收通道222或诊断通道224被选择。在这种情况下，绕过第二接收通道246，并且第三开关247被配置成断开。同时，闭合第三组开关247中的一个指示第二接收通道246中的一个被选择，在这种情况下，第四开关241被配置成断开。
高阻抗复用器220包括第一开关223的组，其中每个与特定第一接收通道222耦合。第一开关223被配置以选择性将第一接收通道222与ADC核心电路130的采样电路耦合。例如，在一个实施方式中，第一开关223被配置以通过有缓冲的(buffered)通道234将第一接收通道222链接到采样电路系统。
低阻抗复用器240包括第三开关247的组，其中每个与特定第二接收通道246耦合。第三开关247被配置以选择性将第二接收通道246链接到ADC核心电路130的采样电路。例如，在一个实施方式中，当第一接收通道222和诊断通道224都未被选择时，第三开关247被配置以选择性将第二接收通道246与采样电路耦合。
通道选择器电路210还包括缓冲器230，其耦合在高阻抗复用器220与低阻抗复用器240之间。缓冲器230包括与第一组开关223和第二组开关225耦合的正输入端口。缓冲器230还包括经由有缓冲的通道234与第四组开关241耦合的输出端口。当第二接收通道264中没有一个被选择时，第四组开关241被配置以选择性将有缓冲的通道234链接到ADC核心电路130的采样电路。第四组开关241可进一步包括第五开关(即，第二诊断开关或DGN开关)242和第六开关(即，非诊断开关或NG开关)244。通常，在诊断采样周期期间第五开关242被闭合，而在常规采样周期期间第六开关244被闭合。取决于用于实施缓冲器230的特定放大器，缓冲器230可包括缓冲器反馈信号236，其将有缓冲的通道234连接到缓冲器230的负输入端口。
当第一接收通道222中的一个被选择时，控制电路系统120(如在图1中显示的)被配置以生成用于指导相应第一开关223闭合的通道选择信号102(如在图1中显示的)。因此，选择的第一接收通道222与高阻抗输出232耦合。高阻抗输出232为缓冲器230提供输入，其为通道选择器电路210的一部分。当被使能或激活时，缓冲器230被配置以放大由高阻抗输出232传送的信号。然后，缓冲器将放大的信号传送到有缓冲的通道234。有缓冲的通道234被低阻抗复用器240接收。
低阻抗复用器240包括非诊断(ND)开关(即，第六开关)244，其用于将有缓冲的通道234与ADC核心电路130的采样电路耦合。因为第一接收通道222的任何一个被选择，控制电路系统120(如在图1中显示的)被配置以生成用于指导ND开关244闭合的通道选择信号102(如在图1中显示的)。与第一开关223一起工作，ND开关244促进选择的第一接收通道222与ADC核心电路130的采样电路之间的耦合。因此，选择的第一接收通道222被配置以将模拟输入信号107传送到ADC核心电路130的采样电路。
当选择的第一接收通道222变成未选择的时，控制电路系统120(如在图1中显示的)被配置以生成用于指导相应第一开关223断开的通道选择信号102(如在图1中显示的)。结果是，未选择的第一接收通道222与高阻抗输出232、缓冲器230和有缓冲的通道234解耦。因为第一接收通道222变成未选择的，控制电路系统120也指导ND开关244断开，使得有缓冲的通道234不再经由ND开关244与ADC核心电路130耦合。
高阻抗复用器220还包括一组诊断通道224，其中每个被配置以接收用于验证ADC核心电路130的数字输出信号108的诊断信号。诊断通道224的结构化和功能化特征基本上类似于如图1中显示和描述的那些诊断通道114。例如，诊断通道224用于检测未选择的第一接收通道(例如，接收通道222中的一个)与ADC核心电路130之间的无意中的耦合。操作这种检测技术也基本上与图1中描述的类似。
高阻抗复用器220包括第二开关225的组，其中每个与特定诊断通道224和阻抗补偿器227耦合。第二开关225被配置以选择性将诊断通道224与ADC核心电路130的采样电路耦合。例如，在一个实施方式中，第二开关225被配置以通过有缓冲的通道234将诊断通道224链接到采样电路系统。
当诊断通道224中的一个被选择时，(如在图1中显示的)控制电路系统120被配置以生成用于指导相应第二开关225闭合的(如在图1中显示的)通道选择信号102。因此，选择的诊断通道224与高阻抗输出232耦合。高阻抗输出232为缓冲器230提供输入，缓冲器230被配置以放大由高阻抗输出232传送的信号。然后，缓冲器230将放大的信号传送到有缓冲的通道234。有缓冲的通道234被低阻抗复用器240接收。
低阻抗复用器240包括第二诊断(DGN)开关(即，第五开关)242，其用于将有缓冲的通道234与ADC核心电路130的采样电路耦合。[LSH]因为诊断通道224中的一个被选择，(如在图1中显示的)控制电路系统120被配置以生成用于指导DGN开关242闭合的(如在图1中显示的)通道选择信号102。与第二开关(即，第一诊断开关)225一起工作，DGN开关(即，第二诊断开关242)促进选择的诊断通道224与ADC核心电路130的采样电路之间的耦合。因此，选择的诊断通道224被配置以将模拟输入信号107传送到ADC核心电路130的采样电路。
当选择的诊断通道224变成未选择的时，(如在图1中显示的)控制电路系统120被配置以生成用于指导相应第二开关225断开的(如在图1中显示的)通道选择信号102。结果是，未选择的诊断通道224与高阻抗输出232、缓冲器230和有缓冲的通道234解耦。因为诊断通道224变成未选择的，控制电路系统120也指导DGN开关242断开，使得有缓冲的通道234不再经由DGN开关242与ADC核心电路130耦合。
与通道选择器电路110类似，通道选择器电路210包括用于检测常闭型缺陷的电路配置。例如，在一个实施方式中，阻抗补偿器227被结构化并且被配置以通过补偿第一接收通道222的高阻抗来检测第一组开关223的常闭型缺陷。为此目的，阻抗补偿器227与第二组开关225中的一个(例如，诊断开关115)耦合。阻抗补偿器227可耦合至相应第二开关225的任一侧。例如，在一个实施方式中，阻抗补偿器227串联耦合在第二开关225的输出端口与高阻抗输出232之间。在另一个实施方式中，阻抗补偿器是227，其串联耦合在诊断通道224与第二开关225的输入端口之间。
当诊断通道224中的一个被选择时，相应第二开关225被闭合使得诊断通道224经由阻抗补偿器227与ADC核心电路130耦合。通过串联耦合在诊断通道224与ADC核心电路130之间，阻抗补偿器227帮助补偿未选择的第一接收通道222在高阻抗输出232处的电压下降(或电压延迟)。更具体地，阻抗补偿器227将一定程度的电压下降(或电压延迟)引入到诊断通道224，使得未选择的接收通道222的影响在高阻抗输出232处可变得更重要。因此，缓冲器230将在有缓冲的通道234生成放大的信号，其偏离选择的诊断通道224的电压电平。
与第二开关224一起，当诊断通道224中的一个被选择时，第四组开关241的DGN开关242也被配置成闭合。结果是，选择的诊断通道224的失真的版本被传送作为ADC核心电路130的模拟输入信号107。基于该失真的输入，ADC核心电路130将生成不对应于选择的诊断通道224的电压电平的数字值。基于该偏离的数字值，控制电路系统120可检测与第一接收通道222和相应第一开关223相关联的常闭型缺陷。
为了使控制电路系统120更容易检测到第一开关223的常闭型缺陷，阻抗补偿器227具有由数字输出信号108的容错范围(FTR)的函数限定的补偿阻抗。该函数确保补偿阻抗足够大，通过未选择的第一接收通道222引入的电压偏差超过数字输出信号108的容错范围。更具体地，该函数规定补偿阻抗等于或大于未选择的第一接收通道222的通道阻抗与数字输出信号108的容错范围(FTR)的乘积。由此，假设未选择的第一接收通道222的通道阻抗包括电阻RRCPT1，阻抗补偿器227可包括电阻RDIAG1，其符合如在下面方程(2)中描述的条件。
RDIAG1≥RRCPT1(FTR) (2)
除了检测第一组开关223的常闭型缺陷以外，通道选择器电路210还包括用于检测第三组开关247的常闭型缺陷的电路配置。例如，在一个实施方式中，低阻抗复用器240包括补充的阻抗补偿器243，其被结构化并且被配置以检测第三组开关247的常闭型缺陷。补充的阻抗补偿器243与有缓冲的通道234和DGN开关242耦合。通过DGN开关242，补充的阻抗补偿器243在诊断通道224中的一个与ADC核心电路130的模拟输入信号107之间建立信号路径。
补充的阻抗补偿器243被配置以通过补偿第二接收通道246来检测第三组开关247的常闭型缺陷。补充的阻抗补偿器243可耦合到DGN开关242的任一侧。例如，在一个实施方式中，补充的阻抗补偿器243串联耦合在DGN开关242的输出端口与模拟输入信号107之间。在另一个实施方式中，补充的阻抗补偿器243串联耦合在有缓冲的通道234与DGN开关242的输入端口之间。当诊断通道224中的一个被选择时，DGN开关242被闭合使得诊断通道224经由缓冲器230和补充的阻抗补偿器243与ADC核心电路130耦合。
如果第三组开关247中的一个故障以保持在常闭的位置，虽然其未被选择，第二接收通道246中的一个可与ADC核心130的模拟输入信号107耦合。与未选择的第一接收通道224类似，未选择的第二接收通道246可当在有缓冲的通道234中被放大和传送时使诊断通道224的电压电平失真。为了确保ADC核心电路130可正确采样和转换这样的失真，补充的阻抗补偿器243作为用于提升未选择的第二接收通道246的影响的工具。
通过串联耦合在有缓冲的通道234与ADC核心电路130之间，补充的阻抗补偿器243帮助补偿未选择的第二接收通道246在模拟输入信号107中的电压下降(或电压延迟)。更具体地，补充的阻抗补偿器243引入一定程度的电压下降(或电压延迟)到有缓冲的通道234，使得未选择的第二接收通道246的影响在模拟输入信号107中可变得更重要。因此，ADC核心电路130将生成不对应于选择的诊断通道224的电压电平的数字值。该偏离的数字值经由(如在图1中显示的)采样监测器信号106反馈到控制电路系统120。基于该偏离的数字值，控制电路系统120可检测与未选择的第二接收通道246相关联的常闭型缺陷。
为了使控制电路系统120更容易检测到第三开关246的常闭型缺陷，补充的阻抗补偿器243具有由数字输出信号108的容错范围(FTR)的函数限定的补充的阻抗。该函数确保补充的阻抗足够大，使得通过未选择的第二接收通道246引入的电压偏差超过数字输出信号108的容错范围。更具体地，该函数规定补充的阻抗等于或大于未选择的第二接收通道246的通道阻抗与数字输出信号108的容错范围(FTR)的乘积。由此，假设未选择的第二接收通道246的通道阻抗包括电阻RRCPT2，补充的阻抗补偿器243可包括电阻RDIAG2，其符合如在下面方程(3)中描述的条件。
RDIAG2≥RRCPT2(FTR) (3)
阻抗补偿器227被结构化并且被布线以只补偿第一接收通道222的高通道阻抗(例如，RRCPT1)，而补充的阻抗补偿器243被结构化并且被布线以只补偿第二接收通道246的低通道阻抗(例如，RRCPT2)。因为第一接收通道224的通道阻抗通常大于第二接收通道246的通道阻抗(即，RRCPT1≥RRCPT2)，阻抗补偿器227通常具有高于补充的阻抗补偿器243的阻抗(即，RDIAG1≥RDIAG2)。
通过引入失真系数(distortion factor，DF)到方程(2)或方程(3)，可很容易区分由常闭型第一开关223引起的失真与由常闭型第三开关247引起的失真。例如，在一个实施方式中，失真系数(DF)用于得到阻抗补偿器227的阻抗(RDIAG1)。通过添加失真系数(DF)，未选择的第一接收通道222与未选择的第二接收通道246相比可引起诊断通道224的电压电平的更大的失真。更具体地，根据方程(4)可重写阻抗补偿器227的阻抗(RDIAG1)：
RDIAG1≥RRCPT1(FTR*DF) (4)
替代性地，失真系数(DF)用于得到补充的阻抗补偿器243的阻抗(RDIAG2)。通过添加失真系数(DF)，未选择的第二接收通道246与未选择的第一接收通道222相比可引起诊断通道224的电压电平的更大的失真。更具体的，可根据方程(5)可重写补偿阻抗补偿器243的阻抗(RDIAG2)：
RDIAG2≥RRCPT2(FTR*DF) (5)
与通道选择器110类似，通道选择器电路210包括用于监测第一组开关223和第三组开关247的常开型缺陷的电路配置。当第一组开关223中的特定一个是常开型时，相应第一接收通道222将不与缓冲器230(和ADC核心电路130)耦合，甚至当该通道被选择时。类似的，当第三组开关247中的特定一个是是常开型时，相应第二接收通道246将不与ADC核心电路130耦合，甚至当该通道被选择时。在任一情况下，模拟输入信号107变成浮动信号，因为ADC核心电路130的输入不与任何通道耦合，甚至当接收通道(例如，222或246)中的一个被选择时。如果在采样电路的输入节点保持足够的电荷，ADC核心电路130的采样电路依旧可对浮动模拟输入信号107采样。
为了防止采样电路错误地将浮动模拟输入信号107视为由选择的接收通道(例如，222或246)传送的信号，通道选择器电路210包括用于定期复位ADC电路200的内部输入节点的参考通道。例如，高阻抗复用器220包括用于定期复位缓冲器230的输入的第一参考通道228。第一参考通道228与第一参考开关229耦合，其由(如在图1中显示的)控制电路系统120经由(如在图1中显示的)通道选择信号102控制。在第一接收通道222或诊断通道224的采样周期之后，控制电路系统120指导用于将第一参考通道228与缓冲器230耦合的第一参考开关229闭合。
在该时间期间，ADC核心电路130阻止采样活动并且开始转换活动。由此，由第一参考通道228携带的第一参考电压(REF1)未被ADC核心电路130采样。相反，第一参考电压(REF1)用于复位高阻抗输出232和缓冲器230的输入。经由缓冲器反馈信号236，根据第一参考电压(REF1)缓冲器230可被复位和校准。取决于特定实施方式，第一参考电压(REF1)可变化。
例如，在一个实施方式中，地源供应第一参考电压(REF1)，使得第一参考通道228被配置以在连续采样周期之间对缓冲器230的输入(例如，高阻抗输出232)进行放电。在另一个实施方式中，第一参考电压(REF1)在内部电源(例如，VDD)的中间轨处，使得第一参考通道228被配置以在连续采样周期之间对缓冲器230的输入进行预充电。在另一个实施方式中，在第一接收通道222的电压范围之外选择第一参考电压(REF1)。通过使用这些第一参考电压中的任何一个，控制电路系统120能够检测与特定第一接收通道222相关联的常开型缺陷，因为采样监测器信号106携带针对第一参考电压(REF1)的数字输出模式。
除了第一参考通道228以外，通道选择器电路210还包括用于定期复位ADC核心电路130的第二参考通道248。更具体地，第二参考通道248可并入到低阻抗复用器240。
第二参考通道248与第二参考开关249耦合，其由(如在图1中显示的)控制电路系统120经由(如在图1中显示的)通道选择信号102控制。在第一接收通道222、第二接收通道246或诊断通道224的采样周期之后，控制电路系统120指导第二参考开关249闭合，用于将第二参考通道248与ADC核心电路130耦合。
在该时间期间，ADC核心电路130停止采样活动并且开始转换活动。由此，由第二参考通道248携带的第二参考电压(REF2)未被ADC核心电路130采样。反而，第二参考电压(REF2)用于复位模拟输入信号107和ADC核心电路130。取决于特定实施方式，第二参考电压(REF2)可变化。例如，在一个实施方式中，通过地源供应第二参考电压(REF2)，使得第二参考通道248被配置以在连续采样周期之间对模拟输入信号107进行放电。在另一个实施方式中，第二参考电压(REF2)在内部电源(例如，VDD)的中间轨处，使得第二参考通道248被配置以在连续采样周期之间对模拟输入信号107进行预充电。在另一个实施方式中，在第二接收通道246的电压范围之外选择第二参考电压(REF2)。通过使用这些参考电压中的任何一个，控制电路系统120能够检测与特定第一接收通道222、第二接收通道246以及甚至诊断通道224相关联的常开型缺陷，因为采样监测器信号106(其是数字输出信号108的重复)携带针对对第二参考电压(REF2)的数字输出模式。
图3显示了根据本公开的一方面的示例采样电路300的示意图。采样电路300提供了如与图1和图2的ADC核心电路130相关的描述的采样电路的特定实施方式。采样电路300包括模拟输入端口(AIN)301、参考端口(REF)302和接地端口(GND)303。模拟输入端口301接收如图1和图2中描述的模拟输入信号107。参考端口302接收如图1中描述的参考信号117或如图2中描述的第二参考信号248。接地端口303接收提供给ADC电路(例如，ADC电路100或ADC电路200)的地源。
采样电路300包括用于将模拟信号采样到具有多个数位(例如，N+1个数位)的采样的输出346的电路配置。在一个实施方式中，采样电路300包括N+1个数据路径310。每个数据路径310表示采样的输出346的单个位(例如，位b0、b1、b2...bN)。每个数据路径包括采样电容器320和采样开关330。采样电容器320具有由其相对位的位置限定的电容。例如，位b0的采样电容器320包括2℃的电容，而位bN的采样电容器320包括2NC的电容，其中C是采样电路300的额定电容。
在任何时间点，每个采样路径310的采样开关330被配置以选择三个接口(例如，AIN 301、REF 302或GND 303)中的一个，其用于与相应采样电容器320耦合。在采样周期期间，(如在图1中显示的)控制电路系统120指导采样开关330经由(如在图1中显示的)采样信号104选择AIN端口301。当采样开关330与AIN端口301一起闭合时，采样电路300与如图1和图2中描述的模拟输入信号107耦合。为此，模拟输入信号107用于对采样电容器320进行充电。
在复位周期期间，其一般被安排在采样周期之前，(如在图1中显示的)控制电路系统120指导采样开关330经由(如在图1中显示的)采样控制信号104选择REF端口302或GND端口303。当采样开关与REF端口302一起闭合时，采样电路300与(如在图1中显示的)参考通道117或(如在图2中示出的)第二参考通道248耦合。为此，参考通道用于在复位周期期间将采样电容器320预充电至预定参考电压(例如，REF或REF2)。替代性地，当采样开关与GND端口303一起闭合时，采样电路300与地源耦合，使得在复位周期期间将采样电容器320放电至地。
采样电路300还包括采样放大器340，其包括正输入端口342和负输入端口344。正输入端口342连接到参考输入。负输入端口344连接到采样路径310。基于在正输入端口342和负输入端口344接收的输入，采样放大器340生成采样的输出346。根据本公开的一方面，采样的输出346被转发到逐次逼近寄存器(successive approximation register,SAR)逻辑。
图4是根据本公开的一方面的用于验证ADC的数字输出的示例方法400的流程图。可通过如图1-图3中显示和描述的ADC电路100、ADC电路200和/或采样电路300执行方法400。也可通过包含ADC电路100、ADC电路200和/或采样电路300的结构特征的电路执行方法400。可按顺序或以与本公开一致的其它可选的顺序执行方法400的步骤412-步骤428。
例如，在一个实施方式中，(如在图1中显示的)控制电路系统120被配置以实现执行步骤412-428。更具体地，控制电路系统120包括处理电路系统和耦合到处理电路系统的非暂时性存储器存储设备。非暂时性存储器存储设备存储一组指令，其由处理电路系统执行，致使处理电路系统生成一组通道选择信号102和采样控制信号104(如在图1-图2中显示和描述的)。进而，通道选择信号102和采样控制信号104指导ADC电路100和/或200的各种电路执行方法400的步骤412-步骤428。
步骤412包含接收模拟信号到接收通道。参考图1，接收通道112适于执行步骤412。并且参考图2，第一接收通道222和第二接收通道246也适于执行步骤412。
步骤414包含接收诊断信号到诊断通道。参考图1，诊断通道114适于执行步骤414。并且参考图2，诊断通道224也适于执行步骤414。
步骤416包含从接收通道或诊断通道中选择输入通道。参考图1，开关电路111适于执行步骤416。特别地，在步骤416期间，接收开关113或诊断开关115被配置成闭合。结果是，模拟输入通道107选择性地与接收通道112或诊断通道114耦合。
参考图2，第一、第二、第三和第四开关组(即，223、225、241和247)共同适于执行步骤416。当第一接收通道222被选择时，第一开关223和第四开关241被配置成闭合，而第二开关225和第三开关247被配置成断开。当第二接收通道246被选择时，第一开关223、第二开关225和第四开关241被配置成断开，而第三开关247被配置成闭合。当诊断通道224被选择时，第二开关225和第四开关241被配置成闭合，而第一开关223和第三开关247被配置成断开。因此，模拟输入通道107选择性地与第一接收通道222、第二接收通道246或诊断通道224中的一个耦合。
步骤420包含在第一时间段期间将采样电路与选择的通道隔离。参考图3，采样开关330适于执行步骤420。特别地，采样开关330被配置以将采样电容器320与AIN端口301解耦。结果是，采样电路300与选择的通道隔离，甚至当选择的通道耦合至模拟输入信号107时。
步骤422包含在第一时间段期间使用ADC核心电路将采样的模拟输入转换为数字输出。通常，模拟输入在步骤426被采样(见下文)。例如，如果没有先前采样的模拟输入存在，则方法400将跳过步骤422继续进行至步骤424。通过比较，如果在步骤422之前步骤426已被执行至少一次，则方法400将包括步骤422。在步骤422被执行的情况下，采样电路300和控制电路系统120适于执行该步骤。更具体地，参考图3，采样开关300被配置以在第一时间段期间将采样电容器320耦合到REF端口302或GND端口303中的一个。这种耦合允许采样放大器340隔离和检测先前存储在每个采样路径310的采样电容器320中的电荷。结果是，采样放大器340可确定与每个采样路径310相关联的离散数字值，并且由此，采样放大器340生成采样的输出346的数位的价值(digit worth)。共同地，一系列采样的输出346被发送到SAR逻辑，其被配置以连结该一系列采样的输出346以形成数字输出(例如，数字输出108)
在将采样的模拟输入转换为数字输出后，步骤422可进一步包含检测采样的通道是否具有开关缺陷，开关缺陷包括如与图1-图3相关描述的常开型和常闭型缺陷。控制电路系统120适于通过接收采样监测器信号106执行该步骤。更具体地，控制电路系统120检查由采样监测器信号106携带的数字输出以确定数字输出是否构成有效的转换。在控制电路系统120检测到与数字输出有关的常开型缺陷或常闭型缺陷的情况下，控制电路系统120可声明(declare)转换无效、丢弃数字输出，并且生成警告信号给更高级别的系统(例如，包含ADC电路100或200的系统)。
为了检测常开型缺陷，控制电路系统120确定采样的通道(例如，222、224或246)的数字输出是否与由参考通道(例如，228或248)提供的参考电压(例如，REF1或REF2)的期望数字值匹配。在一个实施方式中，参考电压在采样的通道的输入范围内。控制电路系统120通过在两个或更多个连续采样周期检测采样的通道的数据模式确定常开型缺陷的存在。例如，如果采样的通道的输入范围是1V到5V，则该采样的通道的数字输出在第一采样周期可以是2.5V，在第二采样周期可以是1V，以及在第三采样周期可以是2.5V。并且如果用于复位采样电路(例如，在模拟输入信号107)或用于复位高阻抗输出(例如，232)的参考电压具有在2.5V和1V之间切换的交替模式，则控制电路系统120将在第三采样周期之后检测采样的通道的常开型缺陷。
在另一个实施方式中，参考电压在采样的通道的输入范围之外。控制电路系统120通过匹配采样的通道的数字输出与参考电压的期望数字值确定常开型缺陷的存在。例如，如果采样的通道的输入范围是1V到5V，则参考电压可被设置在6V。在这种情况下，控制电路系统120能够检测常开型缺陷，每当采样通道的数字输出对应于6V值时，其可能只采用一个采样周期。
为了检测常闭型缺陷，控制电路系统120搜索诊断通道(例如，224)的故障转换。在诊断采样周期期间，诊断通道被选择并且被采样。如果任何接收通道(例如，222或246)是常闭型，则采样的诊断通道的数字输出将偏离由诊断通道携带的电压的期望值(即，故障转换)。在一个实施方式中，在一个诊断采样周期之后一经发现故障转换，控制电路系统120可声明常闭型缺陷。在另一个实施方式中，经过两个或更多个诊断采样周期在一直发现一系列故障转换后，控制电路系统120可声明常闭型缺陷。
步骤424包含在与第一时间段部分重叠的第二时间段期间复位采样电路。在一个具体的实施方式中，复位采样电路可进一步包括在连续第二时间段期间对采样电路的输入电容器(例如，采样电容器320)定期充电到参考电压。该参考电压可被设置为0V或第二参考电压REF2。替代性地，在连续第二时间段期间该参考电压可在0V和非零电压之间交替。
结合图3参考图1，参考通道117和参考开关118与采样开关330协作以执行步骤424。在第二时间段期间参考开关118被配置成闭合，使得参考通道117耦合至ADC核心电路130的模拟输入信号107。在一个实施方式中，采样开关330被配置以选择用于复位采样电容器320到参考电压(REF)的REF端口302。在另一个实施方式中，采样开关330被配置以选择用于复位采样电容器320到接地电压的GND端口302。
也结合图3参考图2，第二参考通道248和第二参考开关249与采样开关330协作以执行步骤424。在第二时间段期间第二参考开关249被配置成闭合，使得第二参考通道248耦合至ADC核心电路130的模拟输入信号107。在一个实施方式中，采样开关330被配置以选择用于复位采样电容器320到第二参考电压(REF2)的REF端口302。在另一个实施方式中，采样开关330被配置以选择用于复位采样电容器320到接地电压的GND端口302。
由采样电路接收的参考电压(例如，REF和REF2)可被设置在选择的通道的电压范围内。为了提供更强健的采样复位，参考电压(例如，REF和REF2)也可被设置在超过选择的通道的电压范围的值。例如，如果先前选择的通道具有1V到5V的电压范围，参考电压(例如，REF和REF2)可设置在0V或6V。这样的参考电压(例如，REF和REF2)设置允许控制电路系统120在一个采样周期内检测常开型缺陷。
步骤426包含在第二时间段之后并且在第一时间段的之外的第三时间段期间将采样电路与通道选择器耦合。参考图3，采样开关330适于执行步骤426。特别地，采样开关330被配置以耦合采样电容器320到AIN端口301。执行步骤426允许采样电路300对选择的通道采样。
步骤428包含在第三时间段之后的第四时间段期间复位通道选择器的高阻抗输出。参考图2，第一参考通道228和第一参考开关229适于执行步骤428。在第四时间段期间第一参考开关229被配置成闭合，使得第一参考通道228耦合至高阻抗输出232。在通过ADC核心电路120的采样电路300对第一接收通道222或诊断通道224采样之后，第一参考电压(REF1)复位高阻抗输出232。复位高阻抗输出232防止缓冲器230放大由选择的开关(例如，223或225)的常开型缺陷引起的浮动节点。结果是，当第一组开关223或第二组开关225中的任何一个常开时，ADC核心电路130可生成追踪第一参考信号(REF1)的数字值。
第一参考电压REF1可被设置在选择的通道(例如，222和224)的电压范围内。为了提供更强健的高阻抗复位，第一参考电压REF1也可被设置在超过选择的通道的电压范围的值。例如，如果选择的通道具有1V到5V电压范围，则第一参考电压REF1可被设置在0V或6V。这样的参考电压设置允许控制电路系统120在一个采样周期内检测常开型缺陷。
在执行步骤428之后，如果额外选择的通道剩下(remain)，则方法400可返回至步骤420。取决于特定实施方式，步骤420到步骤428的执行可与步骤412到步骤416的执行同时。由此，当步骤420到步骤428中的任何一个被执行时，步骤412到步骤416可以递归或非递归的方式同时被执行。
图5A是根据本公开的一方面的示例ADC电路200的采样周期的时序图。该时序图的顶部包括示例ADC电路200之内的各种电路系统的操作状态。更具体地，状态502表示低阻抗复用器(以下“LZ Mux”)240的操作状态，状态504表示高阻抗复用器(以下“HZ Mux”)220的操作状态，以及状态506表示ADC核心电路130的操作状态。
该时序图的较低部分包括由控制电路系统120生成的控制信号，其用于在这些操作状态内实现转换。HZ Mux相关信号510和LZ Mux相关信号430包括在如图1-图2显示和描述的通道选择信号102中。更具体地，控制电路系统120生成HZ Mux相关信号510和LZ Mux相关信号530，其用于分别控制HZ Mux 220和LZ Mux 240内的切换活动。
HZ Mux相关信号510包括第一开关控制信号512、第二开关控制信号514、REFG开关控制信号516和REFH开关控制信号518。第一开关控制信号512控制第一组开关(即，第一开关)223的切换活动。当第一开关控制信号512具有高值时，第一开关223中的一个被配置成闭合，从而指示第一接收通道222中的一个被选择用于采样。相反，当第一开关控制信号512具有低值时，第一开关223全部被配置成断开，从而指示第一接收通道222中没有一个被选择采样。
第二开关控制信号514控制第二组开关(即，第二开关)225的切换活动。当第二开关控制信号514具有高值时，第二开关225中的一个被配置成闭合，从而指示诊断通道224中的一个被选择用于采样。相反，当第二开关控制信号514具有低值时，第二开关225全部被配置成断开，从而指示诊断通道224中没有一个被选择用于采样。
REFG开关控制信号516控制第一参考开关229的切换活动。当REFG开关控制信号516具有高值时，第一参考开关229被配置成闭合用于与地源连接。因此，第一参考通道228被选择用于复位高阻抗输出232，并且参考电压被设置在零值(例如，接地电压)。当REFG开关控制信号516具有低值时，发生两种情景中的一种。在第一种情景中，第一参考通道228不被选择用于复位高阻抗输出232。在第二种情景中，第一参考通道228被选择用于复位高阻抗输出232但是参考电压被设置在非零值。
REFH开关控制信号518也控制第一参考开关229的切换活动。当REFH开关控制信号518具有高值时，第一参考开关229被配置成闭合用于与非零电压源连接。因此，第一参考通道228被选择用于复位高阻抗输出232，并且参考电压被设置在非零值。当REFH开关控制信号518具有低值时，发生两种情景中的一种。在第一种情景中，第一参考通道228不被选择用于复位高阻抗输出232。在第二种情景中，第一参考通道228被选择用于复位高阻抗输出232但是参考电压被设置在零值。
LZ Mux相关信号530包括DGN开关控制信号532、ND开关控制信号534和第三开关控制信号536。DGN开关控制信号532控制DGN开关242的切换活动。当DGN开关控制信号532具有高值时，DGN开关242被配置成闭合，从而指示诊断通道224中的一个被选择用于采样。相反，当DGN开关控制信号532具有低值时，DGN开关242被配置成断开，从而指示诊断通道224中没有一个被选择用于采样。
ND开关控制信号534控制ND开关244的切换活动。当ND开关控制信号534具有高值时，ND开关244被配置成闭合，从而指示第一接收通道222中的一个被选择用于采样。相反，当ND开关控制信号534具有低值时，ND开关244被配置成断开，从而指示第一接收通道222中没有一个被选择用于采样。
第三开关控制信号536控制第三组开关(即，第三开关)247的切换活动。当第三开关信号536具有高值时，第三开关247中的一个被配置成闭合，从而指示第二接收通道246中的一个被选择用于采样。相反，当第三开关控制信号536具有低值时，第三开关246全部被配置成断开，从而指示第二接收通道246中没有一个被选择用于采样。
ADC核心相关信号550包括在如图1-图2显示和描述的采样控制信号104中。更具体地，控制电路系统120生成ADC核心相关信号550，其用于控制在ADC核心电路130的采样电路300内的切换活动。ADC核心相关信号550包括AIN开关控制信号552、REF开关控制信号554和GND开关控制信号556。
AIN开关控制信号552控制在采样电路300中的采样开关330的切换活动。当AIN开关控制信号552从低值切换到高值时，其指导采样开关330中的每个将各自采样电容器320连接到模拟输入端口301。结果是，采样电路300经由一个或更多个复用器(例如，240和/或220)与选择的通道(例如，222、224或246)耦合，并且采样电路300开始对选择通道采样。当AIN开关控制信号552从高值切换到低值时，其指导采样开关330中的每个断开各自采样电容器320与模拟输入端口301的连接。结果是，采样电路300与选择的通道(例如，222、224或246)解耦，并且采样电路300终止对选择通道的采样。
REF开关控制信号554也控制在采样电路300中的采样开关330的切换活动。当REF开关控制信号554从低值切换到高值时，其指导采样开关330中的每个将各自采样电容器320连接到参考端口302。结果是，采样电路300经由LZ Mux 240与第二参考通道248耦合，并且采样电路300通过使用第二参考电压REF2对采样电容器320进行预充电开始复位过程。当REF开关控制信号554从高值切换到低值时，其指导采样开关330中的每个断开各自采样电容器320与参考端口302的连接。结果是，采样电路300与第二参考通道248解耦，并且采样电路300终止采样电容器320的复位。
GND开关控制信号556类似地控制在采样电路300中的采样开关330的切换活动。当GND开关控制信号556从低值切换到高值时，其指导采样开关330中的每个将各自采样电容器320连接到接地端口303。结果是，采样电路300与地源耦合，并且采样电路300通过将采样电容器320放电到地源开始复位过程。当GND开关控制信号556从高值切换到低值时，其指导采样开关330中的每个断开各自采样电容器320与接地端口303的连接。结果是，采样电路300与地源解耦，并且采样电路300终止采样电容器320的复位。
在第一采样周期570期间，ADC电路200被配置以对低阻抗模拟通道采样。例如，第二接收通道246中的一个被选择用于采样电路300。在第一采样周期570内的第一时间段574期间，接通LZ Mux 240用于接收LZ模拟输入信号，而HZ Mux 220耦合到地。为此，第三开关控制信号536和REFG开关控制信号516各自具有高值，而第一开关控制信号512、第二开关控制信号514、DGN开关控制信号532和ND开关控制信号534各自具有低值。
在第一时间段574期间，隔离采样电路300与选择的通道(例如，第二接收通道246)用于执行方法400的步骤420。为此，在第一时间段570期间，AIN开关控制信号552保持为低，使得采样电路300与通道选择器电路210解耦。因为在这个阶段没有先前采样的通道存在，在第一时间段570期间，采样电路300不执行任何转换(即，方法400的步骤422)。
第一采样周期570的第二时间段576朝向第一时间段574的尾端开始。并且第二时间段576与第一时间段574部分重叠。在第二时间段576期间，ADC核心电路130进入接地复位状态557用于执行方法400的步骤424。接地复位状态557促进如上所述的常开型缺陷的检测。为了启动接地复位状态557，AIN开关控制信号552保持为低同时GND开关控制信号556变高。结果是，采样之前所有采样电容器320被放电到地。
第一采样周期570的第三时间段578在第二时间段576之后开始。第三时间段578在第一时间段574之外。在第三时间段578期间，ADC核心电路130进入采样状态用于执行方法400的步骤426。在采样状态中，采样电路300被配置以对选择的通道(例如，第二接收通道246)采样。为了启动采样状态，AIN开关控制信号552变高同时GND开关控制信号556变低。结果是，采样电容器320经由模拟输入端口301和LZ Mux 240与选择的通道耦合。
第一采样周期570的第四时间段582在第三时间段578之后开始。第四时间段582与第二采样周期580的第一时间段584部分重叠。在第一采样周期570的第四时间段582期间，HZ Mux 220进入接地复位状态517用于执行方法400的步骤428。在接地复位状态517内，REFG开关控制信号516具有高值。为此，闭合第一参考开关229以将高阻抗输出232与地源耦合。在每个采样周期之后放电高阻抗输出232允许控制电路系统120检测HZ Mux 220的常开型缺陷。
第二采样周期580在第一采样周期570的第三时间段578之后开始。由此，第二采样周期580与第一采样周期570部分重叠。在第二采样周期580期间，ADC电路200被配置以对高阻抗模拟通道采样。例如，第一接收通道222中的一个被选择用于采样电路300。在第二采样周期580内的第一时间段584期间，在HZ Mux 220退出接地复位状态517之后，接通HZ Mux220用于接收HZ模拟输入信号。同时，接通LZ Mux 240用于从HZ Mux 220接收非诊断通道(例如，第一接收通道222)。为此，第一开关控制信号512和ND开关控制信号534各自具有高值，而第二开关控制信号514、第三开关控制信号516和DGN开关控制信号532各自具有低值。
在第一时间段584期间，采样电路300具有与第一采样周期570的第一时间段574基本上相同的切换活动。特别地，隔离采样电路300与选择的通道(例如，第一接收通道222)用于执行方法400的步骤420。但是不像第一采样周期570，先前采样的通道(例如，第二接收通道246)存在于第二采样周期580的开始。由此，ADC核心电路130进入LZ转换(LZConversion)状态以执行方法400的步骤422。特别地，采样电路300与控制电路系统120协作以转换先前采样的通道同时与选择的通道隔离。为此，在第一时间段584期间，REF开关控制信号554和GND开关控制信号556被切换(toggled)。由于转换的输出(其由采样监测器信号106携带)，控制电路系统120可检测如上所述的常开型缺陷。
第二采样周期580的第二时间段586朝向第一时间段584的尾端开始。并且第二时间段586与第一时间段584部分重叠。在第二时间段586期间，ADC核心电路130进入接地复位状态557用于执行方法400的步骤424。接地复位状态557促进如上所述的常开型缺陷的检测。为了启动接地复位状态557，AIN开关控制信号552保持为低同时GND开关控制信号556变高。结果是，采样之前所有采样电容器320被放电到地。
第二采样周期580的第三时间段588在第二时间段586之后开始。第三时间段588在第一时间段584之外。在第三时间段588期间，ADC核心电路130进入采样状态用于执行方法400的步骤426。在采样状态，采样电路300被配置以对选择的通道(例如，第一接收通道222)采样。为了启动采样状态，AIN开关控制信号552变高同时GND开关控制信号556变低。结果是，采样电容器320经由模拟输入端口301、LZ Mux 240和HZ Mux 220与选择的通道耦合。
第二采样周期580的第四时间段592在第三时间段588之后开始。第四时间段592与第三采样周期590的第一时间段594部分重叠。在第二采样周期580的第四时间段592期间，HZ Mux 220进入接地复位状态517用于执行方法400的步骤428。在接地复位状态517内，REFG开关控制信号516具有高值。为此，闭合第一参考开关229以将高阻抗输出232与地源耦合。每个采样周期之后使高阻抗输出232放电允许控制电路系统120检测HZ Mux 220的常开型缺陷。
第三采样周期580在第二采样周期580的第三时间段588之后开始。由此，第三采样周期590与第二采样周期580部分重叠。在第三采样周期590期间，ADC电路200被配置以对诊断通道采样。例如，诊断通道224中的一个被选择用于采样电路300。在第三采样周期590内的第一时间段594期间，在HZ Mux 220退出接地复位状态517之后，接通HZ Mux 220用于接收诊断模拟输入信号。同时，接通LZ Mux 240用于从HZ Mux 220接收选择的诊断通道。为此，第二开关控制信号514和DGN开关控制信号532各自具有高值，而第一开关控制信号512、第三开关控制信号516和ND开关控制信号534各自具有低值。
在第一时间段594期间，采样电路300具有与第一采样周期580的第一时间段584基本上相同的切换功能。因为第一接收通道222先前被采样，ADC核心电路130进入HZ转换(HZConversion)状态以执行方法400的步骤422。特别地，采样电路300与控制电路系统120协作转换先前采样的通道同时与选择的通道隔离。为此，在第一时间段584期间，REF开关控制信号554和GND开关控制信号556被切换(toggled)。由于转换的输出(其由采样监测器信号106携带)，控制电路系统120可检测如上所述的常开型缺陷。
第二采样周期590的第二时间段596朝向第一时间段594的尾端开始。第二时间段596与第一时间段594部分重叠。在第二时间段596期间，ADC核心电路130具有与第二采样周期580的第二时间段586基本上相同的切换活动。
第二采样周期590的第三时间段598在第二时间段596之后开始。第三时间段598在第一时间段594之外。在第三时间段598期间，ADC核心电路130进入采样状态用于执行方法400的步骤426。在采样状态，采样电路300被配置以对选择的通道(例如，诊断通道224)采样。为了启动采样状态，AIN开关控制信号552变高同时GND开关控制信号556变低。结果是，采样电容器320经由模拟输入端口301、LZ Mux 240和HZ Mux 220与选择的通道耦合。
可通过ADC电路200以与如图4中描述的方法400一致的递归方式执行第一、第二和第三采样周期(即，570、580和590)。在第三采样周期之后，ADC核心电路130进入诊断转换(Diagnostic Conversion)状态以执行方法400的步骤422。特别地，采样电路300与控制电路系统120协作以转换先前采样的通道同时与选择的通道隔离。由于转换的输出(其由采样监测器信号106携带)，当转换的输出偏离选择的诊断通道的期望值时控制电路系统120可检测到常开型缺陷和常闭型缺陷。
图5B是根据本公开的另一方面的示例ADC 200的采样周期的时序图。图5B说明了与图5A中显示的基本上相同的切换活动，除了HZ Mux 220和ADC核心电路130的复位状态之外。代替进入接地复位状态517，HZ Mux 220进入参考复位状态519。在参考复位状态519内，REFG开关控制的信号516保持为低同时REFH开关控制信号518保持为高。结果是，用具有非零值的参考电压复位高阻抗输出232。通过在接地复位状态517与参考复位状态519之间交替，当常开型缺陷发生在HZ Mux 220内时，与ADC核心电路130的数字输出相关联的数据模式变得更独特。由此，控制电路系统120可以以更好的精度检测HZ Mux 220相关常开型缺陷。
类似地，ADC核心电路130进入参考复位状态555代替接地复位状态557。在参考复位状态555内，GND开关控制信号558保持为低同时REF开关控制信号554变高。结果是，用具有非零值的参考电压复位模拟输入信号107和采样电容器320。通过在接地复位状态557与参考复位状态555之间交替，当常开型缺陷发生在LZ Mux 240内时，与ADC核心电路130的数字输出相关联的数据模式变得更独特。由此，控制电路系统120可以以更好的精度检测LZMux 240相关常开型缺陷。
图6显示了根据本公开的一方面的与ADC电路620合并的示例汽车电池监测系统600的示意图。汽车电池监测系统600被配置以监测汽车电池的输出电压电平，并且当输出电压电平在其期望范围以外时生成警告信号。汽车电池监测系统600可形成在模块印刷电路板(PCB)605上。PCB 605提供接口用于接收和连接各种集成电路，其包括但不限于配有分压能力的模拟电路610、ADC电路620和微处理器630。
模拟电路610具有高电压输入，其被配置以接收汽车电池的输出电压601。模拟电路610还包括分压器电路用于对输出电压601进行降压。结果是，模拟电路610可生成表示汽车电池的输出电压的分压的(divided)输出电压602。ADC电路620经由在PCB 605上形成的连接线与模拟电路610耦合。这些连接线相对于ADC电路620的内部电路系统通常展示高阻抗。在一个实施方式中，可通过ADC电路200并且根据图2-图4和图5A-图5B的描述实施ADC电路620。为了最小化高阻抗连接线的影响，ADC电路620被配置以使用高阻抗复用器(例如，220)并且经由高阻抗接收通道(例如，第一接收通道组222)中的一个接收分压的输出电压602。
经过一些采样周期(见例如，图5A-图5B)在对分压的输出电压602采样后，ADC电路620将生成一系列数字输出信号603，每个表示在离散时间点汽车电池的输出电压601的数字值。ADC电路620被配置以在其常规采样周期和诊断采样周期期间检测常开型和常闭型缺陷。当ADC电路620检测到常开型缺陷或常闭型缺陷中的任何一个时，ADC电路620可输出故障检测数据到数字输出信号603。
微处理器630与ADC电路620连接用于接收数字输出信号603。微处理器630执行编程指令以解译和检查由数字输出信号603携带的数据。基于这种解译和检查，微处理器630生成反馈信号604用于控制和调节汽车电池的功能。例如，汽车电池一般传送12V到14V之间的范围的输出电压(例如，601)。在一些操作下，输出电压可高达40V和低至4.5V。由此，ADC电路620可缩放大约25V的电池输出电压，该大约25V的电池输出电压可由模拟电路610以因子1/5被降压。因此，25V或更高的输出电压可被映射至5V ADC输入，而4.5V的输出电压可被映射至900mV ADC输入。在这个比例下，当数字输出信号(例如，603)携带表示500mV或更少的汽车电池输出电压的数字值时，汽车电池监测系统600可声明电池故障。因此，在每个采样循环(见例如，图4和图5A-图5B)之后，ADC电路620可用0V参考电压复位其复用器(例如，HZ Mux 220和LZ Mux 240)。
图7显示了根据本公开的一方面的示例集成电路700的示意图，示例集成电路700包括与ADC电路730交互的片上温度传感器(711、712、713、714和715)。片上温度传感器711、712、713、714和715被定位且被配置以感应在集成电路700的各种位置处的核心(die)温度。可使用片上二极管实施片上温度传感器711、712、713、714和715中的每个，片上二极管生成与在特定温度传感器所处的芯片位置的温度成比例的电压。
例如，在一个实施方式中，集成电路(IC)700可包括五个片上温度传感器(OCTS)：第一OCTS 711用于测量IC 700的左上角的片上温度；第二OCTS 712用于测量IC 700的右上角的片上温度；第三OCTS 713用于测量IC700的左下角的片上温度；第四OCTS 714用于测量IC 700的右下角的偏上温度；以及第五OCTS 715用于测量IC 700的中间的温度。
IC 700包括用于将OCTS的模拟输出转换为数字输出的ADC电路730。ADC电路730经由互连线(interconnect)(即，721、722、723、724和725)与OCTS(即，711、712、713、714和715)耦合，其中每个包括在IC 700内部形成的一个或更多个金属层和/或多晶硅层。这些互连线层相对于IC 700的外部连接件通常展示较低阻抗。在一个实施方式中，可通过ADC电路200并且根据图2-图4和图5A-图5B的描述实施ADC电路730。为了最小化这些互连线层的阻抗的影响，ADC电路730被配置以使用低阻抗复用器(例如，240)并且经由多个低阻抗接收通道(例如，第二接收通道组246)接收感测的温度。
经过一些采样周期(见例如，图5A-图5B)在对感测的温度采样后，ADC电路730将生成一系列数字输出信号732，每个表示IC 700的某一位置处的感测的温度的数字值。ADC电路730被配置以在其常规采样周期和诊断采样周期期间检测常开型和常闭型缺陷。当ADC电路730检测到常开型缺陷或常闭型缺陷中的任何一个时，ADC电路730可输出缺陷检测数据到数字输出信号732。
IC 700还包括处理模块740，其监测并且响应于感测的温度的数字化版本。处理模块740与ADC电路730连接用于接收数字输出信号732。处理模块740执行编程指令以解译和检查由数字输出信号732携带的数据。基于这种解译和检查，处理模块740可调节IC 700的特定区域的电路活动。例如，温度传感二极管的温度系数是大约-2mV/C。在室温下，温度传感二极管两端的电压是大约0.7V。在每个温度传感器(例如，711、712、713、714和715)包括两个温度传感二极管的实施方式中，温度传感器将在室温下生成1.4V输出电压。
在常规操作下，IC 700的温度可高达300C，其对应于300mV的输出电压，以及低至-60C，其对应于1.748V。由此，当数字输出信号(例如，732)携带表示高于2V或低于200mV的电压的数字值时，处理模块740可声明温度故障。因此，ADC电路730可用在0V和5V之间交替的参考电压(见例如，图4和图5A-图5B)复位其复用器(例如，HZ Mux 220和LZ Mux 240)。
图8显示了根据本公开的一方面的示例集成电路(IC)800的示意图，示例集成电路800包括与ADC电路840交互的模拟电路系统(例如，810、820和830)。模拟电路系统被结构化并且被配置以执行一个或更多个模拟操作。ADC电路840与这些模拟电路系统耦合以验证各自模拟操作的精度。可通过ADC电路200并且根据图2-图4和图5A-图5B的描述实施ADC电路840。ADC电路840与模拟电路系统之间的耦合包括由在IC 800的内部形成的一个或更多个金属层和/或多晶硅层建立的互连线。这些互连线层相对于IC 800的外部连接件通常展示较低阻抗。为了最小化这些互连线层的阻抗的影响，ADC电路840被配置以使用低阻抗复用器(例如，240)并且经由多个低阻抗接收通道(例如，第二接收通道组246)从模拟电路系统接收模拟输入信号。
在一个实施方式中，模拟电路系统包括电荷泵810用于生成超过内部电源电压的高电压输出。电荷泵电压可通过使用分压器降压到分压的电荷泵电压812。ADC电路840与电荷泵810耦合用于接收分压的电荷泵电压812。ADC电路840生成表示分压的电荷泵电压812的电压电平的数字输出信号842。IC 800包括处理模块850，其与ADC电路840耦合。处理模块850从ADC电路840接收数字输出信号842。在解译和检查数字输出信号842后，处理模块850生成电荷泵反馈信号856用于调节电荷泵810的电荷泵电压。因为到ADC电路840的模拟输入共享类似如图6中描述的ADC电路620的范围。由此，在每个采样周期(见例如，图4和图5A-图5B)之后，ADC电路840可用0V参考电压复位其复用器(例如，HZ Mux 220和LZ Mux 240)。
在另一个实施方式中，模拟电路系统包括参考电压生成器820，其用于生成内部带隙参考电压。ADC电路840与参考电压生成器820耦合用于接收一个或更多个带隙参考电压。ADC电路840生成表示特定带隙参考电压822的电压电平的数字输出信号842。处理模块850从ADC电路840接收数字输出信号842。在解译和检查数字输出信号842后，处理模块850生成参考生成器反馈信号854用于调节电荷泵810的内部带隙参考电压。这些带隙参考电压在1.25V左右变化并且范围可从1V到2.5V。但是，这些带隙参考电压一般将不被设置太靠近0V和5V的边界。由此，在每个采样周期(见例如，图4和图5A-图5B)之后，ADC电路840可用在0V和5V之间交替的参考电压复位其复用器(例如，HZ Mux 220和LZ Mux 240)用于检测常开型和常闭型缺陷。
在另一个实施方式中，模拟电路系统包括稳压器830用于生成一个或更多个内部电源电压(例如，VDD、VCC和VSS)。ADC电路840与参考电压生成器820耦合用于接收一个或更多个内部电源电压832。ADC电路840生成表示特定电源电压822的电压电平的数字输出信号842。处理器模块850从ADC电路840接收数字输出信号842。在解译和检查数字输出信号842后，处理模块850生成稳压器反馈信号852用于调节稳压器830的内部电源参考电压。这些内部电源电压832可被设置在5V、3.3V、1.5V、1.1V或0V。一般，这些电源电压832的容差的范围是大约正或负5％。排除VSS稳压器的情况下，当加电的稳压器830传送100mV或更少的电源电压时，加电的稳压器830处于故障。在这种情况下，在每个采样周期(见例如，图4和图5A-图5B)之后，ADC电路840可用0V参考电压复位其复用器(例如，HZ Mux220和LZ Mux 240)。对于VSS稳压器，在每个采样周期(见例如，图4和图5A-图5B)之后，ADC电路840可用5V参考电压复位其复用器(例如，HZ Mux 220和LZ Mux 240)。
图9显示了根据本公开的一方面的与ADC电路940合并的示例制动控制系统900的示意图。制动控制系统900包括制动系统920、电磁阀910、电流监测系统930和ADC电路940。制动系统920将液压914转换为制动力用于使机动车辆减速。电磁阀910控制制动系统920内的液压914以调节制动操作。电流监测系统930与电磁阀910耦合以测量在电磁阀910内的闭环电流912。通常，可调节闭环电流912以改变制动系统920内的液压914。基于电流测量，电流监测系统930生成电流监测信号932。
ADC电路940与电流监测系统930耦合。可通过ADC电路200并且根据图2-图4和图5A-图5B的描述实施ADC电路940。取决于特定电路设计，ADC电路940和电流监测系统930可形成在单个集成电路或两个集成电路内。
在ADC电路940和电流监测系统930形成在单个集成电路内的情况下，ADC电路940经由通过一个或更多个金属层和/或多晶硅层建立的互连线与电流监测系统930耦合。这些互连线层相对于ADC电路940的外部连接件通常展示较低阻抗。为了最小化互连线层的阻抗的影响，ADC电路940被配置以使用低阻抗复用器(例如，240)并且经由多个低阻抗接收通道(例如，第二接收通道组246)接收电流监测信号932。
在ADC电路940和电流监测系统930形成在两个集成电路内的情况下，ADC电路940和电流监测系统930经由外部引线和接合焊盘彼此连接。这些外部连接件相对于ADC电路940的内部电路系统通常展示高阻抗。为了最小化高阻抗连接件的影响，ADC电路640被配置以使用高阻抗复用器(例如，220)并且经由高阻抗接收通道(例如，第一接收通道组222)中的一个接收电流监测信号932。
ADC电路940对电流监测信号932采样并将其转换为数字输出信号942。ADC电路940将数字输出信号942传送回电磁阀910，其用于在各种制动操作(包括防抱死制动、制动平稳性控制和自动巡航控制)期间调节液压。因为电流监测信号932的电压范围可能跨越ADC电路940的全部输入范围，ADC电路940可用在0V和5V之间交替的参考电压(见例如，图4和图5A-图5B)复位其复用器用于监测常开型和常闭型缺陷。
可通过系统固件和/或系统软件实施上面描述的ADC故障检测系统和方法。经过一系列采样周期，ADC故障检测系统和方法将诊断通道的期望数字值与诊断通道的转换的数字值进行比较。为此目的，ADC故障检测系统和方法能够在ADC电路的容差范围内不断地且连续地监测开-MUX(open-MUX)故障(例如，常开型缺陷)和闭-MUX(close-MUX)故障(例如，常闭型缺陷)。
一种示例ADC电路可具有三个诊断通道，每个具有正和负50mV的容差。这三个诊断通道的参考电压可被预设定至0V、2.5V和5V。例如，在0V诊断通道的诊断采样周期期间，如果0V诊断通道的转换的值在0V到5mV的范围内，则ADC电路将在其数字输出中发出无故障状态。否则，ADC电路可发出ADC故障(例如，常开型或常闭型缺陷)。例如，在2.5V诊断通道的诊断采样周期期间，如果2.5V诊断通道的转换的值在2.45V到2.55V的范围内，则ADC电路将在其数字输出中发出无故障状态。否则，ADC电路可发出ADC故障。类似地，如果5V诊断通道的转换的值在4.95V到5V的范围内，则ADC电路将发出无故障状态，并且如果转换的值在该范围以外则其将发出ADC故障。
因此，在描述的示例中，用于检测在模数转换器(ADC)中的故障的诊断监测系统和技术提供在ADC核心电路(如通道复用器和通道缓冲器)的若干输入阶段的持续诊断覆盖。公开的系统和技术能够检测广范围的ADC的运行时故障(包括核心故障、缓冲器故障、复用器常开型故障和复用器常闭型故障)。
在一个实施方式中，用于在模数转换器中使用的通道选择器具有用于在容错范围内将模拟输入转换为数字输出的采样电路。通道选择器包括接收通道、诊断通道和阻抗补偿器。当接收通道被选择用于与采样电路耦合时，接收通道接收用于传送给采样电路的模拟信号。当诊断通道被选择用于与采样电路耦合时，诊断通道接收用于验证采样电路的数字输出的诊断信号。当诊断通道被选择时，阻抗补偿器被配置以基于采样电路的容错范围补偿接收通道的高通道阻抗。
在另一个实施方式中，用于在模数转换器中使用的通道选择器包括用于在容错范围内将模拟输入转换为数字输出的采样电路。通道选择器包括接收通道、诊断通道、第一开关、第二开关和阻抗补偿器。接收通道具有高通道阻抗，并且接收通道被配置以接收模拟信号。当被闭合时，第一开关被配置以选择性地将接收通道与采样电路耦合。诊断通道被配置以接收用于验证采样电路的数字输出的诊断信号。当被闭合时，第二开关被配置以选择性地将诊断通道与采样电路耦合。当第一开关常闭时，阻抗补偿器被配置以补偿接收通道的高通道阻抗。当诊断通道被选择时，阻抗补偿器的结构配置是基于采样电路的容错范围。
在另一个实施方式中，模数转换器(ADC)包括采样电路和通道选择器。采样电路被配置以在容错范围内将模拟输入转换为数字输出。通道选择器被配置以选择通道以为采样电路提供模拟输入。通道选择器包括接收通道、诊断通道、开关和阻抗补偿器。接收通道被配置以接收模拟信号，并且接收通道具有一定量的通道阻抗。诊断通道被配置以接收用于验证采样电路的数字输出的诊断信号。开关与接收通道和诊断通道耦合，使得开关被配置以选择接收通道或诊断通道，其用于向采样电路提供模拟输入。阻抗补偿器与开关耦合，使得阻抗补偿器被配置以当诊断通道被选择但是接收通道与采样电路固定(stuck)连接时，补偿接收通道的通道阻抗。阻抗补偿器的结构配置是基于采样电路的容错范围。
在用于验证模数转换器(ADC)的数字输出的方法的再一个实施方式中，ADC具有通道选择器和采样电路，通道选择器被配置以选择用于提供模拟输入的通道，而采样电路被配置用于将模拟输入转换为数字输出。方法包括在第一时间段期间将采样电路和选择的通道隔离。方法还包括在与第一时间段部分重叠的第二时间段期间复位采样电路。方法另外包括在第二时间段之后并且在第一时间段之外的第三时间段期间将采样电路与通道选择器耦合。这种耦合允许采样电路对选择的通道采样。方法进一步包括使用采样电路将采样的模拟输入转换为数字输出。
可在电子电路系统、计算机硬件、固件、软件或它们的组合(如本说明书中公开的结构工具和其结构等同物)上实施描述的系统和技术。这可包括体现程序的至少一个计算机可读介质，该程序可操作以使一个或更多个数据处理装置(例如，信号处理设备，其包括可编程处理器)执行描述的操作。因此：可从公开的方法、系统或装置实现程序实施方式；并且可从公开的系统、计算机可读介质或方法实现装置实施方式。类似地，可从公开的系统、计算机可读介质或装置实现方法实施方式；并且可从公开的方法、计算机可读介质或装置实现系统实施方式。
例如，可在各种系统和装置上实施一个或更多个公开的实施例，如专用数据处理装置(例如，无线通信设备，如无线接入点、远程环境监测器、路由器、交换装置(switch)、计算机系统组件、媒体访问单元)、移动数据处理装置(例如，无线客户端、蜂窝电话、智能手机、个人数字助理(PDA)、移动电脑、数字相机)、通用数据处理装置(如计算机)或这些的组合。
可在电子电路系统、计算机硬件、固件、软件或这些的组合中实施公开的主题(包括本说明书中描述的功能操作)，如本说明书中公开的结构工具和其结构等同物，包括潜在地可操作以使一个或更多个数据处理装置执行描述的方法和/或操作的程序(如编码在计算机可读介质中的程序，其可以是存储器设备、存储设备、机器可读存储基板或其他物理的、机器可读介质，或它们中的一个或更多个的组合)。
术语“装置”包括用于处理数据的所有装置、设备和机器，如可编程处理器、计算机或者多个处理器或计算机。除了硬件，装置可包括为计算机程序创建执行环境的代码，如构成处理器固件、协议栈、数据库管理系统、操作系统或它们中的一个或更多个的组合的代码。
与本公开一致，术语“被配置以”意指描述一个或更多个有形非暂时性组件的结构和功能特性。例如，术语“被配置以”可被理解为具有被设计或专门用于执行某一功能的特定配置。在该理解内，如果这样的设备包括可被使能、启动或供电以执行某一功能的有形非暂时性组件，则设备被“被配置以”执行该某一功能。术语“被配置以”可包括可被配置的概念，但是该术语不应被限制在这样狭窄的定义。由此，当用于描述设备时，术语“被配置以”不需要描述的设备在任何给定的时间点可被配置。
程序(如计算机程序、软件、软件应用、脚本或代码)可以以编程语言(包括编译或解释语言，或者声明性或过程性语言)的任何形式编写，并且其可以任何形式(包括作为独立程序或者作为模块、组件、子程序或适于在计算环境中使用的其他单元)被部署。程序不需要对应于文件系统中的文件。程序可被存储在拥有其他程序或数据的文件(例如，存储在标记语言文档中的一个或更多个脚本)的一部分中，可被存储在专用于该程序的单个文件中或被存储在多个配套文件(例如，存储一个或更多个模块、子程序或部分代码的文件)中。程序可被部署以在一个计算机或位于一个站点或跨多个站点分布并通过通信网络互连的多个计算机上执行。
在描述的实施例中修改是可能的，并且在权利要求的范围内，其他的实施例是可能的。

Claims (20)

1.一种模数转换器，即ADC，其包括：
采样电路，其经配置以在容错范围内将模拟输入转换为数字输出；以及
通道选择器，其具有：接收通道，其经配置以接收模拟信号，所述接收通道具有通道阻抗；诊断通道，其经配置以接收用于验证所述采样电路的所述数字输出的诊断信号；开关，其与所述接收通道和所述诊断通道耦合，并且所述开关经配置以选择所述接收通道或所述诊断通道，用于向所述采样电路提供所述模拟输入；以及阻抗补偿器，其与所述开关耦合，所述阻抗补偿器经配置以当所述诊断通道被选择时基于所述采样电路的所述容错范围补偿所述接收通道的通道阻抗。
2.根据权利要求1所述的ADC，其中所述阻抗补偿器串联耦合在所述开关与所述采样电路之间。
3.根据权利要求1所述的ADC，其中所述阻抗补偿器串联耦合在所述诊断通道与所述开关之间。
4.根据权利要求1所述的ADC，其中所述阻抗补偿器具有等于或大于所述通道阻抗与所述容错范围的乘积的补偿阻抗。
5.根据权利要求1所述的ADC，其中：
所述接收通道包括第一接收通道和第二接收通道，使得所述第一接收通道具有高通道阻抗并且所述第二接收通道具有低通道阻抗；并且
所述阻抗补偿器被结构化并且被布线以只补偿所述高通道阻抗。
6.根据权利要求5所述的ADC，其中所述开关包括：
第一开关，其与所述第一接收通道耦合，并且经配置以选择性地将所述第一接收通道链接到有缓冲的通道；
第二开关，其与所述诊断通道和所述阻抗补偿器耦合，并且经配置以选择性地将所述诊断通道链接到所述有缓冲的通道；
第三开关，其与所述第二接收通道耦合，并且经配置以选择性地将所述第二接收通道链接到所述采样电路；以及
第四开关，其与所述有缓冲的通道耦合，并且经配置以选择性地将所述有缓冲的通道链接到所述采样电路。
7.根据权利要求6所述的ADC，其中所述通道选择器包括缓冲器，所述缓冲器具有与所述第一开关和所述第二开关耦合的输入，以及经由所述有缓冲的通道与所述第四开关耦合的输出，所述缓冲器经配置以：
放大由所述第一开关和所述第二开关限定的高阻抗信号；以及
将放大的信号传送到所述有缓冲的通道。
8.根据权利要求7所述的ADC，进一步包括：
参考通道，其经配置以提供参考电压用于定期复位所述缓冲器的所述输入；以及
参考开关，其经配置以在所述采样电路的采样周期之后定期将所述参考通道耦合到所述缓冲器的所述输入。
9.根据权利要求6所述的ADC，其中所述通道选择器包括补充的阻抗补偿器，其与所述第四开关耦合，所述补充的阻抗补偿器被结构化并且被布线以当所述诊断通道被选择时基于所述采样电路的容错范围补偿所述第二接收通道的所述低通道阻抗。
10.根据权利要求8所述的ADC，其中所述第四开关包括：
第五开关，其经配置以当所述诊断通道被选择时将所述补充的阻抗补偿器串联耦合在所述有缓冲的通道与所述采样电路之间；以及
第六开关，其与所述有缓冲的通道耦合，并且经配置以当所述第一接收通道被选择时链接所述有缓冲的通道与所述采样电路。
11.一种用于在具有采样电路的模数转换器中使用的通道选择器，所述采样电路经配置以在容错范围内将模拟输入转换为数字输出，所述通道选择器包括：
接收通道，其具有高通道阻抗，并且经配置以接收模拟信号；
第一开关，其经配置以选择性地将所述接收通道与所述采样电路耦合；
诊断通道，其经配置以接收用于验证所述采样电路的数字输出的诊断信号；
第二开关，其经配置以选择性地将所述诊断通道与所述采样电路耦合；以及
阻抗补偿器，其经配置以当所述诊断通道被选择时基于所述采样电路的所述容错范围补偿所述接收通道的所述高通道阻抗。
12.根据权利要求11所述的通道选择器，其中所述阻抗补偿器与所述诊断通道和所述第二开关串联耦合，所述阻抗补偿器具有等于或大于所述高通道阻抗与所述容错范围的乘积的补偿阻抗。
13.根据权利要求11所述的通道选择器，进一步包括：
第二接收通道，其具有低通道阻抗，并且经配置以接收第二模拟信号；
第三开关，其经配置以当所述第一接收通道和所述诊断通道都不被选择时选择性地将所述第二接收通道与所述采样电路耦合；
缓冲器，其具有与所述第一开关和所述第二开关耦合的输入，所述缓冲器经配置以放大由所述第一开关和所述第二开关限定的高阻抗信号，并且经配置以向有缓冲的通道传送放大的信号；以及
第四开关，其与所述有缓冲的通道耦合，并且经配置以当所述第二接收通道不被选择时选择性的将所述有缓冲的通道与所述采样电路耦合。
14.根据权利要求13所述的通道选择器，进一步包括：
参考通道，其经配置以提供参考电压用于定期复位所述缓冲器的所述输入；以及
参考开关，其经配置以在所述采样电路的采样周期之后定期将所述参考通道耦合到所述缓冲器的所述输入。
15.根据权利要求13所述的通道选择器，进一步包括：
补充的阻抗补偿器，其与所述第四开关耦合，所述补充的阻抗补偿器被结构化并且被布线以当所述诊断通道被选择时基于所述采样电路的容错范围补偿所述第二接收通道的所述低通道阻抗。
16.一种用于验证模数转换器，即ADC，的数字输出的方法，所述ADC具有通道选择器和采样电路，所述通道选择器经配置以选择通道用于提供模拟输入，所述采样电路经配置以将所述模拟输入转换为所述数字输出，所述方法包括：
在第一时间段期间将所述采样电路与选择的通道隔离；
在第二时间段期间复位所述采样电路，所述第二时间段与所述第一时间段部分重叠；
在所述第二时间段之后并且在所述第一时间段之外的第三时间段期间将所述采样电路与所述通道选择器耦合，从而允许所处采样电路对所述选择的通道采样；以及
使用所述采样电路将采样的模拟输入转换为所述数字输出。
17.根据权利要求16所述的方法，进一步包括：
在所述第三时间段之后并且与所述第一时间段部分重叠的第四时间段期间复位所述通道选择器的高阻抗输出。
18.根据权利要求16所述的方法，其中复位所述采样电路包括：
在连续所述第二时间段期间定期将所述采样电路的输入电容器充电到参考电压。
19.根据权利要求18所述的方法，其中在所述连续第二时间段期间所述参考电压在0V与非零电压之间交替。
20.根据权利要求18所述的方法，其中所述参考电压超出所述选择的通道的电压范围。
CN201680036833.0A 2015-05-07 2016-05-09 用于模数转换器的诊断监测 Pending CN107710625A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110637324.6A CN113315517A (zh) 2015-05-07 2016-05-09 用于模数转换器的诊断监测

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/706,762 2015-05-07
US14/706,762 US9509325B1 (en) 2015-05-07 2015-05-07 Diagnostic monitoring for analog-to-digital converters
PCT/US2016/031505 WO2016179595A1 (en) 2015-05-07 2016-05-09 Diagnostic monitoring for analog-to-digital converters

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110637324.6A Division CN113315517A (zh) 2015-05-07 2016-05-09 用于模数转换器的诊断监测

Publications (1)

Publication Number Publication Date
CN107710625A true CN107710625A (zh) 2018-02-16

Family

ID=57218393

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110637324.6A Pending CN113315517A (zh) 2015-05-07 2016-05-09 用于模数转换器的诊断监测
CN201680036833.0A Pending CN107710625A (zh) 2015-05-07 2016-05-09 用于模数转换器的诊断监测

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110637324.6A Pending CN113315517A (zh) 2015-05-07 2016-05-09 用于模数转换器的诊断监测

Country Status (3)

Country Link
US (2) US9509325B1 (zh)
CN (2) CN113315517A (zh)
WO (1) WO2016179595A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095430A (zh) * 2019-11-29 2020-05-01 深圳市汇顶科技股份有限公司 生物特征数据的采样方法及其采样管理装置
CN111565339A (zh) * 2020-04-16 2020-08-21 桂林电子科技大学 一种光路由器的桥接故障模拟装置及控制方法
CN112352205A (zh) * 2018-06-29 2021-02-09 英特诺控股公司 具有数据读出的模拟受控传送装置
CN112834913A (zh) * 2021-01-08 2021-05-25 胜达克半导体科技(上海)有限公司 一种堆叠测试机通道的高压测试方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256831B2 (en) 2016-09-21 2019-04-09 Analog Devices Global Method and apparatus to reduce effect of dielectric absorption in SAR ADC
JP6681354B2 (ja) * 2017-02-13 2020-04-15 矢崎総業株式会社 電力供給装置およびａ／ｄ変換部の異常判定方法
CN106961279A (zh) * 2017-03-22 2017-07-18 北京新能源汽车股份有限公司 一种模数转换器及汽车
CN108572252B (zh) * 2018-07-05 2023-07-25 河北工业大学 一种呼气纳米传感阵列检测装置及检测方法
JP2020107985A (ja) * 2018-12-27 2020-07-09 ルネサスエレクトロニクス株式会社 アナログデジタル変換回路及びその信号変換方法
US11206035B2 (en) * 2019-03-13 2021-12-21 Texas Instruments Incorporated Analog to digital (A/D) converter with internal diagnostic circuit
RU2717316C1 (ru) * 2019-05-28 2020-03-20 Публичное акционерное общество "Научно-производственное объединение "Алмаз" имени академика А.А. Расплетина" (ПАО "НПО "Алмаз") Устройство для контроля и диагностики ацп радиолокатора
JP2020198524A (ja) * 2019-05-31 2020-12-10 ルネサスエレクトロニクス株式会社 半導体装置
US11101811B2 (en) 2019-12-06 2021-08-24 Texas Instruments Incorporated Systems and methods for testing analog to digital (A/D) converter with built-in diagnostic circuit with user supplied variable input voltage
US11505167B2 (en) * 2020-01-06 2022-11-22 The Boeing Company Aircraft brake control systems
DE102020131201A1 (de) * 2020-11-25 2022-05-25 Infineon Technologies Ag Vorrichtungen und Systeme zur analog-zu-digital-Wandlung
US11606099B1 (en) * 2021-09-23 2023-03-14 Texas Instruments Incorporated Fault detection within an analog-to-digital converter
CN114421962B (zh) * 2021-12-28 2023-03-24 广东纳睿雷达科技股份有限公司 采样通道异常诊断方法、装置、设备和存储介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628417A (zh) * 2002-04-08 2005-06-15 罗伯特-博希股份公司 用于对模数转换器进行功能检验的方法和装置以及模数转换器
CN101295984A (zh) * 2007-04-27 2008-10-29 扬智科技股份有限公司 用来补偿模拟/数字转换器偏移量的偏移补偿电路
US7489263B1 (en) * 2007-09-28 2009-02-10 Cirrus Logic, Inc. Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application
US20090184761A1 (en) * 2008-01-21 2009-07-23 Infineon Technologies Ag Amplifier modulation method and apparatus
CN101825900A (zh) * 2009-03-06 2010-09-08 株式会社日立制作所 多路模拟输入输出电路的故障诊断装置及故障诊断方法
US7796069B2 (en) * 2008-02-06 2010-09-14 02Micro International Limited Analog to digital converters
CN101876686A (zh) * 2009-04-28 2010-11-03 Vega格里沙贝两合公司 用于监视模数转换器电路的诊断电路
US20110304489A1 (en) * 2010-06-15 2011-12-15 Zoran Corporation Methods of and arrangements for offset compensation of an analog-to-digital converter
US8547271B2 (en) * 2011-05-20 2013-10-01 Brookhaven Science Associates, Llc Method and apparatus for low power analog-to-digital conversion
WO2013174490A1 (de) * 2012-05-24 2013-11-28 Phoenix Contact Gmbh & Co. Kg Analogsignal-eingangsschaltung mit einer anzahl von analogsignal-erfassungskanälen
CN103516361A (zh) * 2012-06-27 2014-01-15 美国博通公司 多通道模拟数字转换器（adc）中通道不平衡的补偿
US8884629B1 (en) * 2010-07-23 2014-11-11 National Semiconductor Corporation Background sensor diagnostic for multi-channel ADC

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944384B2 (en) * 2009-08-17 2011-05-17 Atmel Corporation Device and method for scanning multiple ADC channels
TWI395411B (zh) * 2010-02-12 2013-05-01 Novatek Microelectronics Corp 多通道類比數位轉換電路與其類比數位轉換方法
US9306790B1 (en) * 2014-06-02 2016-04-05 Maxim Integrated Products, Inc. Multi-channel simultaneous sampling with a single ADC
US9270293B2 (en) * 2014-06-18 2016-02-23 Texas Instruments Incorporated System and method for multi channel sampling SAR ADC

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628417A (zh) * 2002-04-08 2005-06-15 罗伯特-博希股份公司 用于对模数转换器进行功能检验的方法和装置以及模数转换器
CN101295984A (zh) * 2007-04-27 2008-10-29 扬智科技股份有限公司 用来补偿模拟/数字转换器偏移量的偏移补偿电路
US7489263B1 (en) * 2007-09-28 2009-02-10 Cirrus Logic, Inc. Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application
US20090184761A1 (en) * 2008-01-21 2009-07-23 Infineon Technologies Ag Amplifier modulation method and apparatus
US7796069B2 (en) * 2008-02-06 2010-09-14 02Micro International Limited Analog to digital converters
CN101825900A (zh) * 2009-03-06 2010-09-08 株式会社日立制作所 多路模拟输入输出电路的故障诊断装置及故障诊断方法
CN101876686A (zh) * 2009-04-28 2010-11-03 Vega格里沙贝两合公司 用于监视模数转换器电路的诊断电路
US20110304489A1 (en) * 2010-06-15 2011-12-15 Zoran Corporation Methods of and arrangements for offset compensation of an analog-to-digital converter
US8884629B1 (en) * 2010-07-23 2014-11-11 National Semiconductor Corporation Background sensor diagnostic for multi-channel ADC
US8547271B2 (en) * 2011-05-20 2013-10-01 Brookhaven Science Associates, Llc Method and apparatus for low power analog-to-digital conversion
WO2013174490A1 (de) * 2012-05-24 2013-11-28 Phoenix Contact Gmbh & Co. Kg Analogsignal-eingangsschaltung mit einer anzahl von analogsignal-erfassungskanälen
CN103516361A (zh) * 2012-06-27 2014-01-15 美国博通公司 多通道模拟数字转换器（adc）中通道不平衡的补偿

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. ZJAJO等: "Diagnostic Analysis of Static Errors in Multi-Step Analog to Digital Converters", 《2008 DESIGN, AUTOMATION AND TEST IN EUROPE》 *
闫传平: "逐次逼近型模数转换器数字校准技术研究与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112352205A (zh) * 2018-06-29 2021-02-09 英特诺控股公司 具有数据读出的模拟受控传送装置
CN111095430A (zh) * 2019-11-29 2020-05-01 深圳市汇顶科技股份有限公司 生物特征数据的采样方法及其采样管理装置
CN111095430B (zh) * 2019-11-29 2024-02-27 深圳市汇顶科技股份有限公司 生物特征数据的采样方法及其采样管理装置
CN111565339A (zh) * 2020-04-16 2020-08-21 桂林电子科技大学 一种光路由器的桥接故障模拟装置及控制方法
CN112834913A (zh) * 2021-01-08 2021-05-25 胜达克半导体科技(上海)有限公司 一种堆叠测试机通道的高压测试方法
TWI777709B (zh) * 2021-01-08 2022-09-11 大陸商勝達克半導體科技（上海）有限公司 一種堆疊測試機通道的高壓測試方法
CN112834913B (zh) * 2021-01-08 2024-04-26 胜达克半导体科技(上海)股份有限公司 一种堆叠测试机通道的高压测试方法

Also Published As

Publication number Publication date
US20170047936A1 (en) 2017-02-16
US9509325B1 (en) 2016-11-29
US9960777B2 (en) 2018-05-01
US20160329904A1 (en) 2016-11-10
WO2016179595A1 (en) 2016-11-10
CN113315517A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CN107710625A (zh) 用于模数转换器的诊断监测
CN102419403B (zh) 使用多个信号路径的传感器自诊断
KR101908286B1 (ko) 커패시턴스 검출 방법 및 이를 이용하는 커패시턴스 검출 장치
CN104964703B (zh) 用于单片传感器系统的高效诊断方法
US20240154195A1 (en) Battery monitoring system
US8587262B2 (en) Assembled battery monitoring apparatus, method for detecting wiring disconnection of assembled battery, and assembled battery system
US20120139553A1 (en) Electrochemical cell monitoring and balancing circuit with self-diagnostic feature
WO2015121082A1 (de) Batteriemanagementsystem für eine batterie mit mehreren batteriezellen und verfahren
US7768436B2 (en) Method and structure for implementing a resistor ladder
DE102015102853A1 (de) Magnetfeldsensor
CN104205642B (zh) 模数转换器装置及用于检验模数转换器的多路复用器的方法
CN101185003A (zh) 电源电压监视
DE60107478T2 (de) Multiplex Spannungssignalmessgerät
DE10053188A1 (de) Sensor für eine physikalische Grösse mit Diagnosefunktion
CN102445613A (zh) 半导体装置以及半导体装置的升压电路的异常诊断方法
CN108844644A (zh) 一种电池温度采样系统及汽车
US6777946B2 (en) Cell buffer with built-in test
WO2016128230A1 (de) Batteriesystem mit einer batterie und mehreren messeinheiten zum messen einer mittels mindestens einer batteriezelle der batterie bereitgestellte spannung und verfahren zum messen einer mittels mindestens einer batteriezelle einer batterie bereitgestellte spannung
DE102012213691A1 (de) Analog-Digital-Wandler mit dualen integrierenden Kondensatorsystemen
US7135998B2 (en) Electronic circuit arrangement for error-free analog/digital conversion of signals
EP2359117B1 (de) Messvorrichtung zum bestimmen eines differenzdrucks
DE102019131871A1 (de) Testvorrichtung für integrierte Schaltungen
CN107024267A (zh) 基于径向基神经网络的称重设备传感器故障检测方法
DE10041989B4 (de) Fehlertolerante Sensorik
CN107407985A (zh) 触控面板控制基板的检查方法以及触控面板控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20211126