CN107689245A - 一种nand闪存装置的编程方法 - Google Patents

一种nand闪存装置的编程方法 Download PDF

Info

Publication number
CN107689245A
CN107689245A CN201710775895.XA CN201710775895A CN107689245A CN 107689245 A CN107689245 A CN 107689245A CN 201710775895 A CN201710775895 A CN 201710775895A CN 107689245 A CN107689245 A CN 107689245A
Authority
CN
China
Prior art keywords
memory device
flash memory
nand flash
voltage
precharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710775895.XA
Other languages
English (en)
Other versions
CN107689245B (zh
Inventor
刘红涛
靳磊
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710775895.XA priority Critical patent/CN107689245B/zh
Publication of CN107689245A publication Critical patent/CN107689245A/zh
Application granted granted Critical
Publication of CN107689245B publication Critical patent/CN107689245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种NAND闪存装置的编程方法，该NAND闪存装置包括存储单元阵列，在所述存储单元阵列的每一单元串一侧的衬底上配置有漏极，在另一侧的衬底上则配置有源极和高压P型阱区(HVPW)，且该编程方法包括首先实施预充电步骤，在该预充电步骤中，除了对上述漏极实施预充电之外，还对上述源极和HVPW实施预充电。该编程方法能够降低编程关断串中多晶硅上的电荷数量，从而增大沟道耦接电压，以提高编程干扰性能。并且因为源极和漏极施加了相同电压，没有电流穿过沟道孔，因此该方法不会增大功耗。

Description

一种NAND闪存装置的编程方法
技术领域
本发明涉及存储器件技术领域，更为具体的说，涉及一种NAND闪存装置的编程方法。
背景技术
NAND闪存装置是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，其在电子产品中得到了广泛的应用。
NAND闪存装置的单元阵列区包括多个晶体管串，每个串通常包括彼此串连的行选择晶体管、多个单元晶体管和接地选择晶体管，如图1所示。其中单元晶体管A、B、C和D的栅极连接到同一字线WL2，而在编程操作时，该字线WL2将会被施加高电压。如果仅需要使得单元晶体管A进行编程操作，那么单元晶体管B、C和D必须被关断。为了实现该关断操作，单元晶体管B、C和D所在的串必须通过串选择线(SSL)和接地选择线(GSL)而被关闭。这些串的沟道将会在编程操作中施加能够防止该单元将会被编程控制的升压高电位。其中图2示出了典型的编程时序图，所述编程过程可以被划分为三个步骤：1、预充电步骤；2、全导通步骤；3.编程步骤。
但在编程操作中，当顶部选择栅(TSG)和底部选择栅(BSG)关闭时，沟道孔将会浮置。当编程电压施加在单元晶体管栅极上时该沟道孔将会被耦接到高电位。沟道孔中的该高电位是实现编程关断操作的关键参数，电位越高编程干扰性能越好。而多晶硅中的电荷会极大影响该电位，电荷数量越少该电位越高。在编程操作中第一个步骤就是预充电步骤，现有技术中的预充电步骤如图3所示，是通过在漏极上施加电压进行预充电从而降低多晶硅中的电荷数量。根据图4所示的编程干扰与漏极预充电电压之间的关系图可知，漏极预充电电压越高编程干扰性能越好。然而，在电路设计中，该预充电电压通常是电源电压(Vcc)。通常来说NAND闪存装置的外围电路仅能够输出特定电压，任何其他电压都将会产生使得外围电路负荷和芯片面积增大的问题。
发明内容
为了解决上述问题，本发明提供了一种NAND闪存装置的编程方法，其改进点在于在预充电步骤中，除了通过SSL施加的漏极预充电之外，还具有通过GSL施加的源极和高压P型阱区(HVPW)预充电，并且施加在源极、HVPW上的该预充电电压与漏极预充电电压相同，均为Vcc。该编程方法能够降低编程关断串中多晶硅上的电荷数量，从而增大沟道耦接电压，以提高编程干扰性能。并且因为源极和漏极施加了相同电压，没有电流穿过沟道孔，因此该方法不会增大功耗。
本发明的目的是通过以下技术方案实现的。
提供了一种NAND闪存装置的编程方法，该NAND闪存装置包括存储单元阵列，在所述存储单元阵列的每一单元串一侧的衬底上配置有漏极，在另一侧的衬底上则配置有源极和高压P型阱区(HVPW)，且该编程方法包括首先实施预充电步骤，其特征在于：在该预充电步骤中，除了对上述漏极实施预充电之外，还对上述源极和HVPW实施预充电。
进一步地，上述漏极、源极以及HVPW的预充电电压相同。
进一步地，所述预充电电压为电源电压Vcc。
进一步地，通过串选择线(SSL)向漏极实施预充电。
进一步地，通过接地选择线(GSL)向源极和HVPW实施预充电。
进一步地，所述编程方法还包括全导通步骤和编程步骤。
进一步地，在全导通步骤中，选定字线和导通字线上施加导通电压。
进一步地，在编程步骤中，选定字线上施加编程电压，导通字线上施加导通电压，并且所述编程电压大于所述导通电压。
本发明的优点在于：在编程方法的预充电步骤中，除了设置通过SSL的漏极预充电之外，还设置有通过GSL的源极和高压P型阱区(HVPW)预充电，施加在源极、HVPW上的该预充电电压与漏极预充电电压相同。这种预充电方法能够实现优异的编程干扰性能，并且不需构建任何更多的外围电路，从而能够降低设计成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了NAND闪存装置的单元阵列示图；
图2为存储器根据现有技术进行编程时的时序图；
图3为存储器根据现有技术进行预充电时的示图；
图4为编程干扰与漏极预充电电压之间的关系图；
图5为存储器根据现有技术的旧方法进行编程以及根据本发明的新方法进行编程时的时序图；
图6为存储器根据本发明进行预充电时的示图；
图7为编程干扰与预充电电压之间的关系图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本发明的实施方式，提供了一种NAND闪存装置的编程方法，其改进点在于在预充电步骤中，除了通过SSL施加的漏极预充电之外，还具有通过GSL施加的源极和高压P型阱区(HVPW)预充电，并且施加在源极、HVPW上的该预充电电压与漏极预充电电压相同，均为Vcc。该编程方法能够降低编程关断串中多晶硅上的电荷数量，从而增大沟道耦接电压，以提高编程干扰性能。并且因为源极和漏极施加了相同电压，没有电流穿过沟道孔，因此该方法不会增大功耗。
下面参照附图结合实施例对本发明作出进一步的详细说明。
图5为存储器根据现有技术的旧方法进行编程以及根据本发明的新方法进行编程时的时序图。如图所示，在左侧的旧方法中，在预充电步骤中，仅漏极和SSL上施加了Vcc进行预充电，其余的字线、阱区、GSL以及源极均保持为基准电压。而在右侧图示则是存储器根据本发明的新方法进行编程时的时序图，如图所示，在预充电步骤中，除了漏极和SSL上施加了Vcc电压之外，GSL、阱区和源极上也均施加了Vcc。可见相对于现有技术中采用的预充电方法，该申请编程方法主要对预充电步骤实施了改进，改进之后，预充电电压除了通过SSL施加到漏极之外，还通过GSL施加到源极和高压P型阱区(HVPW)。并且根据图示可知施加在各处的预充电电压均为Vcc，可见在源极和漏极施加了相同电压，因此没有电流流经沟道孔，因而该新方法不会增大功耗。
此外，编程方法在预充电步骤之后还依次实施全导通步骤和编程步骤。并且如图5所示，在全导通步骤中，选定字线和导通字线上施加导通电压Vpass，而在编程步骤中，选定字线上施加编程电压Vpgm，在导通字线上施加导通电压Vpass，并且所述编程电压Vpgm大于所述导通电压Vpass。
图6为存储器根据本发明进行预充电时的示图。根据该图可知，在存储器器件中包括存储单元阵列，在存储单元阵列的每一单元串中均包括顶部选择栅(TSG)、底部选择栅(BSG)和多个单元晶体管。并且在存储单元阵列的每一单元串一侧的衬底上配置有漏极，在另一侧则配置有源极和高压P型阱区(HVPW)。在沟道孔两侧设置有多晶硅结构。在编程方法的预充电步骤中，除了对上述漏极进行预充电之外，还对上述源极和HVPW进行了预充电。图7则示出了根据本发明的编程方法，编程干扰与预充电电压之间的关系图。根据该图可以看出，在实施了本发明所述的编程方法之后，在预充电步骤进行的改进能够使得在不施加更大预充电电压的情况下使得读取干扰性能得到大幅度提升，并且可以看出该方法的编程干扰性能明显优于图4所示的仅施加漏极预充电时的编程干扰性能。
众所周知，在三维NAND闪存装置中电流通路经由多晶硅形成，因此在晶界中具有很多电荷。当仅采用漏极预充电时随着沟道长度的增大所述预充电将会变得不够充分。而在漏极、HVPW和源极上共同实施预充电则可以克服该缺陷。因此本发明通过GSL所实施的源极和高压P型阱区(HVPW)预充电，能够显著优化编程干扰性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种NAND闪存装置的编程方法，该NAND闪存装置包括存储单元阵列，在所述存储单元阵列的每一单元串一侧的衬底上配置有漏极，在另一侧的衬底上则配置有源极和高压P型阱区(HVPW)，且该编程方法包括首先实施预充电步骤，其特征在于：在该预充电步骤中，除了对上述漏极实施预充电之外，还对上述源极和HVPW实施预充电。
2.根据权利要求1所述的NAND闪存装置的编程方法，其特征在于，上述漏极、源极以及HVPW的预充电电压相同。
3.根据权利要求2所述的NAND闪存装置的编程方法，其特征在于，所述预充电电压为电源电压Vcc。
4.根据权利要求1至3任一所述的NAND闪存装置的编程方法，其特征在于，通过串选择线(SSL)向漏极实施预充电。
5.根据权利要求1至3任一所述的NAND闪存装置的编程方法，其特征在于，通过接地选择线(GSL)向源极和HVPW实施预充电。
6.根据权利要求1至3任一所述的NAND闪存装置的编程方法，其特征在于，所述编程方法还包括全导通步骤和编程步骤。
7.根据权利要求6所述的NAND闪存装置的编程方法，其特征在于，在全导通步骤中，选定字线和导通字线上施加导通电压。
8.根据权利要求6所述的NAND闪存装置的编程方法，其特征在于，在编程步骤中，选定字线上施加编程电压，导通字线上施加导通电压，并且所述编程电压大于所述导通电压。
CN201710775895.XA 2017-08-31 2017-08-31 一种nand闪存装置的编程方法 Active CN107689245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710775895.XA CN107689245B (zh) 2017-08-31 2017-08-31 一种nand闪存装置的编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710775895.XA CN107689245B (zh) 2017-08-31 2017-08-31 一种nand闪存装置的编程方法

Publications (2)

Publication Number Publication Date
CN107689245A true CN107689245A (zh) 2018-02-13
CN107689245B CN107689245B (zh) 2019-02-22

Family

ID=61154986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710775895.XA Active CN107689245B (zh) 2017-08-31 2017-08-31 一种nand闪存装置的编程方法

Country Status (1)

Country Link
CN (1) CN107689245B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648712A (zh) * 2018-06-26 2020-01-03 北京兆易创新科技股份有限公司 字线电压的施加方法、装置、电子设备和存储介质
WO2020168478A1 (en) * 2019-02-20 2020-08-27 Yangtze Memory Technologies Co., Ltd. Method for programming memory system
CN112634967A (zh) * 2019-12-09 2021-04-09 长江存储科技有限责任公司 闪速存储器件中的感测电路和感测操作方法
CN112951299A (zh) * 2020-02-26 2021-06-11 长江存储科技有限责任公司 存储器件及相关存储器件的编程方法
TWI752861B (zh) * 2021-01-04 2022-01-11 旺宏電子股份有限公司 記憶裝置與操作其之方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110019486A1 (en) * 2009-07-22 2011-01-27 Samsung Electronics Co., Ltd. Semiconductor memory device and programming method thereof
CN104517966A (zh) * 2013-09-27 2015-04-15 力旺电子股份有限公司 单层多晶硅非易失性存储器单元

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110019486A1 (en) * 2009-07-22 2011-01-27 Samsung Electronics Co., Ltd. Semiconductor memory device and programming method thereof
CN104517966A (zh) * 2013-09-27 2015-04-15 力旺电子股份有限公司 单层多晶硅非易失性存储器单元

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648712A (zh) * 2018-06-26 2020-01-03 北京兆易创新科技股份有限公司 字线电压的施加方法、装置、电子设备和存储介质
WO2020168478A1 (en) * 2019-02-20 2020-08-27 Yangtze Memory Technologies Co., Ltd. Method for programming memory system
US11037642B2 (en) 2019-02-20 2021-06-15 Yangtze Memory Technologies Co., Ltd. Method for programming a memory system
US11386970B2 (en) 2019-02-20 2022-07-12 Yangtze Memory Technologies Co., Ltd. Method for programming a memory system
US12033708B2 (en) 2019-02-20 2024-07-09 Yangtze Memory Technologies Co., Ltd. Method for programming memory device to reduce retention error
CN112634967A (zh) * 2019-12-09 2021-04-09 长江存储科技有限责任公司 闪速存储器件中的感测电路和感测操作方法
CN112634967B (zh) * 2019-12-09 2022-12-06 长江存储科技有限责任公司 闪速存储器件中的感测电路和感测操作方法
CN112951299A (zh) * 2020-02-26 2021-06-11 长江存储科技有限责任公司 存储器件及相关存储器件的编程方法
TWI752861B (zh) * 2021-01-04 2022-01-11 旺宏電子股份有限公司 記憶裝置與操作其之方法

Also Published As

Publication number Publication date
CN107689245B (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
CN107689245B (zh) 一种nand闪存装置的编程方法
US8755232B2 (en) Hot carrier programming in NAND flash
US6107658A (en) Non-volatile semiconductor memory device
US6788576B2 (en) Complementary non-volatile memory cell
US8760928B2 (en) NAND flash biasing operation
KR100704021B1 (ko) 신뢰성을 향상시키는 불휘발성 반도체 메모리 장치의데이터 소거방법
US8238153B2 (en) Program method of flash memory device
US7995400B2 (en) Reducing effects of program disturb in a memory device
US8559223B2 (en) Fusion memory
CN103680613B (zh) 半导体存储器件及其操作方法
US7339821B2 (en) Dual-gate nonvolatile memory and method of program inhibition
US7751243B2 (en) Semiconductor memory device provided with MOS transistor having charge accumulation layer and control gate and data write method of NAND flash memory
US20040100826A1 (en) Method for operating nor type flash memory device including sonos cells
CN106663464A (zh) 具有eeprom功能的闪存系统
CN107077891A (zh) 非易失性分裂栅存储器装置及其操作方法
CN109378028A (zh) 一种降低编程干扰的控制方法及装置
TW201814703A (zh) 場次位元線反或型快閃陣列
US7768833B2 (en) Method of programming non-volatile memory device
US20110075489A1 (en) Non-volatile semiconductor memory device
JP4960018B2 (ja) 不揮発性半導体メモリ
US20040047187A1 (en) Non-volatile semiconductor memory device suppressing write-back fault
US20190189219A1 (en) Programming circuit and programming method of flash memory and flash memory
TWI781830B (zh) 記憶體裝置與其操作方法
JP4641697B2 (ja) 信頼性の改善のためにｅｅｐｒｏｍの消去中に減じられた一定の電界を提供するための方法
US20020091893A1 (en) Method and system for discharging the bit lines of a memory cell array after erase operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant