CN107686983A - 部分净形状和部分近净形状的碳化硅化学气相沉积 - Google Patents

部分净形状和部分近净形状的碳化硅化学气相沉积 Download PDF

Info

Publication number
CN107686983A
CN107686983A CN201710659204.XA CN201710659204A CN107686983A CN 107686983 A CN107686983 A CN 107686983A CN 201710659204 A CN201710659204 A CN 201710659204A CN 107686983 A CN107686983 A CN 107686983A
Authority
CN
China
Prior art keywords
substrate
shape
plasma
material layer
net shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710659204.XA
Other languages
English (en)
Inventor
贾斯廷·查尔斯·卡尼夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN107686983A publication Critical patent/CN107686983A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种部分净形状和部分近净形状的碳化硅化学气相沉积。一种用于在衬底处理系统中制造具有暴露于等离子体的表面的结构的方法，包括：提供具有第一形状的牺牲衬底，将衬底加工成第二形状，所述第二形状具有对应于所述结构的期望最终形状的尺寸，在衬底上沉积材料层，加工材料层的第一选定部分以使材料层内的衬底暴露，去除衬底的剩余部分，以及将材料层的第二选定部分加工成具有期望最终形状的结构，而在处理期间不加工结构的暴露于等离子体的表面。

Description

部分净形状和部分近净形状的碳化硅化学气相沉积
相关申请的交叉引用
本申请要求于2016年8月4日提交的美国临时申请No.62/370,916的权益。上述申请的全部公开内容通过引用并入本文。
技术领域
本公开涉及在处理期间暴露于等离子体的衬底处理系统的部件的制造。
背景技术
这里提供的背景描述是为了通常呈现本公开的背景的目的。目前所冠名的发明人的工作在本背景部分中以及在提交时不会被另外认定为现有技术的本描述的方面中描述的范围，既不明确地或隐含地被承认为针对本公开的现有技术。
衬底处理系统可以用于处理诸如半导体晶片之类的衬底。可以在衬底上进行的示例性工艺包括但不限于化学气相沉积(CVD)、原子层沉积(ALD)、导体蚀刻和/或其它蚀刻、沉积或清洁工艺。衬底可以布置在衬底处理系统的处理室中的衬底支撑件上，诸如基座、静电卡盘(ESC)等上。在蚀刻期间，包括一种或多种前体的气体混合物可以被引入到处理室中，并且可以使用等离子体来引起化学反应。
衬底支撑件可以包括布置成支撑晶片的陶瓷层。例如，在处理期间，晶片可以被夹持到陶瓷层。衬底支撑件可以包括围绕衬底支撑件的外部部分(例如，周边的外侧和/或邻近周边)布置的边缘环。可以提供边缘环以将等离子体约束在衬底上方的体积上，保护衬底支撑件免受等离子体等引起的侵蚀。衬底处理系统可以包括围绕衬底支撑件和上电极(例如，喷头)中的每一个布置的等离子体约束护罩以进一步将等离子体约束在衬底上方的体积内。
发明内容
一种用于在衬底处理系统中制造具有暴露于等离子体的表面的结构的方法，包括：提供具有第一形状的牺牲衬底，将衬底加工成第二形状，第二形状具有对应于结构的期望最终形状的尺寸，在衬底上沉积材料层，加工材料层的第一选定部分以使材料层内的衬底暴露，去除衬底的剩余部分，以及将材料层的第二选定部分加工成具有期望最终形状的结构，而在加工期间不加工结构的暴露于等离子体的表面。
本公开的其它适用范围从详细说明、权利要求和附图将变得显而易见。详细说明和具体实施例仅仅是为了说明的目的，并不意图约束本公开的范围。本发明的一些方面具体可描述如下：
1.一种制造具有在衬底处理系统中暴露于等离子体的表面的结构的方法，该方法包括：
提供具有第一形状的牺牲衬底；
将所述衬底加工成第二形状，所述第二形状具有对应于所述结构的期望最终形状的尺寸；
在所述衬底上沉积材料层；
加工所述材料层的第一选定部分以使所述材料层内的所述衬底暴露；
去除所述衬底的剩余部分；和
将所述材料层的第二选定部分加工成具有所述期望最终形状的结构，而在加工期间不加工所述结构的暴露于等离子体的表面。
2.根据权利要求1所述的方法，其中所述结构对应于等离子体约束护罩。
3.根据条款2所述的方法，其中所述等离子体约束护罩对应于C形护罩。
4.根据条款1所述的方法，其中所述结构对应于边缘环。
5.根据条款1所述的方法，其中所述衬底包括石墨块。
6.根据条款1所述的方法，其中所述第二形状包括对应于所述结构的所述期望最终形状中的槽的位置的至少一个突起。
7.根据条款6所述的方法，其中加工所述材料层的所述第一选定部分包括去除所述材料层的对应于所述突起的部分。
8.根据条款1所述的方法，其中沉积所述材料层包括用所述材料层完全包围所述衬底。
9.根据条款1所述的方法，其中加工所述材料层的所述第一选定部分包括移除所述衬底的选定部分。
10.根据条款9所述的方法，其中，在去除所述衬底的选定部分之后，所述结构的暴露于等离子体的表面被所述衬底的剩余部分覆盖。
11.根据条款1所述的方法，其中沉积所述材料层包括使用化学气相沉积工艺沉积所述材料层。
12.根据条款1所述的方法，其中所述材料层包括半导体材料。
13.根据条款1所述的方法，其中所述材料层包括硅。
14.根据条款1所述的方法，其中所述材料层包括碳化硅。
附图说明
从详细描述和附图将更全面地理解本公开，其中：
图1是根据本公开的示例性处理室的功能框图；
图2是根据本公开的示例性等离子体约束护罩；
图3A至3F示出了根据本公开的护罩制造工艺的示例性步骤；
图4A至4F示出了根据本公开的第一边缘环制造工艺的示例性步骤；
图5A至5F示出了根据本公开的第二边缘环制造工艺的示例性步骤；和
图6示出了根据本公开的原理制造衬底处理系统的结构的示例性方法的步骤。
在附图中，附图标记可以被重复使用来标识相似和/或相同的元件。
具体实施方式
衬底处理系统的处理室可以包括等离子体约束护罩。护罩可以布置成将等离子体和其它反应物约束在处理室中的期望区域内。例如，护罩可以被定位成围绕衬底支撑件和上电极，以将等离子体约束在衬底上方且在上电极下方的体积内。
在一些实例中，通过在牺牲衬底上沉积半导体材料(例如，碳化硅或SiC)来制造等离子体约束护罩。例如，使用化学气相沉积(CVD)工艺将SiC沉积在衬底上。衬底可以包括具有通常对应于护罩的期望构型(即最终形状)的形状的石墨块或圆柱体。沉积的材料在衬底上和在衬底周围形成SiC层。然后将沉积在衬底上的层加工(例如，使用各种技术，诸如切割、研磨等)成最终形状。该过程可以被称为近净形状过程。
根据本发明的原理的系统和方法实现部分净形状或部分近净形状过程。在部分净形状或部分近净形状过程中，所沉积的层的某些表面可能需要加工以实现最终形状，而其它表面不需要加工。例如，该过程可以被配置为使得护罩的较少过程关键表面(例如，非面向等离子体的表面)可能需要加工，而沉积层的面向等离子体的表面不需要加工。
例如，可以在执行SiC层的沉积(即，预加工)之前对石墨衬底进行加工。更具体地，衬底被预加工成更接近与护罩的期望的最终形状和尺寸相对应的形状(其可以被称为反相形状(reciprocal shape)或互补形状)。然后将SiC层沉积到预加工的衬底上。对SiC层和衬底的选定部分进行加工，并将衬底从SiC层除去(例如烧掉)。在去除衬底时，SiC层的一些部分和表面将已经对应于护罩的期望的最终形状。
因此，根据本公开的原理制造护罩减少加工，减少对护罩的表面光洁度的损害，最小化由于加工引起的破裂造成的产品损失，并且提高总产量。此外，可以制造具有更复杂形状的护罩，而不需要大量的切割、研磨或其它可能损害护罩的材料去除方法。
尽管已经关于C-护罩进行了描述，但本公开的原理也可以应用于衬底处理系统内的其他结构，包括但不限于其它类型的等离子体约束护罩、边缘环、与上部电极或喷头相关联的结构、约束环等。因此，可以制造具有更复杂形状的边缘环、约束环等，而不需要大量的切割、研磨或其它材料去除方法，这些方法将损害相应的结构。
现在参考图1，示出了示例性衬底处理系统100。例如，衬底处理系统100可以用于使用RF等离子体和/或其它合适的衬底处理进行蚀刻。衬底处理系统100包括包围衬底处理系统100的其它部件并且包含RF等离子体的处理室102。衬底处理室102包括上电极104和诸如静电卡盘(ESC)之类的衬底支撑件106。在操作期间，衬底108布置在衬底支撑件106上。尽管示出了特定衬底处理系统100和室102作为示例，但本公开的原理也可以应用于其他类型的衬底处理系统和室，例如原位产生等离子体的衬底处理系统、实现远程等离子体产生和输送(例如使用等离子体管，微波管)的衬底处理系统等。
仅作为示例，上电极104可以包括气体分配装置，例如引入和分配处理气体的喷头109。喷头109可以包括杆部，该杆部包括连接到处理室的顶表面的一个端部。基部大致为圆柱形，并且在与处理室的顶表面间隔开的位置处从杆部的相对端径向向外延伸。喷头的基部的面向衬底的表面或面板包括多个孔，工艺气体或净化气体通过该孔流过。或者，上电极104可以包括导电板，并且可以以另一种方式引入工艺气体。
衬底支撑件106包括用作下电极的导电底板110。底板110支撑陶瓷层112。在一些实例中，陶瓷层112可以包括加热层，例如陶瓷多区加热板。可以在陶瓷层112和底板110之间布置热阻层114(例如，接合层)。底板110可以包括用于使冷却剂流过底板110的一个或多个冷却剂通道116。衬底支撑件106可以包括布置成围绕衬底108的外周边的边缘环118。
RF发生系统120产生RF电压并将RF电压输出到上电极104和下电极(例如，衬底支撑件106的底板110)中的一者。上电极104和底板110中的另一个可以是直流接地、交流接地或浮动。仅作为示例，RF发生系统120可以包括RF电压发生器122，其产生由匹配和分配网络124馈送到上电极104或底板110的RF电压。在其他示例中，等离子体可以电感或远程的方式产生。尽管如示例所示，RF发生系统120对应于电容耦合等离子体(CCP)系统，但是本公开的原理也可以在其他合适的系统中实现，仅举例而言，其他合适的系统例如变压器耦合等离子体(TCP)系统、CCP阴极系统、远程微波等离子体发生和传送系统等。
气体输送系统130包括一个或多个气体源132-1、132-2、...和132-N(统称气体源132)，其中N是大于零的整数。气体源提供一种或多种前体及其混合物。气体源也可以供应净化气体。也可以使用汽化前体。气体源132由阀134-1、134-2、...和134-N(统称为阀134)和质量流量控制器136-1、136-2、...和136-N(统称为质量流量控制器)连接到歧管140。歧管140的输出被输送到处理室102。仅作为示例，歧管140的输出被馈送到喷头109。
温度控制器142可以连接到多个加热元件，例如布置在陶瓷层112中的热控元件(TCE)144。例如，加热元件144可以包括但不限于对应于多区加热板中的各个区域的大型加热元件和/或布置在多区加热板的多个区域上的微型加热元件的阵列。温度控制器142可以用于控制多个加热元件144以控制衬底支撑件106和衬底108的温度。如下面更详细描述的，根据本公开原理的每个加热元件144包括具有正TCR的第一材料和具有负TCR的第二材料。
温度控制器142可与冷却剂组件146连通以控制通过通道116的冷却剂流。例如，冷却剂组件146可包括冷却剂泵和储存器。温度控制器142操作冷却剂组件146以选择性地使冷却剂流过通道116以冷却衬底支撑件106。
阀150和泵152可以用于从处理室102排出反应物。系统控制器160可以用于控制衬底处理系统100的部件。机器手170可以用于将衬底输送到衬底支撑件106上和从衬底支撑件106移除衬底。例如，机器手170可以在衬底支撑件106和装载锁172之间传送衬底。尽管示出为单独的控制器，但温度控制器142可以在系统控制器160内实现。在一些示例中，可以在陶瓷层112和底板110之间围绕接合层114的周边设置保护密封件176。
处理室102可以包括等离子体约束护罩，例如C形护罩180。C-护罩180布置在上电极104和衬底支撑件106周围，以将等离子体约束在等离子体区域182内。在一些示例中，C-护罩180包括诸如碳化硅(SiC)之类的半导体材料。C形护罩180可以包括一个或多个狭槽184，该狭槽布置成允许气体流出等离子体区域182，以经由阀150和泵152从等离子体室106排出。如下面更详细地描述的，C-护罩180可以根据本公开的原理制造。
现在参考图2，示例性等离子体约束护罩(例如，C形护罩)200以横截面示出。C形护罩200包括内部的面向等离子体的表面204和外部的非面向等离子体的表面208。C形护罩200可以包括一个或多个狭槽212，用于允许气体从C形护罩200内部的等离子体区域216中排出。
现在参考图3A至3F，示出了根据本公开的原理的示例性制造方法。虽然制造过程是相对于C形护罩来描述，但该制造过程也可以对衬底处理系统的其它结构执行，其它结构包括但不限于边缘环。制造过程可以被称为部分净形状或部分近净形状过程。图3A示出了诸如石墨块300之类的衬底。图3B示出了被加工成示例性形状304的块300，其可以对应于C形护罩的期望最终形状的反相形状或互补形状。例如，加工块300包括去除块300的部分(例如经由研磨、切割等)以实现形状304。形状304可以包括与最终形状中的槽的位置对应的突起或翅片308。虽然仅示出了单个突出部308，但是其它示例可以包括与形成在C形护罩中的多个狭槽对应的两个或更多个同心的突出部。
如图3C所示，沉积诸如硅、SiC或另一种含硅材料之类的半导体材料(例如，使用CVD工艺)以在块300上形成SiC层312。仅作为示例，SiC层312以对应于期望最终形状的任何部分的最大厚度(例如，0.365英寸或9.271毫米)的厚度沉积。图3D示出了SiC层312和块300的部分被去除(例如，通过研磨)之后的SiC层312和块300。例如，去除块300的突出部308、内径316和顶部320的部分以及SiC层312的对应部分。
如图3D所示，去除SiC层312的部分允许石墨块300的剩余部分暴露于各种工艺气体。在一个示例中，图3E示出了在除去石墨块300的剩余部分之后的SiC层312。例如，块300的剩余部分可以通过燃烧或另一合适的过程被去除。在除去块300的剩余部分之后，可以将SiC层312退火，以在任何额外的加工之前提高SiC层312的强度。
图3F示出了在进一步加工、研磨等以形成具有最终期望形状的C形护罩324之后的SiC层312。如上所述，不在内部的面向等离子体的表面328上进行任何加工的情况下形成C形护罩324。在衬底处理室中安装C形护罩324之前，可以在C形护罩324上执行诸如氧化和清洁之类的附加处理。
现在参考图4A至图4F，示出了根据本公开的原理的用于边缘环的示例性制造工艺。图4A示出了诸如石墨块400之类的衬底。图4B示出了被加工成示例形状404的块400，该示例形状400可以对应于两个边缘环的期望最终形状的反相形状或互补形状。如图4C所示，沉积(例如，使用CVD工艺)诸如硅、SiC或另一种含硅材料之类的半导体材料以在块400上形成SiC层412。图4D示出了去除(例如通过研磨)SiC层412和块400的部分之后的SiC层412和块400。图4E示出了在除去石墨块400的剩余部分之后的SiC层412。SiC层412可以在除去块400的剩余部分之后进行退火，以在任何附加的加工之前提高SiC层412的强度。图4F示出了在进一步加工、研磨等以形成具有各自最终期望形状的边缘环416和420之后的SiC层412。如所描述的那样，边缘环416和420在不对各个面向等离子体的表面424和428进行任何加工的情况下形成。在衬底处理室中安装边缘环416和420之前，可以在边缘环416和420上执行附加处理，例如氧化和清洁。
现在参考图5A至5F中，示出了根据本公开的原理的用于边缘环的另一示例性制造工艺。图5A示出了诸如石墨块500之类的衬底。图5B示出了加工成示例形状504的块500，该形状504可对应于两个边缘环的期望最终形状的反相形状或互补形状。如图5C所示，(例如，使用CVD工艺)沉积诸如硅、SiC或另一种含硅材料之类的半导体材料以在块500上形成层512(例如，在本示例中为SiC层512)。图5D示出了去除(例如经由研磨)SiC层512和块500的部分之后的SiC层512和块500。图5E示出在除去石墨块400的剩余部分之后的SiC层512。SiC层512可以在去除块500的剩余部分之后进行退火，以在任何附加加工之前提高SiC层512的强度。图5F示出了在进一步加工、研磨等以形成具有各自最终期望形状的边缘环516和520之后的SiC层512。如所描述的那样，边缘环516和520在不对相应的面向等离子体的表面524和528进行任何加工的情况下被形成。在衬底处理室中安装边缘环516和520之前，可以在边缘环516和520上执行诸如氧化和清洁之类的附加处理。
现在参考图6，根据本发明的原理制造衬底处理系统的结构(例如，护罩、边缘环等)的示例性方法600开始于604。在608处，诸如石墨块被提供。在612，衬底被加工成具有与结构的期望最终形状反相或互补的特征和/或尺寸的形状。在616，沉积材料(例如，诸如含硅材料之类的半导体材料)以在经加工的衬底上形成层。例如，该层对应于使用CVD工艺沉积在衬底上的SiC层。
在620，将沉积层和衬底进一步加工(例如研磨)以除去层和衬底的部分。在624，去除(例如，通过燃烧)衬底的剩余部分。在628，可以对剩余的半导体层执行任何附加的制造步骤以完成该结构。仅作为示例，附加的制造步骤包括但不限于退火、机械加工、氧化和清洁等。方法600在632结束。
前面的描述本质上仅仅是说明性的，并且绝不旨在限制本公开、其应用或用途。本公开的广泛教导可以以各种形式实现。因此，尽管本公开包括特定示例，但本公开的真实范围不应当被如此限制，因为在研究附图、说明书和所附权利要求时，其他修改将变得显而易见。应当理解，在不改变本公开的原理的情况下，方法中的一个或多个步骤可以以不同的顺序(或同时地)执行。此外，虽然每个实施方式在上面被描述为具有某些特征，但是相对于本公开的任何实施方式描述的那些特征中的任何一个或多个可以在任何其它实施方式中实现和/或与任何其它实施方式的特征组合，即使该组合没有明确描述也如此。换句话说，所描述的实施方式不是相互排斥的，并且一个或多个实施方式彼此的交换保持在本公开的范围内。
元件之间(例如，模块、电路元件、半导体层等之间)的空间和功能关系使用包括“连接”、“接合”、“联接”、“相邻”、“邻近”、“在...上”、“上方”、“下方”和“设置”之类的各种术语进行描述。当在上述公开中描述第一和第二元件之间的关系时，除非明确地描述为“直接”，否则这种关系可以是其中没有其他中间元件存在于所述第一和第二元件之间的直接的关系，但也可以是其中一个或多个中间元件(或者在空间上或功能上)存在于所述第一和第二元件之间的间接的关系。如本文所使用的，短语A、B和C中的至少一个应该被解释为指使用非排他性的逻辑或(OR)的逻辑(A或B或C)，且不应该被解释为指“A中的至少一个，B中的至少一个，和C中的至少一个”。
在一些实施方案中，控制器是系统的一部分，该系统的一部分可以是上述实施例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个加工工具、一个或多个室、用于处理的一个或多个平台、和/或特定的处理部件(晶片基座、气体流动系统等)。这些系统可与电子器件集成，以便在半导体晶片或衬底的处理之前、期间或之后控制这些系统的操作。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部分。根据处理要求和/或系统的类型，控制器可以被编程，以控制本发明所公开的工艺中的任何一些，包括控制处理气体的输送、温度的设置(例如，加热和/或冷却)、压力的设置、真空的设置、功率的设置、射频(RF)产生器的设置、RF匹配电路的设置、频率的设置，流率的设置、流体输送的设置、位置和操作的设置、晶片的进出工具和其他输送工具和/或连接到特定系统的或与特定系统接口的装载锁的传送。
从广义上讲，控制器可以被定义为接收指令、发出指令、控制操作、使能清洁操作、使能终点测量等的具有各种集成电路、逻辑、存储器、和/或软件的电子器件。这些集成电路可以包括固件形式的存储程序指令的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或执行程序指令(例如，软件)的一个或多个微处理器或微控制器。程序指令可以是以各种单个的设置(或程序文件)形式传输到控制器或系统的指令，所述设置(或程序文件)定义在半导体晶片上或针对半导体晶片进行特定处理的操作参数。在一些实施方式中，所述操作参数可以是由工艺工程师定义的以完成晶片的一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯的制造过程中的一个或多个处理步骤的配方的一部分。
在一些实施方案中，控制器可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前处理，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，以改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些实例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，这些输入或编程的参数和/或设置然后从远程计算机传送到系统。在一些实例中，控制器接收数据形式的指令，这些指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，这些参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本发明所述的工艺和控制)工作。用于这些目的的分布式控制器的实例可以是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室内的一个或多个集成电路，它们结合以控制室内工艺。
示例的系统可以包括但不限于，等离子体蚀刻室或模块、沉积室或模块、旋转冲洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其他的半导体处理系统。
如上所述，根据工具将要执行的一个或多个工艺步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。

Claims (10)

1.一种制造具有在衬底处理系统中暴露于等离子体的表面的结构的方法，该方法包括：
提供具有第一形状的牺牲衬底；
将所述衬底加工成第二形状，所述第二形状具有对应于所述结构的期望最终形状的尺寸；
在所述衬底上沉积材料层；
加工所述材料层的第一选定部分以使所述材料层内的所述衬底暴露；
去除所述衬底的剩余部分；和
将所述材料层的第二选定部分加工成具有所述期望最终形状的结构，而在加工期间不加工所述结构的暴露于等离子体的表面。
2.根据权利要求1所述的方法，其中所述结构对应于等离子体约束护罩。
3.根据权利要求2所述的方法，其中所述等离子体约束护罩对应于C形护罩。
4.根据权利要求1所述的方法，其中所述结构对应于边缘环。
5.根据权利要求1所述的方法，其中所述衬底包括石墨块。
6.根据权利要求1所述的方法，其中所述第二形状包括对应于所述结构的所述期望最终形状中的槽的位置的至少一个突起。
7.根据权利要求6所述的方法，其中加工所述材料层的所述第一选定部分包括去除所述材料层的对应于所述突起的部分。
8.根据权利要求1所述的方法，其中沉积所述材料层包括用所述材料层完全包围所述衬底。
9.根据权利要求1所述的方法，其中加工所述材料层的所述第一选定部分包括移除所述衬底的选定部分。
10.根据权利要求9所述的方法，其中，在去除所述衬底的选定部分之后，所述结构的暴露于等离子体的表面被所述衬底的剩余部分覆盖。
CN201710659204.XA 2016-08-04 2017-08-04 部分净形状和部分近净形状的碳化硅化学气相沉积 Pending CN107686983A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662370916P 2016-08-04 2016-08-04
US62/370,916 2016-08-04
US15/261,088 US10096471B2 (en) 2016-08-04 2016-09-09 Partial net shape and partial near net shape silicon carbide chemical vapor deposition
US15/261,088 2016-09-09

Publications (1)

Publication Number Publication Date
CN107686983A true CN107686983A (zh) 2018-02-13

Family

ID=61072048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710659204.XA Pending CN107686983A (zh) 2016-08-04 2017-08-04 部分净形状和部分近净形状的碳化硅化学气相沉积

Country Status (4)

Country Link
US (1) US10096471B2 (zh)
KR (1) KR20180016300A (zh)
CN (1) CN107686983A (zh)
TW (1) TW201816838A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US11127572B2 (en) 2018-08-07 2021-09-21 Silfex, Inc. L-shaped plasma confinement ring for plasma chambers
US11515128B2 (en) * 2018-08-28 2022-11-29 Lam Research Corporation Confinement ring with extended life
JP7247819B2 (ja) * 2019-08-29 2023-03-29 住友金属鉱山株式会社 炭化ケイ素多結晶基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376214A (en) * 1992-09-22 1994-12-27 Nissan Motor Co., Ltd. Etching device
KR101875159B1 (ko) * 2010-10-01 2018-07-06 어플라이드 머티어리얼스, 인코포레이티드 갈륨 아르제나이드 광흡수층을 지닌 고효율 태양 전지 소자
US9337002B2 (en) * 2013-03-12 2016-05-10 Lam Research Corporation Corrosion resistant aluminum coating on plasma chamber components

Also Published As

Publication number Publication date
US20180040479A1 (en) 2018-02-08
TW201816838A (zh) 2018-05-01
US10096471B2 (en) 2018-10-09
KR20180016300A (ko) 2018-02-14

Similar Documents

Publication Publication Date Title
CN210123716U (zh) 用于基板处理腔室的工艺配件和处理腔室
KR102458699B1 (ko) 개선된 프로세스 균일도를 갖는 기판 지지부
US8100082B2 (en) Method and system for introducing process fluid through a chamber component
JP6143766B2 (ja) チャンバ壁温度制御を備えたプラズマリアクタ
CN107686983A (zh) 部分净形状和部分近净形状的碳化硅化学气相沉积
CN105632914A (zh) 在半导体衬底处理装置中均匀处理半导体衬底的注气法
JP2012134535A (ja) 遊離炭素の除去方法
KR102521717B1 (ko) 아킹 (arcing) 을 감소시키기 위한 헬륨 플러그 설계
CN107393797A (zh) 包括具有高纯sp3键的cvd金刚石涂层的边缘环的部件
EP1330839A2 (en) Etching of high aspect ratio features in a substrate
CN107426837A (zh) 层压加热器与加热器电压输入之间的连接
US11846011B2 (en) Lid stack for high frequency processing
WO2019099313A1 (en) Multi-zone cooling of plasma heated window
KR20240004160A (ko) Rf 분위기에서 가열된 컴포넌트들을 위한 고전력 케이블
JP5665265B2 (ja) チャンバー部品を介してプロセス流体を導入する方法及びシステム
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
CN107579031A (zh) 用于颗粒和金属性能增强的esc陶瓷侧壁修饰
CN112514044A (zh) 用于衬底处理系统的具有介电窗的蜂窝式喷射器
TW202331782A (zh) 用於減輕icp源中rf功率上升的封閉體
WO2022086826A1 (en) Cover wafer for semiconductor processing chamber
JP2022185570A (ja) シャワーヘッド、電極ユニット、ガス供給ユニット、基板処理装置及び基板処理システム
KR20220024568A (ko) 기판 프로세싱 시스템들을 위한 감소된 직경 캐리어 링 하드웨어

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180213

WD01 Invention patent application deemed withdrawn after publication