CN107667296A - 定向脉冲注入微电子系统中用于静电测试 - Google Patents
定向脉冲注入微电子系统中用于静电测试 Download PDFInfo
- Publication number
- CN107667296A CN107667296A CN201580079936.0A CN201580079936A CN107667296A CN 107667296 A CN107667296 A CN 107667296A CN 201580079936 A CN201580079936 A CN 201580079936A CN 107667296 A CN107667296 A CN 107667296A
- Authority
- CN
- China
- Prior art keywords
- trace
- test
- transmission line
- transformer
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/14—Circuits therefor, e.g. for generating test voltages, sensing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
说明了用于将脉冲注入微电子系统中以进行静电测试的定向脉冲注入系统和方法。一个示例具有变压器,其通过传输线耦合到脉冲源并且耦合到测试板的导电迹线,以将电脉冲施加到迹线作为测试脉冲。测试板连接到被测微电子器件。该示例还具有耦合到脉冲源的抵消脉冲传输线,以及抵消脉冲接触部,该抵消脉冲接触部通过抵消脉冲传输线耦合到脉冲源并且在迹线的与变压器相反的一侧上耦合到迹线,以从脉冲源接收抵消信号,并将抵消信号耦合到迹线以抵消测试脉冲的部分。
Description
技术领域
本说明涉及将脉冲注入微电子系统的一部分以执行静电放电测试,具体而言,涉及以选定方向注入脉冲。
背景技术
集成电路易受静电放电(ESD)的影响。因某些外部设备或现象引起的突然放电可能导致集成电路(IC)故障。对于不接地的设备(例如,便携式设备和手持设备),该风险尤其高。通过保护某些部件(部件级ESD保护)并通过保护整个系统(系统级ESD保护),可以提高设备经受住ESD的能力。系统级ESD保护可以考虑包括外部引脚、可直接接触的引脚以及内部集成部件或引脚的电子设备的行为,因为有害的电流脉冲可能会到达电子设备内的ESD敏感区域或引脚。为了发现和解决ESD故障,测试用于进行更鲁棒的部件或系统的设计,并了解和考虑ESD故障的影响。可以使用该结果来调整制造和开发。
ESD测试是电子系统认证的一部分。为了通过这些测试,重复地测试电子系统,以试图确定ESD故障的来源。目前大多数的故障补救方法都使用迭代的反复试验步骤来应用,因为难以确定系统中的确切的故障机制和应力路径。许多的测试故障是所谓的软故障,其中在ESD应力之后系统进入无效状态。在大多数情况下,无效状态将要求用户关闭并重新启动系统。在测试期间尝试对系统加应力时是一个耗时的过程。按照经验发现和修复ESD问题,特别是导致软故障的那些ESD问题,是耗时的甚至会增加成本达到延迟产品发布的程度。
附图说明
在附图的图中通过示例而非限制的方式示出了本发明的实施例,在附图中相似的附图标记指代相似的元件。
图1是根据实施例的示例性测试配置的侧视图。
图2是根据实施例的将脉冲注入接触焊盘(contact pad)的电路图。
图3是根据实施例的将测试脉冲和抵消脉冲注入测试板的系统的图。
图4是根据实施例的将测试脉冲和抵消脉冲注入测试板的过程流程图。
图5是根据实施例的至DUT的测试脉冲的电流随时间的图。
图6是根据实施例的至非DUT侧的抵消测试脉冲的电流随时间的图。
图7是根据实施例的DUT处的测试脉冲的电压随时间的图。
图8是根据实施例的在非DUT侧的相同的抵消测试脉冲的电压随时间的图。
图9是根据实施例的在图3的测试系统上的不同位置处的多个电流幅度随时间的图。
图10是根据实施例的用于测试管芯或包含被测试管芯的计算设备的框图。
具体实施方式
如本文所述,当IC处于操作中时,可以测试IC的每个引脚的硬故障和软故障。当系统在系统板上工作时,并且当在发射器部件和接收器部件之间的母板的测试线路上传输信号时,可以将TLP(传输线脉冲)定向地施加到被调查的特定引脚。如本文所述,应力脉冲或测试脉冲可以被直接注入到传输信号线或传输线上。应力脉冲仅对线路的选定引脚加应力,而不会干扰线路上的任何高速信令。应力脉冲对该引脚处和该传输线上的状况进行测试,以帮助隔离可能的故障或失效。
如本文所述,可以通过将脉冲通过变压器感应地耦合到信号线中来施加应力脉冲。感应地耦合的脉冲在信号线上产生沿双向行进的双极脉冲。一个方向是想要的脉冲到被测试IC的选定引脚。另一个方向是不想要的方向。不需要的信号可能流向信号线的不同端并影响许多不同的部件。这会干扰预期的测试,因为脉冲的影响不会与选定引脚隔离。于是可以通过向信号线上注入补偿脉冲来消除不想要的方向上的脉冲。如本文所述,不想要的方向上的脉冲可以被减少100-1000倍或更多倍。
本文描述的技术可用于软故障分析和各种其它测试,并提供更多有用的结果,因为可以隔离脉冲。如本文所述,磁耦合设备在网或引线上提供极性干扰以将定向电流注入到系统中。在一些实施例中,将理想电压源与被测试网(NUT)串联放置。通过理想电压源添加到NUT的串联阻抗与电流源相比非常低。这提供了更好的注入和对不想要的信号的更好补偿。NUT通常是系统板或另一间隔体或内插器板,其具有用于提供对待测试的IC的特定引脚的访问的线或迹线。
图1是适用于本文所述的脉冲注入技术的测试配置的示例的侧视图。诸如系统验证板、系统板、母板或逻辑板130之类的测试板130耦合到测试控制器136。测试控制器可以采取具有适当的适配器卡的计算机工作站的形式或采取其它形式。多个不同的部件112、114耦合到系统板,例如电源、输入/输出、处理、无源电气、无线电、传感器和其它类型的部件。仅示出两个以便简化绘图。待测试的集成电路120(也称为DUT(被测器件))通过扇出板110连接到测试板。DUT可以是任何类型的裸管芯或封装管芯。如果DUT是封装的,则它可以包含一个或多个管芯。DUT也可以插接式的(插接件未示出)。
在DUT和测试板之间可以有其它中间内插器、间隔体和其它板。可以有连接到扇出板的附加部件以及用于其它部件的附加扇出板。可替换地,扇出板的功能可以集成到测试板中,以便不使用扇出板。
测试板可以是用于最终产品的实际生产系统板,或者也可以是专门设计用于测试目的的板。测试板执行生产系统板的部分或全部功能,并将DUT连接到其它部件。通过使用生产原型板作为测试板,也可以测量生产板的ESD特性。此外,可以隔离测试板对任何故障的任何贡献。使用生产原型板还允许以类似于正常操作的方式操作DUT。测试控制器136驱动测试板上的信号和电力以模拟正常操作,并且还模拟被测器件的高应力测试条件。可以使用分立的电源系统,或者可以将电源系统并入到测试控制器中。可以有耦合到测试控制器的更多的测试板。
DUT具有集成电路接触焊盘122的阵列,例如球栅阵列、连接盘栅格阵列(landgrid array)、引脚栅格阵列或任何其它类型的接触焊盘或引脚。它们连接到扇出板110上的对应的接触焊盘、引脚或球。扇出板具有多个扇出接触焊盘106,其被用作用于注入TLP的测试焊盘。还可以有探针接触焊盘和用于其它目的的其它连接器。如图所示,它们与DUT位于扇出板的同一侧,以允许便于从测试板上方访问。如上所述,扇出接触焊盘可替代地包含在测试板上,以便不使用扇出板。扇出接触焊盘提供连接到DUT的特定引脚的信号线。测试板可以具有附加测试接触焊盘以用于测试DUT、探测DUT的信号或用于其它目的和其它部件。
扇出板还具有过孔104的阵列、再分布层、扇出层或其它结构,以通过扇出板将DUT120耦合到测试板130。扇出板还具有接触部阵列132,例如焊球或引脚阵列以连接到测试板。如果测试板是生产板或具有用于DUT的生产接触部阵列,则扇出板接触部阵列对DUT的配置进行仿真。过孔和底部接触部允许扇出接触部间接地连接到测试板以及DUT。
扇出板或测试板或两者的测试接触部106被配置为允许将脉冲源134提供的电压或电流施加到DUT 120的一个或多个引脚或接触焊盘。脉冲源可以使用扇出板接触部或其它合适的接触部向DUT的任何特定引脚提供各种不同的电压和电流电平以及不同的持续时间和脉冲形状。注入的脉冲可以是短时间内(例如,小于约10ms、1ms、100ns、10ns或1ns)进入集成电路220的高电流(例如,大于约1A、10A或20A)。同时可以将相同或另一个接触部用于探针接触部,以允许监测DUT的活动,包括对脉冲的任何响应。响应可以通过测试板或探针接触部耦合到测试控制器或另一器件,以确定DUT对脉冲的响应(如果有的话)的测量。
图2是用于将脉冲注入接触焊盘106或测试板迹线以进行ESD测试的电路图。脉冲210由开关电压源202产生。所产生的电压脉冲通过负载204提供给变压器206的初级绕组。初级绕组耦合到次级绕组208,次级绕组208耦合到接触焊盘或测试板迹线214的一部分或者是接触焊盘或测试板迹线214的一部分。次级绕组可以通过作为测试板或另一个板(例如,耦合到测试板或实际生产系统板的扇出板或内插器)的一部分而直接连接到迹线。可替换地,可以使用弹簧引脚(pogo pins)或另一种类型的临时连接器来临时连接。施加到这种传输线214的脉冲可以被称为传输线脉冲(TLP)。传输线在两个方向上具有固有阻抗216,固有阻抗216与次级绕组相互作用以影响TLP的传播特性。
为了在DUT的引脚或焊盘上创建所需的电压源,将变压器的次级绕组与NUT(被测网络)串联放置。NUT通常是测试板,但也可以是扇出板、内插器或任何其它连接器件。变压器的匝数比使得脉冲源的阻抗将通过匝数比的平方在器件上反映为一些较小的阻抗。这产生了具有相对较小阻抗的串联电压源,其即使在需要阻抗匹配的驱动器和接收器的高速网络中也适用。通过将单端脉冲注入到GND(接地)的变压器的初级绕组,在变压器的次级侧上感应出电位,从而引起线路中的定向干扰。
图2所示的方法在不需要更多的情况下提供了低阻抗定向注入。然而,它在朝向NUT的一侧感应正干扰210,而在次级绕组上朝向NUT的另一侧沿相反方向感应负干扰212。两个TLP的方向性由每个脉冲旁边的箭头指示。脉冲的极性由次级绕组208的任一侧上的脉冲形状指示。在通过初级绕组注入脉冲后,在变压器的次级绕组处沿相反方向发生反极性脉冲。
由于次级绕组的这种影响,电流将被注入NUT或被测试的集成电路上的两个点。为了将特定器件、焊盘或引脚与其所连接的其它器件、焊盘或引脚隔离,可以去除脉冲的一个方向。为了研究注入该特定器件的电流的影响,可以抵消其中一个脉冲。这样可以防止其它方向将干扰注入系统的另一部分。
如本文所述,可以通过将相反的正脉冲直接注入到NUT上的适当位置来执行抵消。正脉冲抵消不需要的负向脉冲。包括抵消电路的系统的示例在图3中示出,图3是适用于将传输线脉冲施加到NUT以用于测试目的的脉冲注入系统的电路图。
单向传输线脉冲注入系统具有开关电源302以产生脉冲。根据具体实施方式,脉冲源可以是传输线脉冲发生器或固态脉冲发生器或各种不同的开关电源中的任何一种。
通过具有漏电感304的测试脉冲传输线340将脉冲作为DUT的测试脉冲施加到电感器的初级绕组306。电感器的次级绕组308耦合到NUT上的迹线314。电感器产生在迹线上双向传播的低阻抗脉冲,以模拟ESD。尽管真正的ESD将沿多个方向传播,但这个脉冲被用于隔离板上的故障和弱点,因此该脉冲被隔离至单个连接。在一个方向上,脉冲的想要部分连接到DUT连接310,DUT连接310表示待测试的系统板的一部分或微电子器件的焊盘或引脚。在另一个方向上,脉冲朝向不被测试的另一个连接312行进。根据NUT的配置,可以有多于一个连接。该连接可以到不同的引脚或焊盘上的相同或另一个微电子器件,或者可以到另一个器件或系统板的另一部分。
该系统还具有抵消侧,以减小沿着非期望方向朝向不被测试的连接312传播的脉冲的部分。来自脉冲源302的相同脉冲也通过具有串联电阻器320、电感器322和去耦合二极管324的抵消脉冲传输线342耦合到NUT上不同位置处的连接326。与测试脉冲的不想要部分相比,抵消脉冲的极性被反转,使得当它与测试脉冲的不想要部分组合时,两个信号抵消为净零电流和电压。根据具体的实施方式,相同的脉冲源或第二脉冲源可用于产生与被发送到变压器的脉冲类似的脉冲。
抵消信号连接326可以是直接探针、接触部或引线连接,例如电流连接。取决于具体的实施方式,连接可以是感性的、容性的或直接的连接。如果变压器使用可移除连接器(例如,弹簧引脚)耦合到迹线,则抵消信号接触部可以使用类似的可移除结构来实现。这允许将系统应用于测试板上的许多不同的迹线。
抵消脉冲具有与被注入初级绕组的脉冲相同的极性。在通过初级绕组注入脉冲后,在变压器的次级绕组处朝向非DUT方向发生反极性脉冲。这直接被正极性的抵消脉冲所抵消。
脉冲源和NUT连接之间的每个部件320、322、324的值可以直接计算,并且取决于注入变压器306、308之间的电连接的特性以及注入脉冲的器件或DUT 310的行为。该关系可以是简单的常数K,其是变压器的初级侧和次级侧之间的匝数比(K:1),或者可以考虑附加因素。该关系在图3中示出,其中,电阻器320表示电路将正脉冲注入其中的器件的DC电阻,电感器322表示将注入变压器306、308连接到DUT的迹线316的部分的电感。
二极管324用于在NUT和注入电路之间提供一些隔离。这使得NUT不因为添加补偿或脉冲抵消电路而在正常工作电压内显著地改变。对于许多ESD测试,DUT处于正常或受压操作模式,并连接到系统板以及其它器件。在一些情况下,其它器件由测试系统模拟,但DUT通过测试板的迹线314发送和接收数据或电力。为了注入脉冲极性的最大灵活性,该器件可以具有大于峰值信令电压的对称击穿和导通特性(VBR=VF>VDD)。由于大多数DUT的非线性行为,该二极管的确切I-V(电流电压)特性对注入脉冲影响很小。因此,主要关注的通常是补偿电阻器和电感器值。
电路的抵消侧的尺寸可以设定为在宽范围的脉冲和负载条件下非常有效。使用固定的电阻器和电感器值,可以获得大约500:1(想要的:不想要的)的电流注入比。
图4是可以使用图1、2和3的系统实现的测试过程的过程流程图。该过程以脉冲源开始,在402处该脉冲源产生测试脉冲,在404处该脉冲产生抵消脉冲。来自脉冲源的电脉冲可以用作测试脉冲和抵消脉冲两者,或者可以产生两个不同的脉冲。脉冲可以由单个源或多个源产生。在一些实施例中,在多个位置处将多个脉冲施加到DUT,在这种情况下,单个测试脉冲和抵消脉冲可以同时或快速地相继被分配到多个位置。
在406处,通过变压器将测试脉冲施加到测试板的导电迹线。变压器通过单独的板上或测试板上的传输线耦合到脉冲源。测试板连接到DUT,使得迹线具有耦合到DUT的接触部,例如焊盘、焊球、插座连接盘(socket land)或其它连接器。
在408处,抵消脉冲从来自脉冲源的抵消脉冲传输耦合到抵消脉冲接触部。抵消脉冲耦合到与变压器相同的迹线,但是在与变压器相反的迹线的一侧。迹线的这一部分从脉冲源接收抵消信号,并将抵消信号耦合到迹线以抵消测试脉冲的一部分。
在410处,测量DUT对测试脉冲的响应。这为测试提供了结果。DUT在此过程中通常正在操作。DUT可以在正常模式或受压模式下操作,以确定在不同条件下DUT的特定位置处ESD的影响。
图3示出了可用于示出系统有效性的若干信号测量点。图5是在一个示例中为了模拟ESD而随时间施加到DUT连接310的电流的图。图6是在相同位置处相同脉冲的电压随时间的图。该位置与注入变压器306、308与DUT连接310之间的迹线316上的监视器335一致。脉冲的电流和电压显示出非常相似的行为,其中,从零开始具有非常陡峭的上升时间,峰值持续约100ns然后快速地下降到零。在该图中,电流约为4A,电压约为4V。这对典型的微电子电路器件是很大的应力。
如图3所示,相同的脉冲将沿相反方向朝向第二不想要的DUT或其它连接312而传播。监视器337可以被放置在非DUT连接312和注入变压器之间。抵消信号连接326位于注入变压器和该连接之间。结果,来自变压器的脉冲将与抵消信号组合。监视器的结果在图7和图8中示出。图7示出了非DUT连接处的随时间变化的电流,图8示出了非DUT连接处的随时间变化的电压。
图7和图8都显示出非常类似的行为,其中,从零开始具有短上升,紧随其后为急剧下降或下冲,其迅速地达到平稳状态回到零。这种快速上升和下降尖峰以及任何振荡都是由系统的固有阻抗和电容引起的,并且持续时间为纳秒级。可以通过调整抵消电路的参数来进一步减小该持续时间。可以将其降低到不显著地影响典型电路或微电子系统的水平。此外,可以看出,初始电流波动约为十分之一安培或更小,而不是原始注入脉冲的几个安培。在初始脉冲之后,信号非常接近于零,然后在例如100ns之后的注入脉冲最后,它经历非常小的负峰值,然后在注入脉冲达到平稳状态后迅速达到平稳状态。初始脉冲之后的波动是几分之一安培和伏特,并且在幅度上与迹线上承载的噪声相似。
图9显示了相同的信号中的一些信号的叠置在一起的随时间变化的电流幅度,以示出它们之间的关系。在DUT连接监视器335处的主要想要的ESD信号被示出为最大幅度信号435。在抵消脉冲传输线342上测量的抵消信号439相同。这是从脉冲源302通过RL 320、322部件提供给到NUT的电流连接326的信号。结果,当它们在电流连接326处被组合时,在非DUT连接上的监视器337处所得到的信号437基本上是平坦的或为零。图3示出了在脉冲源301和耦合变压器306、308之间的测试脉冲传输线340上的第四监视器338。与最终ESD脉冲相比,该电流通过变压器匝数比被衰减。
虽然仅示出了单个电感耦合306、308和直接耦合326,但是图3的系统可以包括多个连接以同时或快速相继地测试DUT的不同部分。也可能有多个测试系统被应用于测试板的不同部分以用于对DUT的不同部分进行快速的并行或串行测试。扇出板可以允许同时测试不同的迹线。虽然DUT在本文被称为微电子器件,例如管芯、芯片、片上系统或封装系统,但是系统板或母板可以类似地使用诸如图3所示的测试系统来测试。
图10是根据本发明的一个实施方式的计算设备100的框图。计算设备可以适合用作测试控制器136,并且可以包含使用本文所述的技术和结构测试ESD的微电子器件。计算设备100容纳系统板2。板2可以包括多个部件,包括但不限于,处理器4和至少一个通信封装6。通信封装耦合到一个或多个天线16。处理器4物理耦合且电耦合到板2。至少一个天线16与通信封装6集成,并且通过该封装而物理耦合且电耦合到板2。在本发明的一些实施方式中,如上所述,使用通硅过孔在管芯上形成部件、控制器、集线器或接口中的任何一个或多个。
取决于其应用,计算设备100可以包括其它部件,其可以或可以不物理耦合且电耦合到板2。这些其它部件包括但不限于易失性存储器(例如,DRAM)8、非易失性存储器(例如,ROM)9、闪存(未示出)、图形处理器12、数字信号处理器(未示出)、密码处理器(未示出)、芯片组14、天线16、显示器18(例如,触摸屏显示器)、触摸屏控制器20、电池22、音频编码解码器(未示出)、视频编码解码器(未示出)、功率放大器24、全球定位系统(GPS)设备26、罗盘28、加速度计(未示出)、陀螺仪(未示出)、扬声器30、相机32和大容量储存设备(例如,硬盘驱动10、光盘(CD)(未示出)、数字多用途盘(DVD)(未示出)等等)。这些部件可以连接到系统板2,安装到系统板,或者与任何其它部件组合。
这些部件中的任何一个或多个可以实现为如本文所述的封装半导体管芯。这里示出的部件可以被组合成单个集成电路管芯,或者可以组合成单个封装。其它部件可以被实现为一个或多个封装中的多个管芯。封装可以彼此直接连接或通过系统板连接。
通信封装6实现了无线和/或有线通信,以用于将数据传送至计算设备100并传送来自计算设备100的数据。术语“无线”及其派生词可以用于描述可以通过使用经过非固态介质的经调制的电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何引线,尽管在一些实施例中它们可以不包含。通信封装6可以实施多个无线或有线标准或协议中的任意一个,包括但不限于,Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、以太网、其派生物、以及被指定为3G、4G、5G及更高的任何其它无线或有线协议。计算设备100可以包括多个通信封装6。例如,第一通信封装6可以专用于近距离无线通信,例如Wi-Fi和蓝牙,第二通信封装6可以专用于远距离无线通信,例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备100的处理器4包括封装在处理器4内的集成电路管芯。术语“处理器”可以指代任何设备或设备的部分,该设备处理来自寄存器和/或存储器的电子数据,以将该电子数据转换为可以储存在寄存器和/或存储器中的其它电子数据。
在各个实施方式中,计算设备100可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在其它实施方式中,计算设备100可以是穿戴式设备,例如手表、眼镜、耳机或健身设备、物联网的节点或处理数据的任何其它电子设备。
实施例可以被实现为一个或多个存储器芯片、控制器、CPU(中央处理单元)、使用母板互连的集成电路或微芯片、专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)的一部分。
对“一个实施例”、“实施例”、“示例性实施例”、“各个实施例”等的提及表示如此描述的本发明的实施例可以包括特定的特征、结构或特性,但不是每个实施例都必须包括该特定特征、结构或特性。此外,一些实施例可以具有针对其它实施例描述的一些特征、全部特征或者没有该特征。
在以下说明书和权利要求书中,可以使用术语“耦合”及其派生词。“耦合”用于表示两个或更多个元件彼此协作或相互作用,但是它们之间可以具有或可以不具有居间的物理或电气部件。
如在权利要求书中所使用的,除非另外指明,对描述共同元件的序数词“第一”、“第二”和“第三”等的使用仅仅表示提及了相似元件的不同实例,而并非旨在暗示如此描述的元件必须在时间、空间、排序上或者以任何其它方式处于给定的顺序。
附图和前面的说明给出了实施例的示例。本领域技术人员将理解,所述元件中的一个或多个元件可以很好地组合成单个功能元件。或者,某些元件可以被分成多个功能元件。来自一个实施例的元件可以被添加到另一实施例。例如,本文描述的过程的顺序可以改变,而不限于本文所述的方式。此外,任何流程图的动作都不需要按照所示的顺序实施;也并非必需执行所有动作。此外,不依赖于其它动作的这些动作可以与其它动作并行执行。实施例的范围绝不受这些具体示例的限制。无论是否在说明书中明确给出,许多变化,例如结构、尺寸和材料的使用的差异,都是可能的。实施例的范围至少与由所附权利要求书所给出的范围一样宽泛。
以下示例涉及另外的实施例。可以将不同实施例的各个特征与包括的一些特征和未包括的其它特征进行不同的组合,以适应各种不同的应用。一些实施例涉及一种装置,其包括:产生电脉冲的脉冲源;耦合到脉冲源的测试脉冲传输线;变压器,其通过传输线耦合到脉冲源并且耦合到测试板的导电迹线,以将电脉冲施加到迹线作为测试脉冲,该测试板连接到被测微电子器件,其中,迹线具有耦合到被测器件的接触部;耦合到脉冲源的抵消脉冲传输线;以及抵消脉冲接触部,其通过抵消脉冲传输线耦合到脉冲源并且在迹线的与变压器相反的一侧上耦合到迹线,以从脉冲源接收抵消信号,并将抵消信号耦合到迹线以抵消测试脉冲的部分。
在一些实施例中,脉冲源包括测试脉冲源和抵消脉冲源。
在一些实施例中,抵消脉冲传输线还包括被选择为匹配测试脉冲传输线和变压器的电感的电感器。
在一些实施例中,抵消脉冲传输线还包括被选择为匹配测试脉冲传输线和变压器的电感的电阻器。
在一些实施例中,抵消脉冲传输线还包括二极管,其将迹线与抵消脉冲传输线去耦合。
在一些实施例中,抵消脉冲接触部是电流接触部。
在一些实施例中,变压器具有直接连接到测试板的导电迹线的次级绕组。
另外的实施例包括可移动引脚,其在变压器和迹线之间,以允许变压器可移除地接触迹线。
在一些实施例中,变压器的次级绕组由迹线的部分组成。
另外的实施例包括第二板,其电耦合到测试板并具有多个接触焊盘,其中,变压器通过第二板的接触焊盘耦合到导电迹线。
一些实施例涉及一种方法,其包括:在脉冲源处产生电脉冲;通过变压器将电脉冲施加到测试板的导电迹线作为测试脉冲,该变压器通过传输线耦合到脉冲源,该测试板连接到被测微电子器件,其中,所述迹线具有耦合到被测器件的接触部;以及将来自抵消脉冲传输线抵消脉冲施加到抵消脉冲接触部,该抵消脉冲传输线耦合到脉冲源,该抵消脉冲接触部在迹线的与变压器相反的一侧上耦合到迹线,以从脉冲源接收抵消信号,并将抵消信号耦合到迹线以抵消测试脉冲的部分。
另外的实施例包括在脉冲源处产生抵消脉冲。
另外的实施例包括使用电感器来阻抗匹配测试脉冲传输线,该电感器被选择为匹配测试脉冲传输线和变压器的电感。
在一些实施例中,施加抵消脉冲包括通过电流接触部将抵消脉冲施加到迹线。
在一些实施例中,施加测试脉冲包括通过直接连接到测试板的导电迹线的变压器的次级绕组来施加测试脉冲。
在一些实施例中,施加测试脉冲包括通过为迹线的部分的变压器的次级绕组来施加测试脉冲。
一些实施例涉及一种装置,测试板,该测试板连接到被测器件,该测试板具有耦合到被测器件的引脚的多个导电迹线;测试控制器,该测试控制器耦合到测试板,以驱动测试板上的信号和电力以模拟被测器件的操作;脉冲源,该脉冲源用于产生电脉冲;测试脉冲传输线,该测试脉冲传输线耦合到脉冲源;变压器,该变压器通过传输线耦合到脉冲源并且耦合到测试板的多个导电迹线中的选定导电迹线,以将电脉冲施加到迹线作为测试脉冲;抵消脉冲传输线,该抵消脉冲传输线耦合到脉冲源;以及抵消脉冲接触部,该抵消脉冲接触部通过抵消脉冲传输线耦合到脉冲源并且在选定迹线的与变压器相反的一侧上耦合到选定迹线,以从脉冲源接收抵消信号,并且将抵消信号耦合到迹线以抵消测试脉冲的部分。
在一些实施例中,抵消脉冲传输线包括被选择为匹配测试脉冲传输线和变压器的电感的电感器,被选择为匹配测试脉冲传输线和变压器的电感的电阻器,以及用于将迹线与抵消脉冲传输线去耦合的二极管。
在一些实施例中,变压器具有直接连接到测试板的导电迹线的次级绕组。
另外的实施例包括电耦合到测试板并具有多个接触焊盘的第二板,其中,变压器通过第二板的接触焊盘耦合到选定导电迹线。
Claims (20)
1.一种装置,包括:
脉冲源,所述脉冲源用于产生电脉冲;
测试脉冲传输线,所述测试脉冲传输线耦合到所述脉冲源;
变压器,所述变压器通过所述传输线耦合到所述脉冲源并且耦合到测试板的导电迹线,以将所述电脉冲施加到所述迹线作为测试脉冲,所述测试板连接到被测微电子器件,其中,所述迹线具有耦合到所述被测器件的接触部;
抵消脉冲传输线,所述抵消脉冲传输线耦合到所述脉冲源;以及
抵消脉冲接触部,所述抵消脉冲接触部通过所述抵消脉冲传输线耦合到所述脉冲源并且在所述迹线的与所述变压器相反的一侧上耦合到所述迹线,以从所述脉冲源接收抵消信号,并将所述抵消信号耦合到所述迹线以抵消所述测试脉冲的部分。
2.根据权利要求1所述的装置,其中,所述脉冲源包括测试脉冲源和抵消脉冲源。
3.根据权利要求1或2所述的装置,其中,所述抵消脉冲传输线还包括被选择为匹配所述测试脉冲传输线和所述变压器的电感的电感器。
4.根据权利要求1至3中任一项或多项所述的装置,其中,所述抵消脉冲传输线还包括被选择为匹配所述测试脉冲传输线和所述变压器的电感的电阻器。
5.根据权利要求1至4中任一项或多项所述的装置,其中,所述抵消脉冲传输线还包括二极管以将所述迹线与所述抵消脉冲传输线去耦合。
6.根据权利要求1至5中任一项或多项所述的装置,其中,所述抵消脉冲接触部是电流接触部。
7.根据权利要求1至6中任一项或多项所述的装置,其中,所述变压器具有直接连接到所述测试板的所述导电迹线的次级绕组。
8.根据权利要求1至7中任一项或多项所述的装置,还包括可移动引脚,所述可移动引脚在所述变压器和所述迹线之间,以允许所述变压器可移除地接触所述迹线。
9.根据权利要求1至8中任一项或多项所述的装置,其中,所述变压器的所述次级绕组由所述迹线的部分组成。
10.根据权利要求1至9中任一项或多项所述的装置,还包括电耦合到所述测试板并具有多个接触焊盘的第二板,其中,所述变压器通过所述第二板的接触焊盘耦合到所述导电迹线。
11.一种方法,包括:
在脉冲源处产生电脉冲;
通过变压器将所述电脉冲施加到测试板的导电迹线作为测试脉冲,所述变压器通过传输线耦合到所述脉冲源,所述测试板连接到被测微电子器件,其中,所述迹线具有耦合到所述被测器件的接触部;以及
将来自抵消脉冲传输线的抵消脉冲施加到抵消脉冲接触部,所述抵消脉冲传输线耦合到所述脉冲源,所述抵消脉冲接触部在所述迹线的与所述变压器相反的一侧上耦合到所述迹线,以从所述脉冲源接收抵消信号,并将所述抵消信号耦合到所述迹线以抵消所述测试脉冲的部分。
12.根据权利要求11所述的方法,还包括在所述脉冲源处产生所述抵消脉冲。
13.根据权利要求11或12所述的方法,还包括使用被选择为匹配所述测试脉冲传输线和所述变压器的电感的电感器来阻抗匹配所述测试脉冲传输线。
14.根据权利要求11至13中任一项或多项所述的方法,其中,施加所述抵消脉冲包括通过电流接触部将所述抵消脉冲施加到所述迹线。
15.根据权利要求11至14中任一项或多项所述的方法,其中,施加所述测试脉冲包括通过所述变压器的次级绕组施加所述测试脉冲,所述次级绕组直接连接到所述测试板的所述导电迹线。
16.根据权利要求11至15中任一项或多项所述的方法,其中,施加所述测试脉冲包括通过所述变压器的次级绕组施加所述测试脉冲,所述次级绕组为所述迹线的部分。
17.一种装置,包括:
测试板,所述测试板连接到被测器件,所述测试板具有耦合到所述被测器件的引脚的多个导电迹线;
测试控制器,所述测试控制器耦合到所述测试板,以驱动所述测试板上的信号和电力以模拟所述被测器件的操作;
脉冲源,所述脉冲源用于产生电脉冲;
测试脉冲传输线,所述测试脉冲传输线耦合到所述脉冲源;
变压器,所述变压器通过所述传输线耦合到所述脉冲源并且耦合到所述测试板的所述多个导电迹线中的选定导电迹线,以将所述电脉冲施加到所述迹线作为测试脉冲;
抵消脉冲传输线,所述抵消脉冲传输线耦合到所述脉冲源;以及
抵消脉冲接触部,所述抵消脉冲接触部通过所述抵消脉冲传输线耦合到所述脉冲源并且在所述选定迹线的与所述变压器相反的一侧上耦合到所述选定迹线,以从所述脉冲源接收抵消信号,并且将所述抵消信号耦合到所述迹线以抵消所述测试脉冲的部分。
18.根据权利要求17所述的装置,其中,所述抵消脉冲传输线还包括:
电感器,所述电感器被选择为匹配所述测试脉冲传输线和所述变压器的电感;
电阻器,所述电阻器被选择为匹配所述测试脉冲传输线和所述变压器的电感;以及
二极管,所述二极管用于将所述迹线与所述抵消脉冲传输线去耦合。
19.根据权利要求17或18所述的装置,其中,所述变压器具有次级绕组,所述次级绕组直接连接到所述测试板的所述导电迹线。
20.根据权利要求17、18或19所述的装置,还包括电耦合到所述测试板并具有多个接触焊盘的第二板,其中,所述变压器通过所述第二板的接触焊盘耦合到所述选定导电迹线。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2015/036265 WO2016204749A1 (en) | 2015-06-17 | 2015-06-17 | Directional pulse injection into a microelectronic system for electrostatic test |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107667296A true CN107667296A (zh) | 2018-02-06 |
CN107667296B CN107667296B (zh) | 2021-01-05 |
Family
ID=57546399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580079936.0A Active CN107667296B (zh) | 2015-06-17 | 2015-06-17 | 定向脉冲注入微电子系统中用于静电测试 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10082534B2 (zh) |
CN (1) | CN107667296B (zh) |
TW (1) | TWI719021B (zh) |
WO (1) | WO2016204749A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10082534B2 (en) * | 2015-06-17 | 2018-09-25 | Intel IP Corporation | Directional pulse injection into a microelectronic system for electrostatic test |
TWI676040B (zh) * | 2018-08-08 | 2019-11-01 | 致茂電子股份有限公司 | 半導體積體電路測試系統及其半導體積體電路測試裝置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3343563A1 (de) * | 1983-12-01 | 1985-06-13 | Metallgesellschaft Ag, 6000 Frankfurt | Verfahren zum erfassen von durchschlaegen bei einem elektrofilter |
US20070216432A1 (en) * | 2006-03-20 | 2007-09-20 | Microprobe, Inc. | Space transformers employing wire bonds for interconnections with fine pitch contacts |
CN201108819Y (zh) * | 2007-09-26 | 2008-09-03 | 中国科学院大连化学物理研究所 | 精密高压脉冲静电式微胶囊制备仪 |
CN102607720A (zh) * | 2012-03-02 | 2012-07-25 | 北京航空航天大学 | 一种测量光程的方法和系统 |
CN103068492A (zh) * | 2010-09-30 | 2013-04-24 | 松下电器产业株式会社 | 静电雾化装置 |
CN103499749A (zh) * | 2013-10-15 | 2014-01-08 | 中国电子科技集团公司第三十八研究所 | 一种静电检测装置 |
CN103580500A (zh) * | 2013-11-06 | 2014-02-12 | 苏州泰思特电子科技有限公司 | 一种小功率高压发生装置 |
US20140333339A1 (en) * | 2013-05-13 | 2014-11-13 | Benjamin Orr | Board, integrated circuit testing arrangement, and method for operating an integrated circuit |
CN104201930A (zh) * | 2014-08-26 | 2014-12-10 | 江苏科技大学 | 静电除尘用脉冲高压电源系统及高压脉冲电路设计方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3510690A (en) * | 1967-07-17 | 1970-05-05 | Tektronix Inc | Transmission line coupled tunnel diode pulse generator |
US5519327A (en) * | 1994-06-10 | 1996-05-21 | Vlsi Technology, Inc. | Pulse circuit using a transmission line |
US5804977A (en) * | 1997-04-23 | 1998-09-08 | Consiglio; Rosario J. | Transmission line pulser discharge circuit |
US6429674B1 (en) * | 1999-04-28 | 2002-08-06 | Jon E. Barth | Pulse circuit |
DE10339924B4 (de) * | 2003-08-29 | 2011-05-05 | Infineon Technologies Ag | ESD-Testanordnung und Verfahren |
GB0412717D0 (en) * | 2004-06-08 | 2004-07-07 | Sp Electric Ltd | A method and a device for determining the location of a partial discharge (PD) |
US7274545B2 (en) * | 2005-05-17 | 2007-09-25 | Texas Instruments Incorporated | ESD clamp with “trailing pulse” suppression |
US7545152B2 (en) * | 2006-01-11 | 2009-06-09 | Thermo Fisher Scientific, Inc. | Transmission line pulse measurement system for measuring the response of a device under test |
US7560948B2 (en) * | 2006-01-11 | 2009-07-14 | Thermo Keytek LLC | Circuit for minimizing or eliminating pulse anomalies in human body model electrostatic discharge tests |
US20080315891A1 (en) * | 2007-05-14 | 2008-12-25 | Evan Grund | Transmission line pulse testing with reflection control |
US7830040B2 (en) * | 2007-05-15 | 2010-11-09 | Sci-Eng Solutions, LLC | Coiled transmission line pulse generators |
US8278936B2 (en) * | 2007-11-23 | 2012-10-02 | Evan Grund | Test circuits and current pulse generator for simulating an electrostatic discharge |
WO2009103315A1 (en) * | 2008-02-20 | 2009-08-27 | Verigy (Singapore) Pte. Ltd. | System, method and computer program for detecting an electrostatic discharge event |
US8033012B2 (en) * | 2008-03-07 | 2011-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating a semiconductor test probe card space transformer |
GB2488515B (en) * | 2011-02-11 | 2015-05-20 | Teraview Ltd | A test system |
US9405035B2 (en) * | 2012-01-10 | 2016-08-02 | Halliburton Energy Services, Inc. | Enhanced transmitter and method for a nuclear magnetic resonance logging tool |
US9829526B2 (en) * | 2012-02-21 | 2017-11-28 | Texas Instruments Incorporated | Transmission line pulsing |
WO2013127370A1 (zh) * | 2012-03-02 | 2013-09-06 | 北京航空航天大学 | 一种光异步采样信号测量的方法和系统 |
KR101888983B1 (ko) * | 2012-06-08 | 2018-08-16 | 삼성전자주식회사 | 피시험 단말기에 대한 자동화 테스트 장치 및 방법 |
US9213048B2 (en) * | 2012-08-02 | 2015-12-15 | Texas Instruments Incorporated | System and method for testing an electronic device |
US9274155B2 (en) * | 2012-09-25 | 2016-03-01 | International Business Machines Corporation | Cancellation of secondary reverse reflections in a very-fast transmission line pulse system |
US9671448B2 (en) * | 2012-12-28 | 2017-06-06 | Illinois Tool Works Inc. | In-tool ESD events monitoring method and apparatus |
US9726707B1 (en) * | 2013-06-12 | 2017-08-08 | Jon E. Barth | Controlled impedance charged device tester |
US9684029B2 (en) * | 2014-10-06 | 2017-06-20 | International Business Machines Corporation | Transmission line pulse and very fast transmission line pulse reflection control |
US10082534B2 (en) * | 2015-06-17 | 2018-09-25 | Intel IP Corporation | Directional pulse injection into a microelectronic system for electrostatic test |
-
2015
- 2015-06-17 US US15/029,066 patent/US10082534B2/en not_active Expired - Fee Related
- 2015-06-17 WO PCT/US2015/036265 patent/WO2016204749A1/en active Application Filing
- 2015-06-17 CN CN201580079936.0A patent/CN107667296B/zh active Active
-
2016
- 2016-05-02 TW TW105113654A patent/TWI719021B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3343563A1 (de) * | 1983-12-01 | 1985-06-13 | Metallgesellschaft Ag, 6000 Frankfurt | Verfahren zum erfassen von durchschlaegen bei einem elektrofilter |
US20070216432A1 (en) * | 2006-03-20 | 2007-09-20 | Microprobe, Inc. | Space transformers employing wire bonds for interconnections with fine pitch contacts |
CN201108819Y (zh) * | 2007-09-26 | 2008-09-03 | 中国科学院大连化学物理研究所 | 精密高压脉冲静电式微胶囊制备仪 |
CN103068492A (zh) * | 2010-09-30 | 2013-04-24 | 松下电器产业株式会社 | 静电雾化装置 |
CN102607720A (zh) * | 2012-03-02 | 2012-07-25 | 北京航空航天大学 | 一种测量光程的方法和系统 |
US20140333339A1 (en) * | 2013-05-13 | 2014-11-13 | Benjamin Orr | Board, integrated circuit testing arrangement, and method for operating an integrated circuit |
CN103499749A (zh) * | 2013-10-15 | 2014-01-08 | 中国电子科技集团公司第三十八研究所 | 一种静电检测装置 |
CN103580500A (zh) * | 2013-11-06 | 2014-02-12 | 苏州泰思特电子科技有限公司 | 一种小功率高压发生装置 |
CN104201930A (zh) * | 2014-08-26 | 2014-12-10 | 江苏科技大学 | 静电除尘用脉冲高压电源系统及高压脉冲电路设计方法 |
Non-Patent Citations (1)
Title |
---|
朱武 等: "高压静电放电发生器的研制", 《上海电力学院学报》 * |
Also Published As
Publication number | Publication date |
---|---|
TWI719021B (zh) | 2021-02-21 |
US20170168110A1 (en) | 2017-06-15 |
CN107667296B (zh) | 2021-01-05 |
WO2016204749A1 (en) | 2016-12-22 |
TW201700982A (zh) | 2017-01-01 |
US10082534B2 (en) | 2018-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8806400B1 (en) | System and method of testing through-silicon vias of a semiconductor die | |
Bogatin | Signal and Power Integrity-Simplified: Signa Integ Simpl Secon E_2 | |
CN105393308A (zh) | 使用在锁存器中存储的测试码的感测放大器偏移电压减小 | |
US9952280B2 (en) | Electronic device with chip-on-film package | |
US8024630B2 (en) | Debugging module for electronic device and method thereof | |
Voldman | Electrical Overstress (EOS): Devices, Circuits and Systems | |
US9853446B2 (en) | Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection | |
Meng et al. | Piecewise-linear model with transient relaxation for circuit-level ESD simulation | |
CN107667296A (zh) | 定向脉冲注入微电子系统中用于静电测试 | |
Wang et al. | A new behavioral model of gate-grounded NMOS for simulating snapback characteristics | |
CN104316874B (zh) | 电磁继电器抗电磁脉冲干扰测试装置及方法 | |
WO2014022416A1 (en) | System and method to perform scan testing using a pulse latch with a blocking gate | |
Scheier et al. | Simulation of ESD thermal failures and protection strategies on system level | |
Xiong et al. | Enhanced IC modeling methodology for system-level ESD simulation | |
US8386229B1 (en) | Integrated circuit package component and ball grid array simulation model | |
Chan et al. | Signal/power integrity co-simulation of DDR3 memory module | |
Gossner et al. | System efficient ESD design | |
CN103197222B (zh) | 晶体管漏电流的测试方法 | |
CN111161788A (zh) | 一种存储器的老炼测试装置 | |
Thomson | Investigation of system-level ESD induced soft failures | |
Kim et al. | Signal integrity design and analysis of a multilayer test interposer for LPDDR4 memory test with silicone rubber-based sheet contact | |
Zhou et al. | System level ESD simulation in SPICE: a holistic approach | |
Shukla et al. | Charged device model reliability of three-dimensional integrated circuits | |
Shukla | Predictive transient circuit simulations of charged device model ESD events in system in package chips | |
Tsukioka et al. | Interaction of RF DPI with ESD protection devices in EMS testing of IC chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210629 Address after: California, USA Patentee after: INTEL Corp. Address before: California, USA Patentee before: INTEL IP Corp. |