CN107666329B - 精确的信号摆幅抑制检测器 - Google Patents

精确的信号摆幅抑制检测器 Download PDF

Info

Publication number
CN107666329B
CN107666329B CN201710425599.7A CN201710425599A CN107666329B CN 107666329 B CN107666329 B CN 107666329B CN 201710425599 A CN201710425599 A CN 201710425599A CN 107666329 B CN107666329 B CN 107666329B
Authority
CN
China
Prior art keywords
input
detector
valley
refresh
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710425599.7A
Other languages
English (en)
Other versions
CN107666329A (zh
Inventor
张旭
赛马克·德尔沙特伯
艾哈迈德·亚兹迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN107666329A publication Critical patent/CN107666329A/zh
Application granted granted Critical
Publication of CN107666329B publication Critical patent/CN107666329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/341—Muting when no signals or only weak signals are present
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/06—Measuring depth of modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种抑制检测器，包括：输入端，其被配置成接收输入信号；峰值检测器，其连接到所述输入端，所述峰值检测器被配置成检测所述输入信号的最大值，其中所述峰值检测器包括刷新输入端，所述刷新输入端被配置成接收刷新信号以刷新所述峰值检测器的输出；谷值检测器，其连接到所述输入端，所述谷值检测器被配置成检测所述输入信号的最小值，其中所述谷值检测器包括刷新输入端，所述刷新输入端被配置成接收所述刷新信号以刷新所述谷值检测器的输出；以及比较器，其包括第一信号输入端，连接到所述峰值检测器的输出端，第二输入端，连接到所述谷值检测器的输出端，以及第一参考输入端，其中所述比较器被配置成将所述峰值检测器的输出和所述谷值检测器的输出之间的差与在所述第一参考输入端接收到的参考值比较，并且配置成基于所述比较产生输出。

Description

精确的信号摆幅抑制检测器
技术领域
本文中所公开的各种示例性实施例大体上涉及信号摆幅抑制检测器和方法。
背景技术
抑制(squelch)是一种用以在没有足够强的期望输入信号的情况下控制接收器的输出的电路功能。抑制应用于各种通信系统中。
发明内容
各种示例性实施例的简要概述在下文呈现。在以下概述中可以做出一些简化和省略，该概述意在突出并介绍各种示例性实施例的一些方面，但不限制本发明的范围。足以允许本领域普通技术人员产生且使用本发明性概念的示例性实施例的详细描述将随后在后续部分呈现。
各种示例性实施例涉及一种抑制检测器，包括：输入端，其被配置成接收输入信号；峰值检测器，其连接到所述输入端，所述峰值检测器被配置成检测所述输入信号的最大值，其中所述峰值检测器包括刷新输入端，所述刷新输入端被配置成接收刷新信号以刷新所述峰值检测器的输出；谷值检测器，其连接到所述输入端，所述谷值检测器被配置成检测所述输入信号的最小值，其中所述谷值检测器包括刷新输入端，所述刷新输入端被配置成接收所述刷新信号以刷新所述谷值检测器的输出；以及比较器，其包括第一信号输入端，连接到所述峰值检测器的输出端；第二输入端，连接到所述谷值检测器的输出端，以及第一参考输入端，其中所述比较器被配置成将所述峰值检测器的输出和所述谷值检测器的输出之间的差与在第一参考输入端接收到的参考值比较，并且配置成基于所述比较产生输出。
各种实施例进一步涉及产生抑制指示符的方法，包括：接收输入信号；通过峰值检测器检测输入信号的最大值；通过谷值检测器检测输入信号的最小值；将检测到的最大值和检测到的最小值之间的差与参考值比较；基于检测到的最大值和检测到的最小值之间的差和参考值确定抑制指示符。
各种实施例进一步涉及抑制检测器，包括：输入端，其被配置成接收输入信号；峰值检测器，其连接到所述输入端，所述峰值检测器被配置成检测所述输入信号的最大值，其中所述峰值检测器包括刷新输入端，所述刷新输入端被配置成接收刷新信号以刷新所述峰值检测器的输出，其中所述峰值检测器包括刷新开关和峰值采样电容器，并且所述刷新开关被配置成基于所述刷新信号将所述峰值采样电容器放电；谷值检测器，其连接到所述输入端，所述谷值检测器被配置成检测所述输入信号的最小值，其中所述谷值检测器包括刷新输入端，所述刷新输入端被配置成接收所述刷新信号以刷新所述谷值检测器的输出，其中所述谷值检测器包括刷新开关和谷值采样电容器，并且所述刷新开关被配置成基于所述刷新信号将所述谷值采样电容器放电；比较器，其包括第一信号输入端，连接到所述峰值检测器的输出端，第二输入端，连接到所述谷值检测器的输出端，以及第一参考输入端，其中所述比较器被配置成将所述峰值检测器的输出和所述谷值检测器的输出之间的差与在所述第一参考输入端接收到的参考值比较，并且配置成基于所述比较产生输出。
附图说明
为了更好地理解各种示例性实施例，参看附图，其中：
图1示出抑制检测器的实施例；
图2示出输入信号、刷新信号和输出信号的时序；
图3示出峰值检测器的实施例；以及
图4示出谷值检测器的实施例。
为了便于理解，相同参考标号用于表示具有大体上相同或类似结构和/或大体上相同或类似功能的元件。
具体实施方式
描述和图式说明本发明的原理。因此将了解，本领域的技术人员将能够设计各种布置，尽管本文中未明确地描述或示出所述布置，但其体现了本发明的原理且包括在其范围内。此外，本文中所述的所有例子主要明确地意在用于教学目的以辅助读者理解本发明的原理及由发明人所提供的概念，从而深化所属领域，且所有例子不应解释为限于此类特定所述例子及条件。另外，除非另外指明(例如，“或另外”或“或在替代方案中”)，否则如本文所使用的术语“或”指代非排他性的“或”(即，“和/或”)。并且，本文所描述的各种实施例不一定相互排斥，因为一些实施例可与一或多个其它实施例组合从而形成新的实施例。
通信标准，(例如)通用串行总线(USB)电力传递(PD)，需要能够从噪声中识别信号的收发器。一般是通过包括峰值检测器和比较器的抑制检测器执行这些任务。这种传统的抑制检测器监视AC耦合的输入的幅值。然而，信号的占空比失真、电压不对称性和泄漏放电路径会明显地降低检测精确度。例如，高频正弦信号的现有抑制检测器对于任意信号不太有效，任意信号具有占空比失真、变化的频率、变化的共模等等。此外，用于差分信号的抑制检测方法仅仅适合于具有高精确度的差分输入信号。为了让这些抑制检测方法对单端信号起作用，需要差分到单端转换，这样会明显地降低精确度。此外，当共模变化时，差分到单端转换会存在错误。
将描述检测输入信号的摆幅的抑制检测器的实施例。这个抑制检测器可以包括峰值检测器、谷值检测器和差分比较器。抑制检测器的输入可以被输入到包括或不包括电平移位器的峰值检测器和谷值检测器。接着峰值检测器和谷值检测器的输出被施加到差分比较器，其中峰值检测器和谷值检测器的电压差与参考电压差比较。为了实现精确的检测，在峰值检测器或谷值检测器中都没有恒定放电路径。使用刷新机构更新信号摆幅，该刷新机构周期性地给峰值检测器和谷值检测器的采样电容器放电。
可以应用本文所述的实施例的一个例子是使用配置信道(CC)线上的双相符号编码(BMC)代码的USB PD通信。这些实施例进一步可以应用于任何其它需要监视输入的AC摆幅的抑制检测器的数据通信。
使用峰值检测器和谷值检测器对输入信号采样，会得到对于信号的占空比失真和不对称性不敏感的摆幅测量。此外，输入可以DC耦合到抑制检测器而不是AC耦合。此外，所提出的刷新机构能消除精确度与工作频率之间的取舍。并且，由于连接到采样电容器的恒定放电路径，周期性地采样并刷新输入摆幅以避免不精确性。
图1示出抑制检测器的实施例。抑制检测器100可以包括电平移位器110、摆幅检测器115和差分比较器140。摆幅检测器115可以包括峰值检测器120、谷值检测器125和刷新输入端150。
抑制检测器100在电平移位器110处接收输入信号105。电平移位器可以使输入信号105的电平移位。如下文将进一步描述的，电平移位器100是任选的。输入信号105(无论电平是否移位)被输入到摆幅检测器115。摆幅检测器115将输入信号105输入到峰值检测器120和谷值检测器125。峰值检测器120输出输入信号的最大值。谷值检测器125输出输入信号的最小值。为了保持最大和最小输入值电流，可以在刷新输入端150接收刷新信号以复位输入信号的最大值和最小值。
摆幅检测器115将来自峰值检测器120的最大输入值和来自谷值检测器的最小输入值输出到差分比较器130。差分比较器130还可以分别在参考高输入端140和参考低输入端145处接收参考值refH和refL。差分比较器130接着可将来自峰值检测器120和谷值检测器125的输出之间的差与refH值和refL值之间的差比较，并且差分比较器130产生输出或指示符，其指示来自峰值检测器120的输出与来自谷值检测器125的输出之间的差(即，摆幅)是大于还是小于refH值和refL值之间的差。当摆幅小于refH值和refL值之间的差时，于是可以应用抑制。
应注意，差分比较器可以替代地仅仅包括单一参考输入端，其接收与摆幅比较用的参考值。
如上文所述，电平移位器110的使用是任选的。如果出现以下情况则可以使用电平移位器：1)电路非理想性情况((例如)检测器和比较器中的p沟道金属氧化物半导体场效应晶体管(PMOS)差分对的负偏置温度不稳定性(NBTI)效应)产生的不精确性大于电平移位器导致的不精确性，因为峰值检测器120、谷值检测器125和差分比较器130可能采用n沟道金属氧化物半导体场效应晶体管(NMOS)差分对而非PMOS对；或者2)按照C型和PD型USB规范的规定，输入引脚具有严格的泄漏要求。
图2示出输入信号、刷新信号和输出信号的时序。输入信号205示出为脉冲信号，但是可以是任何类型的输入信号。刷新信号210具有刷新周期。当接收到刷新信号210时，通过复位输入信号205的最小测量值和最大测量值来刷新峰值检测器120和谷值检测器125。输出信号可以具有数据就绪时间(如曲线图215指示)，在这个时间期间，输出信号不具有有效值，因为在刷新发生之后摆幅检测器115的输出必须稳定下来。刷新周期基于数据就绪时间具有最小值。最大刷新周期将受到抑制检测器100接收到的特定输入通信信号105驱动。此外，抑制检测器100的输出可以在刷新并且在数据就绪时间期间维持其输出值，直到摆幅检测器115的输出值稳定下来为止。
图3示出峰值检测器的实施例。峰值检测器120可以包括输入端305、峰值开关310、峰值比较器315、电阻器320、峰值采样电容器325、放电开关330和峰值输出端335。峰值检测器120在其输入端305接收输入信号，接着输入信号被馈送到峰值比较器315的正输入端和峰值开关310。峰值开关310将输入端305连接到电阻器320并且受到峰值比较器315的输出信号的控制。电阻器320进一步连接到峰值采样电容器325。如图所示，电阻器320和峰值采样电容器325还连接到峰值比较器315的负输入端。放电开关330连接到峰值采样电容器325。
峰值检测器120如下工作。输入信号被施加到峰值比较器315。峰值比较器315将输入电压与峰值采样电容器325上的电压比较。当输入电压大于峰值采样电容器325上的电压时，峰值比较器315向峰值开关310输出信号，该信号使峰值开关310闭合。当峰值开关310闭合时，输入电压接着被充电到峰值采样电容器325上。一旦输入信号电压变成小于峰值采样电容器325上的电压，峰值比较器315就输出使峰值开关310断开的信号。因此，峰值采样电容器325上的电压指示来自输入信号的最大电压。在峰值检测器120工作时，当接收到的新峰值输入电压时，它将大于峰值采样电容器325上的电压，从而使得峰值比较器315闭合峰值开关310，从而使得输入电压可施加到峰值采样电容器325。因此，峰值采样电容器325现在指示输入电压的新最大值。当接收到刷新信号时，刷新开关330闭合以将峰值采样电容器325放电到参考电平，参考电平也可以是接地电平或输入信号的DC电平。因此，峰值采样电容器325的放电路径受到刷新信号的控制。
图4示出谷值检测器的实施例。谷值检测器125可以包括输入端405、谷值开关410、谷值比较器415、电阻器420、谷值采样电容器425、放电开关430和谷值输出端435。谷值检测器125在其输入端405接收输入信号，输入信号接着被馈送到谷值比较器415的负输入端和谷值开关410。谷值开关410将输入端405连接到电阻器420，并且受到谷值比较器415的输出信号的控制。电阻器420进一步连接到谷值采样电容器425。如图所示，电阻器420和谷值采样电容器425还连接到谷值比较器415的正输入端。放电开关430连接到谷值采样电容器425。
谷值检测器125如下工作。输入信号施加到谷值比较器415。谷值比较器415将输入电压与谷值采样电容器425上的电压比较。当输入电压小于谷值采样电容器435上的电压时，谷值比较器415向谷值开关410输出信号，该信号使谷值开关410闭合。当谷值开关410闭合时，输入电压接着被充电到谷值采样电容器425上。一旦输入信号电压变成大于谷值采样电容器425上的电压，谷值比较器415就输出使谷值开关410断开的信号。因此，谷值采样电容器425上的电压指示来自输入信号的最小电压。在谷值检测器125工作时，当接收到新的最小输入电压时，它将小于谷值采样电容器425上的电压，从而使得谷值比较器415闭合谷值开关410，从而使得输入电压可施加到谷值采样电容器425。因此，谷值采样电容器425现在指示输入电压的新最小值。当接收到刷新信号时，刷新开关430闭合以将谷值采样电容器425放电到参考电平，参考电平也可以是接地电平或输入信号的DC电平。因此，谷值采样电容器425的放电路径受到刷新信号的控制。
摆幅检测器115中还可以使用其它可以刷新的峰值检测器和谷值检测器。
尽管已经具体参考各种示例性实施例的特定示例性方面来详细地描述各种示例性实施例，但应理解，本发明能够容许其它实施例且其细节能够容许在各种显而易见的方面的修改。如对本领域的技术人员显而易见的，在保持本发明的精神和范围内的同时可以实现变化和修改。因此，上述公开内容、描述和图式仅出于说明性目的并且并不以任何方式限制本发明，本发明仅由权利要求书限定。

Claims (9)

1.一种抑制检测器，其特征在于包括：
输入端，其被配置成接收输入信号；
峰值检测器，其连接到所述输入端，所述峰值检测器被配置成检测所述输入信号的最大值，其中所述峰值检测器包括刷新输入端，所述刷新输入端被配置成接收刷新信号以刷新所述峰值检测器的输出；
谷值检测器，其连接到所述输入端，所述谷值检测器被配置成检测所述输入信号的最小值，其中所述谷值检测器包括刷新输入端，所述刷新输入端被配置成接收所述刷新信号以刷新所述谷值检测器的输出；
比较器，其包括第一信号输入端，连接到所述峰值检测器的输出端，第二输入端，连接到所述谷值检测器的输出端，以及第一参考输入端，其中所述比较器被配置成将所述峰值检测器的输出和所述谷值检测器的输出之间的差与在所述第一参考输入端接收到的参考值比较，并且配置成基于所述比较产生输出；
所述比较器进一步包括第二参考输入端，并且所述比较器被配置成将所述峰值检测器的输出和所述谷值检测器的输出之间的差与在所述第一参考输入端接收到的参考值和在所述第二输入端接收到的参考值之间的差比较。
2.根据权利要求1所述的抑制检测器，其特征在于进一步包括连接到所述输入端的电平移位器，所述电平移位器被配置成使所述输入信号的电平移位。
3.根据权利要求1所述的抑制检测器，其特征在于所述峰值检测器包括刷新开关和峰值采样电容器，其中所述刷新开关被配置成基于所述刷新信号将所述峰值采样电容器放电。
4.根据权利要求1所述的抑制检测器，其特征在于所述谷值检测器包括刷新开关和谷值采样电容器，其中所述刷新开关被配置成基于所述刷新信号将所述谷值采样电容器放电。
5.根据权利要求1所述的抑制检测器，其特征在于当所述峰值检测器的输出与所述谷值检测器的输出之间的差小于在所述第一参考输入端接收到的所述参考值时，所述比较器的输出指示要应用抑制。
6.一种产生抑制指示符的方法，其特征在于包括：
接收输入信号；
通过峰值检测器检测所述输入信号的最大值；
通过谷值检测器检测所述输入信号的最小值；
将所述检测到的最大值和所述检测到的最小值之间的差与参考值比较；
基于所述检测到的最大值和所述检测到的最小值之间的所述差和参考值确定抑制指示符；
其中所述参考值是高参考值(refH)和低参考值(refL)的差。
7.根据权利要求6所述的方法，其特征在于进一步包括基于刷新信号刷新所述输入信号的最大值和所述输入信号的最小值。
8.一种抑制检测器，其特征在于包括：
输入端，其被配置成接收输入信号；
峰值检测器，其连接到所述输入端，所述峰值检测器被配置成检测所述输入信号的最大值，其中所述峰值检测器包括刷新输入端，所述刷新输入端被配置成接收刷新信号以刷新所述峰值检测器的输出，其中所述峰值检测器包括刷新开关和峰值采样电容器，并且所述刷新开关被配置成基于所述刷新信号将所述峰值采样电容器放电；
谷值检测器，其连接到所述输入端，所述谷值检测器被配置成检测所述输入信号的最小值，其中所述谷值检测器包括刷新输入端，所述刷新输入端被配置成接收所述刷新信号以刷新所述谷值检测器的输出，其中所述谷值检测器包括刷新开关和谷值采样电容器，并且所述刷新开关被配置成基于所述刷新信号将所述谷值采样电容器放电；
比较器，其包括第一信号输入端，连接到所述峰值检测器的输出端，第二输入端，连接到所述谷值检测器的输出端，以及第一参考输入端，其中所述比较器被配置成将所述峰值检测器的输出和所述谷值检测器的输出之间的差与在所述第一参考输入端接收到的参考值比较，并且配置成基于所述比较产生输出；
所述比较器进一步包括第二参考输入端，并且所述比较器被配置成将所述峰值检测器的输出和所述谷值检测器的输出之间的差与在所述第一参考输入端接收到的参考值和在所述第二输入端接收到的参考值之间的差比较。
9.根据权利要求8所述的抑制检测器，其特征在于进一步包括连接到所述输入端的电平移位器，所述电平移位器被配置成使所述输入信号的电平移位。
CN201710425599.7A 2016-07-28 2017-06-07 精确的信号摆幅抑制检测器 Active CN107666329B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/222,561 US9729132B1 (en) 2016-07-28 2016-07-28 Precise signal swing squelch detector
US15/222,561 2016-07-28

Publications (2)

Publication Number Publication Date
CN107666329A CN107666329A (zh) 2018-02-06
CN107666329B true CN107666329B (zh) 2021-05-11

Family

ID=59337441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710425599.7A Active CN107666329B (zh) 2016-07-28 2017-06-07 精确的信号摆幅抑制检测器

Country Status (3)

Country Link
US (1) US9729132B1 (zh)
EP (1) EP3276826B1 (zh)
CN (1) CN107666329B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11378600B2 (en) * 2020-07-20 2022-07-05 Nxp B.V. Squelch and disconnect detector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2101458A (en) * 1981-06-15 1983-01-12 Israel Electronics Corp Squelch circuitry for receivers
US4414689A (en) * 1981-06-09 1983-11-08 Rockwell International Corporation Squelch circuit
US4634895A (en) * 1984-07-11 1987-01-06 At&T Bell Laboratories CMOS peak detector and AC filter
US5491434A (en) * 1994-12-05 1996-02-13 Motorola, Inc. Circuit and method of differential amplitude detection
CN1633691A (zh) * 2002-03-11 2005-06-29 松下电器产业株式会社 信号处理装置以及信号处理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998289A (en) * 1988-06-02 1991-03-05 Motorola, Inc. Signal integrity control technique for an RF communication system
US7586336B2 (en) * 2006-01-23 2009-09-08 Seiko Epson Corporation Method and circuit for squelch detection in serial communications
ITTO20060515A1 (it) * 2006-07-14 2008-01-15 St Microelectronics Srl "dispositivo per rivelare il valore di picco di un segnale"
JP5207720B2 (ja) * 2007-12-07 2013-06-12 ルネサスエレクトロニクス株式会社 Ｏｏｂ検出回路およびシリアルａｔａシステム
KR101081365B1 (ko) * 2009-12-28 2011-11-08 포항공과대학교 산학협력단 스퀄치 감지 회로
US8538362B2 (en) 2010-07-16 2013-09-17 Qualcomm Incorporated Squelch detection circuit and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414689A (en) * 1981-06-09 1983-11-08 Rockwell International Corporation Squelch circuit
GB2101458A (en) * 1981-06-15 1983-01-12 Israel Electronics Corp Squelch circuitry for receivers
US4634895A (en) * 1984-07-11 1987-01-06 At&T Bell Laboratories CMOS peak detector and AC filter
US5491434A (en) * 1994-12-05 1996-02-13 Motorola, Inc. Circuit and method of differential amplitude detection
CN1633691A (zh) * 2002-03-11 2005-06-29 松下电器产业株式会社 信号处理装置以及信号处理方法

Also Published As

Publication number Publication date
CN107666329A (zh) 2018-02-06
EP3276826A3 (en) 2018-05-02
EP3276826B1 (en) 2020-09-23
US9729132B1 (en) 2017-08-08
EP3276826A2 (en) 2018-01-31

Similar Documents

Publication Publication Date Title
US7236014B1 (en) Circuit and method for peak detection of an analog signal
US9197237B2 (en) Loss of signal detection for high-speed serial links
US7348808B2 (en) Method and apparatus for detection of high-speed electrical signals
TWI425772B (zh) 包絡偵測器與相關方法
JP5932145B2 (ja) 温度補償付き電力検出器
US6937847B2 (en) Integrated RF signal level detector usable for automatic power level control
US20140062569A1 (en) Continuously self-calibrated latched comparator
US9602121B2 (en) Background estimation of comparator offset of an analog-to-digital converter
US10931292B1 (en) High resolution successive approximation register analog to digital converter with factoring and background clock calibration
EP3368994A1 (en) Electrical fast transient tolerant input/output (i/o) communication system
US7643803B2 (en) Power estimation of a transmission
US8854130B2 (en) DC-coupled peak detector
US9543961B2 (en) Current detection circuit and pile-up detection circuit
CN107666329B (zh) 精确的信号摆幅抑制检测器
US10014965B1 (en) Offset-compensated loss of signal detection methods and systems
US9425776B2 (en) Method for detecting hysteresis characteristic of comparator and semiconductor device
US20160127084A1 (en) Differential wired communication link quality detector and differential wired communication link quality detection method
US8471630B2 (en) Fast settling reference voltage buffer and method thereof
KR101071730B1 (ko) 출력채널수가 감소된 다채널 검출기
JP2016063345A (ja) 受信回路
US10033364B1 (en) Low power compact peak detector with improved accuracy
US8428534B1 (en) Accuracy power detection unit
CN115733472A (zh) 信号检测电路
US11323103B2 (en) Peak detector
US20210328594A1 (en) Systems with adc circuitry and associated methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant