CN107665281A

CN107665281A - 一种基于fpga的处理器模拟方法

Info

Publication number: CN107665281A
Application number: CN201710889867.0A
Authority: CN
Inventors: 陈文智; 施青松; 王总辉
Original assignee: Zhejiang University ZJU
Current assignee: Zhejiang University ZJU
Priority date: 2017-09-27
Filing date: 2017-09-27
Publication date: 2018-02-06
Anticipated expiration: 2037-09-27
Also published as: CN107665281B

Abstract

本发明公开了一种基于FPGA的处理器模拟方法，包括如下步骤：第一步，将处理器分解为处理器模块；第二步，设置处理器配置文件；第三步，处理器模块综合校验并建立可运行于FPGA上的加载文件；第四步，烧写加载文件到FPGA上。本发明的方法是以FPGA为基本的硬件平台，将处理器分解为不同的模块，通过配置文件将处理器的各个模块联系在一起，并烧写到FPGA上。本方法实现了基于FPGA的处理器模拟，充分利用了FPGA可重配置的特点，提高了处理器模拟的效率和处理器模拟的性能，并提供了更大的灵活性。

Description

一种基于FPGA的处理器模拟方法

技术领域

本发明涉及处理器技术领域，特别是涉及一种基于FPGA的处理器模拟方法。

背景技术

进入二十一世纪以来，半导体工艺的进步和高性能计算的需求推动了计算机系统的迅猛发展，处理器的体系结构发生了巨大变化。作为计算机核心部件的处理器，其性能的提升在很大程度上归功于半导体工艺的进步和体系结构的发展。半导体工艺的进步和体系结构的发展一直是相互促进的关系，前者是后者的基础，后者又推动着前者。体系结构发展上的每一次变化都伴随着芯片上集成晶体管数目的突破，可以说是晶体管数目的“量变”所导致的“质变”。但是由于处理器的制造成本高，在实际的软硬件开发又需要大量的处理器及其运行时的信息，就需要处理器模拟从而能够更好的完成此类的工作。在传统的处理器模拟中，经常是用软件来进行处理器的模拟，由于单纯的软件模拟速度慢，难以满足性能方面的要求。

在处理器技术的发展过程中，可重构计算是一个重要的方向。可重构计算(Reconfigurable Computing)的概念最早由Estrin等在1963提出，但是现在的概念与当时已有较大不同，目前所常用的可重构计算是指：系统具有某种形式可编程性的硬件，可通过一系列物理控制点定期的定制硬件的功能，从而可以使用相同的硬件执行不同的应用。可重构计算有望填补硬件计算(基于ASIC的计算)和软件计算(基于通用处理器的计算)之间在性能与灵活性上的鸿沟，从而在获得高于软件计算的性能同时保持高于硬件计算的灵活性。

可重构计算的器件通常由计算单元(Computational elements)阵列和连线资源(Routing resources)构成，两者都是可编程的。计算单元又被称作逻辑块(Logic block)，它的功能由一定数量的配置位所决定，逻辑块之间的互连由连线资源所决定。逻辑块实现简单的逻辑功能，经过可配置连线的连接从而实现复杂的定制功能。根据逻辑块粒度的大小，可重构器件可以分为细粒度结构和粗粒度结构，一些更细化的分类也将粒度大小分为细粒度、中等粒度、粗粒度和超粗粒度。最常见的可重构硬件当属FPGA(FieldProgrammable Gate Arrays)，有些文献直接将基于FPGA的计算等同于可重构计算，FPGA就是一种细粒度可重构器件。

一般可重构计算系统都采用可重构硬件和通用微处理器结合的形式，通用处理器执行可重构硬件无法高效完成的操作，例如数据依赖的控制、存储访问等，而计算密集的程序热点则被映射到可重构硬件上完成。根据通用微处理器和可重构硬件的耦合方式，可重构硬件在计算系统中大致可以分为四类：可重构功能单元、可重构协处理器、可重构附属处理单元和可重构的独立处理单元。

在商用可重构硬件中，FPGA最为成熟普遍，而它通常作为独立的芯片甚至板卡的形式存在，所以在现有商用可重构计算系统中，FPGA的使用最多，且多数是以上述后两种耦合结构存在的，如作为附属处理单元的有Intel QuickAssist的FSB-FPGA加速系统以及XtremeData的FPGA加速平台等，作为独立处理单元的有SRC-7可重构超级计算机等。

对于上述前两种耦合结构，基于单核处理器的结构的研究很多，但是由于过去半导体工艺的限制，通用处理器性能有持续提升的空间以及可重构计算应用开发的不便等原因导致可重构处理器一直未能广泛实用。

一种计算形式的特性可以从两个方面来进行描述：灵活性和性能。从这两个方面进行考虑，以性能作为横坐标、灵活性作为纵坐标，常见的计算形式的特性如下：基于通用处理器的通用计算的灵活性最高，但其能开发利用的并发性有限，性能相对最低；而应用定制计算是为特定应用定制并优化的，性能相对最高，但是，也正是由于其只为特定应用定制，所以灵活性最差。这两个极端在性能和能耗方面的效率都相差百倍。在这两个极端之间，有多种计算形式。在这些计算形式中，可重构计算在灵活性和性能方面有望弥合应用定制计算和通用计算之间的鸿沟。

可重构计算使用可重构硬件针对不同的应用进行定制，可以充分利用从指令级到任务级间多个级别的并行性，从而达到接近ASIC的性能；并通过运行时重构(Run-timereconfiguration，RTR)对可重构硬件进行电路功能的重配置，从而保持着接近软件的灵活性。因此，可重构计算相对于两个极端都具有更高的性价比，而与通用计算相比，在不同应用中取得了显著的性能提升且具有更低功耗，如入侵检测、模式匹配、数值分析、生物信息等。

处理器体系结构设计的一个主要目标是在追求面向应用领域的高性能和高效率设计的同时，保持处理器的可编程性和灵活性，可重构计算在这方面有着其他计算形式无可比拟的天然优势。因此，采用FPGA作为处理器模拟的平台，具有性能上的巨大优势。本发明以FPGA为基础平台，设计与实现了基于FPGA的处理器模拟方法。

发明内容

本发明的目的在于提供一种基于FPGA的处理器模拟方法。

本发明解决其技术问题采用的技术方案如下：一种基于FPGA的处理器模拟方法，包括如下步骤：

第一步，将处理器分解为处理器模块：

处理器由多个处理器模块构成，各个处理器模块分别由对应的处理器模块的模块文件实现；

第二步，设置处理器配置文件：

处理器配置文件由多个接口构成，所述的多个接口包括了处理器配置接口以及分别与所述各个处理器模块对应的处理器模块接口；

第三步，处理器模块综合校验并建立可运行于FPGA上的加载文件：

将所述处理器配置文件、各个处理器模块的模块文件在本地计算机上进行处理，读取处理器配置文件，按照所述各个处理器模块的模块文件的信息，连接各个处理器模块，接受注入数据进行校验；如果校验不通过，输出校验错误信息，返回第一步；如果校验通过，则检查每个处理器模块的修改信息：

1)如果每个处理器模块都修改过，则将所述各个处理器模块处理后建立为可运行于FPGA上的加载文件；

2)如果不是每个处理器模块都修改过，则将修改过的处理器模块、处理器配置文件处理后建立为可运行于FPGA上的加载文件；

第四步，烧写加载文件到FPGA上：

将第三步建立的加载文件烧写到FPGA上，进行实际运行。

进一步地，所述处理器模块接口中的信息包括：

1)该处理器模块名称；

2)该处理器模块ID；

3)该处理器模块的定义；

4)该处理器模块的修改信息；

5)该处理器模块描述信息；

6)该处理器模块与其他处理器模块的连接和通信协议；

7)该处理器模块的扩展接口信息；

根据实际情况，处理器模块接口的信息还可包括该处理器模块其他自定义的扩展信息。

进一步地，所述处理器配置接口中的信息包括：

1)该处理器的处理器模块数量；

2)该处理器的所有处理器模块的名称；

3)该处理器的所有处理器模块的ID；

4)该处理器的处理器模块之间的连接方式；

根据实际情况，处理器配置接口的信息还可包括其他所需要的自定义配置信息。

本发明与背景技术相比，具有的有益的效果是：

(1)处理器模拟的性能高。由于FPGA的硬件资源丰富，当处理器的设计在FPGA上运行时，可以完成处理器设计的功能，并提供相应的计算能力，同时由于是硬件支持，这就使得处理器模拟的性能高。

(2)具有更大的灵活性。由于FPGA是可以重配置的，因此当处理器设计的参数变化时，可以重新进行加载和FPGA的配置，这就使得处理器模拟更为灵活。

附图说明

图1是本发明的一种基于FPGA的处理器模拟方法的流程图。

具体实施方式

以下结合附图和具体实施例，对本发明进行详细说明。

如图1所示，一种基于FPGA的处理器模拟方法，其具体实现流程如下：

第一步，将处理器分解为处理器模块：

处理器由多个模块构成，这些模块就是处理器模块，它们共同构成了完整的处理器，并提供各种功能。各个处理器模块分别由对应的处理器模块的模块文件实现。

在一实施例中，将处理器分解为四个处理器模块，包括处理器核心模块、片上存储器模块、总线模块、外设模块。

其中，处理器核心模块由处理器核心模块文件实现，定义了处理器核心的构成、运行方式和自定义处理器核心模块信息；片上存储器模块由片上存储器模块文件实现，定义了片上存储器的类型、大小、访问方式和自定义片上存储器模块信息；总线模块由总线模块文件实现，定义了总线的带宽、速度、访问方式和自定义总线模块信息；外设模块由外设模块文件实现，定义了外部设备的类型、访问方式和自定义外设模块信息；

具体地，对于处理器A，可以分解为4个处理器模块，分别是处理器模块A1、处理器模块A2、处理器模块A3、处理器模块A4。在对处理器进行分解时，也可以分解为5个或者5个以上的模块。

对于分解为4个处理器模块的处理器A：

处理器模块A1为处理器核心模块，处理器核心为32位MIPS处理器核心，处理器模块A1的模块文件为File[A1]；

处理器模块A2为片上存储器模块，共有32KB的32位片上SRAM作为片上存储器，处理器模块A2的模块文件为File[A2]；

处理器模块A3为总线模块，为32位总线，处理器模块A3的模块文件为File[A3]；

处理器模块A4为外设模块，为32位的I/O访问设备，处理器模块A4的模块文件为File[A4]；

以上各个处理器模块的模块文件由处理器设计者自行设计与实现。

第二步，设置处理器配置文件：

处理器配置文件由多个接口构成，所述的多个接口包括了处理器配置接口以及与各个处理器模块对应的处理器模块接口。

在一实施例中，处理器模块接口包括处理器核心模块接口、片上存储器模块接口、总线模块接口、外设模块接口、处理器配置接口。

从处理器模块接口可以获得的信息包括：

1)该处理器模块名称；

2)该处理器模块ID；

3)该处理器模块的定义；

4)该处理器模块的修改信息；

5)该处理器模块描述信息；

6)该处理器模块与其他处理器模块的连接和通信协议；

7)该处理器模块的扩展接口信息；

从处理器配置接口可以获得的信息包括：

1)该处理器的处理器模块数量；

2)该处理器的所有处理器模块的名称；

3)该处理器的所有处理器模块的ID；

4)该处理器的处理器模块之间的连接方式；

具体地，对于处理器A，其处理器配置文件ConfigA包括：

处理器核心模块接口I(A1)，片上存储器模块接口I(A2)、总线模块接口I(A3)、外设模块接口I(A4)、处理器配置接口I(Config)。

从处理器核心模块接口I(A1)可以获得的信息：

1)处理器模块名称：处理器核心模块；

2)处理器模块ID：A1；

3)处理器模块的定义：MIPS处理器核心，32位；

4)处理器模块的修改信息：未修改；

5)处理器模块描述信息：MIPS处理器核心，32位；

6)处理器模块与其他处理器模块的连接和通信协议：连接到32位总线上；

7)处理器模块的扩展接口信息：未定义；

处理器模块其他自定义信息：为MIPS处理器核心；

从片上存储器模块接口I(A2)可以获得的信息：

1)处理器模块名称：片上存储器模块；

2)处理器模块ID：A2；

3)处理器模块的定义：32KB，32位，SRAM；

4)处理器模块的修改信息：修改；

5)处理器模块描述信息：32KB，32位，SRAM；

7)处理器模块的扩展接口信息：未定义；

处理器模块其他自定义信息：为32位的SRAM，可寻址，编制范围0X000F0000-0X000F8000；

从总线模块接口I(A3)可以获得的信息：

1)处理器模块名称：总线模块；

2)处理器模块ID：A3；

3)处理器模块的定义：32位；

4)处理器模块的修改信息：未修改；

5)处理器模块描述信息：32位总线；

6)处理器模块与其他处理器模块的连接和通信协议：其他模块连接到本模块上；

7)处理器模块的扩展接口信息：未定义；

处理器模块其他自定义信息：32位的片上总线，用于处理器片上的通信；

从外设模块接口I(A4)可以获得的信息：

1)处理器模块名称：外设模块；

2)处理器模块ID：A4；

3)处理器模块的定义：32位外部设备；

4)处理器模块的修改信息：未修改；

5)处理器模块描述信息：32位外部设备，同步设备；

7)处理器模块的扩展接口信息：未定义；

处理器模块其他自定义信息：32位外部设备，以同步方式访问；

从处理器配置接口I(Config)可以获得的信息：

1)处理器的处理器模块数量：4；

2)处理器的所有处理器模块的名称：处理器核心模块、片上存储器模块、总线模块、外设模块；

3)该处理器的所有处理器模块的ID：A1、A2、A3、A4；

4)该处理器的处理器模块之间的连接方式：总线连接；

其他所需要的自定义配置信息：未定义；

具体对各个处理器模块接口和处理器配置接口的实现，可以根据处理器设计时的需要进行扩充或者改变。

在一实施例中，将处理器配置文件、处理器核心模块文件、片上存储器模块文件、总线模块文件、外设模块文件在本地计算机上进行处理，读取处理器配置文件，按照处理器核心模块接口、片上存储器模块接口、总线模块接口、外设模块接口的信息，连接各个处理器模块，接受注入数据进行校验；如果校验不通过，输出校验错误信息，返回第一步；如果校验通过，则检查每个处理器模块的修改信息：

1)如果每个处理器模块都修改过，则将处理器配置文件、处理器核心模块、片上存储器模块、总线模块、外设模块处理后建立为可运行于FPGA上的加载文件；

具体地，对处理器A，按照FPGA的加载文件要求，将处理器配置文件ConfigA、处理器核心A1的模块文件File[A1]、片上存储器模块A2的模块文件File[A2]、总线模块A3的模块文件File[A3]、外设模块A4的模块文件File[A4]在本地计算机上进行处理，读取处理器配置文件ConfigA，按照处理器核心模块接口I(A1)、片上存储器模块接口I(A2)、总线模块接口I(A3)、外设模块接口I(A4)的信息，连接各个处理器模块，接受注入数据进行校验。

如果校验不通过，输出校验错误信息，返回第一步，重新进行出现错误的处理器模块的实现；

如果校验通过，则检查每个处理器模块的修改信息。通过处理器A的片上存储器模块接口I(A2)，表明片上存储器模块A2被修改过，此时将修改过的处理器模块、处理器配置文件处理后建立为可运行于FPGA上的加载文件EA。

第四步，烧写加载文件到FPGA上：

将第三步建立的加载文件烧写到FPGA上，进行实际运行。

对处理器A，将加载文件EA烧写到FPGA上进行实际运行。此时处理器A在FPGA上得到了模拟。

总之，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种基于FPGA的处理器模拟方法，其特征在于：包括如下步骤：

第一步，将处理器分解为处理器模块：

第二步，设置处理器配置文件：

第四步，烧写加载文件到FPGA上：

将第三步建立的加载文件烧写到FPGA上，进行实际运行。

2.根据权利要求1所述的一种基于FPGA的处理器模拟方法，其特征在于：所述处理器模块接口中的信息包括：

1)该处理器模块名称；

2)该处理器模块ID；

3)该处理器模块的定义；

4)该处理器模块的修改信息；

5)该处理器模块描述信息；

6)该处理器模块与其他处理器模块的连接和通信协议；

7)该处理器模块的扩展接口信息。

3.根据权利要求1所述的一种基于FPGA的处理器模拟方法，其特征在于：所述处理器配置接口中的信息包括：

1)该处理器的处理器模块数量；

2)该处理器的所有处理器模块的名称；

3)该处理器的所有处理器模块的ID；

4)该处理器的处理器模块之间的连接方式。