一种延时隔离输出装置及其消除尖峰的方法
技术领域
本发明涉及一种延时隔离输出装置及其消除尖峰的方法。
背景技术
目前,实现电源等的输出与负载物理隔离且可程控接通与断开一般通过在电源的输出端增加可程控的电磁继电器实现,但电磁继电器在有较大电流流过时接通和断开都会产生较大的电磁干扰(以下简称EMI)尖峰,该尖峰会影响其他路电源的输出,破坏整个系统的稳定性,降低了系统的可靠性。同时当电磁继电器切断的是交流电源时,在电磁继电器未接通的情况下输出端会存在一定的通过电磁继电器耦合过来的交流电压。
发明内容
为了解决上述问题,本发明提出了一种能实现输出与外部负载物理隔离,可程控接通与断开,且可流过较大的电流。对于交流的电源或信号在装置未接通时也可抑制耦合过来的交流电压、可用在交直流电源测试系统、电机测试系统等外部负载需要物理隔离、需要程控且流过较大电流的延时隔离输出装置及其消除尖峰的方法。
本发明所述的一种延时隔离输出装置,其特征在于:包括外壳、MOS FET半导体继电器、电磁继电器、数字信号控制器以及供电电源,所述MOS FET半导体继电器G1、电磁继电器G2、数字信号控制器DSC以及供电电源均设置在外壳内腔,所述MOS FET半导体继电器与电磁继电器串联,其中所述MOS FET半导体继电器的交流电输入引脚从外壳引出作为与外部交流电电连的整个装置的电流输入端口,所述电磁继电器的交流电输出引脚从外壳引出作为整个装置的电流输出端口;
所述数字信号控制器上设有用于接收电平信号的电平信号输入端、用于接收外部串口信息的通讯串口、用于与MOS FET半导体继电器相连的第一信号输出端以及用于与电磁继电器电连的第二信号输出端,所述数字信号控制器的第一信号输出端、第二信号输出端分别通过数字信号控制电路与对应的所述MOS FET半导体继电器的第一信号输入引脚、所述电磁继电器的第二信号输入引脚电连;
所述供电电源均为直流供电电源,包括两个12V的第一供电电源和一个5V的第二供电电源,两个所述第一供电电源的输电端分别与所述MOS FET半导体继电器的第一供电引脚、电磁继电器的第二供电引脚电连,实现对MOS FET半导体继电器、电磁继电器的12V供电;所述第二供电电源的输电端与所述数字信号控制器的第三供电引脚电连,实现对数字信号控制器的5V供电。
所述数字信号控制电路包括用于控制MOS FET半导体继电器的第一控制电路以及用于控制电磁继电器的第二控制电路,其中所述第一控制电路包括第二电阻、第一NPN三极管以及若干导线,所述数字信号控制器的第一信号输出端、第二电阻、第一NPN三极管以及MOS FET半导体继电器的第一信号输入引脚通过相应的导线串联,其中第二电阻与第一NPN三极管的B极电连,第一NPN三极管的C极与所述MOS FET半导体继电器的第一信号输入引脚电连,所述第一NPN三极管的E极+12V接地;MOS FET半导体继电器的第一供电引脚与第一套第一供电电源DC1电连,实现对MOS FET半导体继电器的+12V供电;
所述第二控制电路包括第五电阻、第二NPN三极管、整流二极管以及若干导线,所述数字信号控制器的第二信号输出端、第五电阻、第二NPN三极管通过相应的导线串联,其中第五电阻与第二NPN三极管的B极电连,第二NPN三极管的C极分成两路,其中一路与所述电磁继电器的第二信号输入引脚电连,另一路与整流二极管串联后并入电磁继电器的第二供电引脚,其中整流二极管的正极与第二NPN三极管的C极电连;所述第二NPN三极管的E极+12V接地;电磁继电器的第二供电引脚与第二套第一供电电源电连,实现对电磁继电器的供电。
MOS FET半导体继电器以及所述电磁继电器的后端配有分别配有用于对其后端交流电源吸收的第一吸收电路和第二吸收电路,所述第一吸收电路并联在MOS FET半导体继电器的第一信号传输引脚与电磁继电器的第二信号传输引脚之间的导线上,所述第二吸收电路并联在电磁继电器的交流电输出引脚处;所述第一吸收电路包括第三电阻和第一电容,所述第三电阻、所述第一电容并联,其中一端共同连入MOS FET半导体继电器的第一信号传输引脚与电磁继电器的第二信号传输引脚之间的导线上,另一端共同接地;所述第二吸收电路包括第四电阻和第二电容,所述第四电阻和所述第二电容并联,其中一端共同连入电磁继电器的交流电输出引脚处,另一端共同接地。
所述第一供电电源共有两套,其中一套第一供电电源的输电端与第一电阻串联后连入MOS FET半导体继电器的第一供电引脚上,实现对其12V供电;另一套第一供电电源的输电端直接通过导线连入电磁继电器的第二供电引脚上,实现对电磁继电器的12V供电。
数字信号控制器的第一信号控制端接收的信号为低时,MOS FET半导体继电器断开;当数字信号控制器的第一信号控制端接收的信号为高时,MOS FET半导体继电器接通;而当数字信号控制器的第二信号控制端接收的信号为低时,电磁继电器断开;当数字信号控制器的第二信号控制端接收的信号为高时,电磁继电器接通。
如本发明所述的一种延时隔离输出装置的消除尖峰的方法,包括以下步骤:
1)将装置安装在待消除继电器的EMI尖峰的交流电电路中,此时,装置的电流输入端口引入交流电;
2)数字信号控制器中接收到外部电路中的交流电电平信号或者串口通讯信号,数字信号控制器的第二信号输出端先输出高信号,此时接通电磁继电器;
3)延时一定时间(大于电磁继电器的最大接通时间)后,数字信号控制器的第一信号输出端输出高信号,接通MOS FET半导体继电器,保证交流电源在接通输出时不会产生较大的EMI尖峰;
4)数字信号控制器接收到外部电平信号或者串口通讯信号要断开交流电电路的交流电源时,数字信号控制器的第一信号输出端先输出信号由高到低,此时MOS FET半导体继电器断开;
5)延时一定时间(大于MOS FET半导体继电器的最大断开时间)后,数字信号控制器的第二号输出端输出信号再由高变低,断开电磁继电器,保证交流电源在断开输出时不会产生较大的EMI尖峰。
本发明专利通过在输出电磁继电器的前端增加一级MOS FET半导体继电器来抑制电磁继电器的EMI尖峰,MOS FET半导体继电器在有较大电流流过时接通和断开均不会产生EMI尖峰。通过装置内部数字信号控制器(以下简称DSC)控制电磁继电器和MOS FET半导体继电器的接通和断开顺序,使得电磁继电器在接通和断开瞬间没有电流流过,这样就避开了直接接通和断开电磁继电器时所产生的的较大的EMI尖峰,保证了整个装置系统的稳定性和可靠性。同时在MOS FET半导体继电器和电磁继电器的后端均增加对电源地的并联的吸收电阻和电容,将在电磁继电器未接通的情况下输出端存在的通过电磁继电器耦合过来的交流电压降到可接受的指标范围。
在装置内部DSC接收到外部电平信号或者串口通讯信号要接通某一路交流电源时,装置内部DSC首先控制接通电磁继电器,此时由于前级MOS FET半导体继电器尚未接通,电磁继电器上没有电流流过,就不会产生较大的EMI尖峰,装置内部DSC在接通电磁继电器之后一定时间(大于电磁继电器最大接通时间)再控制接通MOS FET半导体继电器,这样就保证功率在接通输出时不会产生较大的EMI尖峰;在装置内部DSC接收到外部电平信号或者串口通讯信号要断开某一路交流电源时,装置内部DSC首先控制断开MOS FET半导体继电器,装置内部DSC在断开MOS FET半导体继电器之后一定时间(大于MOS FET半导体继电器最大断开时间)再控制断开电磁继电器,此时由于前级MOS FET半导体继电器已经断开,电磁继电器上已经没有电流流过,就不会产生较大的EMI尖峰,这样就保证功率在断开输出时不会产生较大的EMI尖峰。
本发明的有益效果是,流过较大电流时,采用较少的元器件实现输出与外部负载物理隔离且可程控接通与断开,消除了直接接通和断开电磁继电器时所产生的的较大的EMI尖峰,同时降低了在电磁继电器未接通的情况下输出端存在的通过电磁继电器耦合过来的交流电压,保证了整个装置系统的稳定性和可靠性。
附图说明
图1是本发明的电路框图。
图2是本发明的输出两级控制电路图。
图3是本发明的输出两级控制时序图。
图4a是本发明的外形图(引脚位置示意图)。
图4b是本发明的外形图。
具体实施方式
下面结合附图进一步说明本发明
参照附图:
实施例1本发明所述的一种延时隔离输出装置,包括外壳1、MOS FET半导体继电器G1、电磁继电器G2、数字信号控制器DSC以及供电电源,所述MOS FET半导体继电器G1、电磁继电器G2、数字信号控制器DSC以及供电电源均设置在外壳内腔,所述MOS FET半导体继电器G1与电磁继电器G2串联,其中所述MOS FET半导体继电器G1的交流电输入引脚G1-4从外壳内引出作为与外部交流电电连的整个装置的电流输入端口ACin,所述电磁继电器G2的交流电输出引脚G2-4从外壳内引出作为整个装置的电流输出端口ACout;
所述数字信号控制器DSC上设有用于接收电平信号A的电平信号输入端DSC3、用于接收外部串口信息B的通讯串口DSC4、用于与MOS FET半导体继电器相连的第一信号输出端DSC1以及用于与电磁继电器电连的第二信号输出端DSC2,所述数字信号控制器的第一信号输出端DSC1、第二信号输出端DSC2分别通过数字信号控制电路与对应的所述MOS FET半导体继电器G1的第一信号输入引脚G1-2、所述电磁继电器G2的第二信号输入引脚G2-1-以及第二供电引脚G2-8+电连;
所述供电电源均为直流供电电源,包括两个12V的第一供电电源(DC1、DC2)和一个5V的第二供电电源DC3,两个所述第一供电电源(DC1、DC2)的输电端分别与所述MOS FET半导体继电器G1的第一供电引脚G1-1、电磁继电器G2的第二供电引脚G2-8+电连,实现对MOSFET半导体继电器G1、电磁继电器G2的+12V供电;所述第二供电电源DC3的输电端与所述数字信号控制器DSC的第三供电引脚电连,实现对数字信号控制器DSC的+5V供电。
所述数字信号控制电路包括用于控制MOS FET半导体继电器的第一控制电路以及用于控制电磁继电器的第二控制电路,其中所述第一控制电路包括第二电阻R2、第一NPN三极管Q1以及若干导线,所述数字信号控制器DSC的第一信号输出端DSC1、第二电阻R2、第一NPN三极管Q1以及MOS FET半导体继电器G1的第一信号输入引脚G1-2通过相应的导线串联,其中第二电阻R2与第一NPN三极管Q1的B极(即基极)电连,第一NPN三极管Q1的C极(即集电极)与所述MOS FET半导体继电器G1的第一信号输入引脚G1-2电连,所述第一NPN三极管Q1的E极(即发射极)+12V接地;MOS FET半导体继电器G1的第一供电引脚G1-1与第一套第一供电电源DC1电连,实现对MOS FET半导体继电器G1的+12V供电;
所述第二控制电路包括第五电阻R5、第二NPN三极管Q2、整流二极管D1以及若干导线,所述数字信号控制器DSC的第二信号输出端DSC2、第五电阻R5、第二NPN三极管Q2通过相应的导线串联,其中第五电阻与第二NPN三极管Q2的B极(即基极)电连,第二NPN三极管Q2的C极(即集电极)分成两路,其中一路与所述电磁继电器G2的第二信号输入引脚G2-1-电连,另一路与整流二极管D1串联后并入电磁继电器G2的第二供电引脚G2-8+,其中整流二极管D1的正极与第二NPN三极管Q2的C极电连;所述第二NPN三极管Q2的E极(即发射极)+12V接地;电磁继电器G2的第二供电引脚G2-8+与第二套第一供电电源DC2电连,实现对电磁继电器G2的+12V供电。
MOS FET半导体继电器G1以及所述电磁继电器G2的后端配有分别配有用于对其后端交流电源吸收的第一吸收电路和第二吸收电路,所述第一吸收电路并联在MOS FET半导体继电器G1的第一信号传输引脚G1-6与电磁继电器的第二信号传输引脚G2-3之间的导线上,所述第二吸收电路并联在电磁继电器G2的交流电输出引脚G2-4处;所述第一吸收电路包括第三电阻R3和第一电容C1,所述第三电阻R3、所述第一电容C1并联,其中一端共同连入MOS FET半导体继电器G1的第一信号传输引脚G1-6与电磁继电器的第二信号传输引脚G2-3之间的导线上,另一端共同接地;所述第二吸收电路包括第四电阻R4和第二电容C2,所述第四电阻R4和所述第二电容C2并联,其中一端共同连入电磁继电器G2的交流电输出引脚G2-4处,另一端共同接地。
所述第一供电电源共有两套,其中一套第一供电电源DC1的输电端与第一电阻R1串联后连入MOS FET半导体继电器G1的第一供电引脚上G1-1,实现对其12V供电;另一套第一供电电源DC2的输电端直接通过导线连入电磁继电器G2的第二供电引脚G2-8+上,实现对电磁继电器G2的12V供电。
所述外壳为全金属外壳。
图2中G1型号为:G3VM-101ER,其引脚G1-1~G1-6在图中的表示方法采用G1框内直接用1~6表示;G2型号为:G6B-2214P-US的引脚,其引脚G2-1-、G2-8+、G2-3~G2-6在图中的表示方法采用G2框内直接用相应的引脚编号(1-、8+、3、4、5、6)表示;图中的GND代表接地。
实施例2本实施例中:MOS FET半导体继电器的型号为G3VM-101ER、电磁继电器的型号:G6B-2214P-US为例,图1中,输入的功率或信号经过MOS FET半导体继电器和电磁继电器串联输出;数字信号控制器DSC控制MOS FET半导体继电器G1和电磁继电器G2接通和断开顺序,同时接收外部电平信号或者串口通讯信号;外部+12V电源给MOS FET半导体继电器和电磁继电器供电,外部+5V电源给DSC控制电路供电。
图2中,G1为MOS FET半导体继电器,G2为电磁继电器,数字信号控制器DSC的第一信号输出端DSC1控制MOS FET半导体继电器G1接通与断开,数字信号控制器DSC的第二信号输出端DSC2控制电磁继电器G2接通与断开。第三电阻R3、第一电容C1为MOS FET半导体继电器G1后端对交流电源地吸收电阻和吸收电容,第四电阻R4、第二电容C2为电磁继电器G2后端对交流电源地吸收电阻和吸收电容。
图3中,数字信号控制器DSC的第一信号输出端DSC1为低时,MOS FET半导体继电器G1断开,为高时,MOS FET半导体继电器G1接通;数字信号控制器DSC的第二信号输出端DSC2为低时,电磁继电器G2断开,为高时,电磁继电器G2接通。在装置内部数字信号控制器DSC接收到外部电平信号或者串口通讯信号要接通某一路交流电源时,数字信号控制器DSC的第二信号输出端DSC2先输出高,接通电磁继电器G2,延时12mS(大于电磁继电器G2最大接通时间)后,数字信号控制器DSC的第一信号输出端DSC1再输出高,接通MOS FET半导体继电器G1,这样就保证交流电源在接通输出时不会产生较大的EMI尖峰;在装置内部数字信号控制器DSC接收到外部电平信号或者串口通讯信号要断开某一路交流电源时,数字信号控制器DSC的第一信号输出端DSC1由高变低,断开MOS FET半导体继电器G1,延时2mS(大于MOS FET半导体继电器G1最大断开时间)后,数字信号控制器DSC的第二信号输出端DSC2再由高变低,断开电磁继电器G2,保证交流电源在断开输出时不会产生较大的EMI尖峰。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举,本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式,本发明的保护范围也包括本领域技术人员根据本发明构思所能够想到的等同技术手段。