CN107644001A - 外围接口芯片及其数据传送方法 - Google Patents

外围接口芯片及其数据传送方法 Download PDF

Info

Publication number
CN107644001A
CN107644001A CN201610704909.4A CN201610704909A CN107644001A CN 107644001 A CN107644001 A CN 107644001A CN 201610704909 A CN201610704909 A CN 201610704909A CN 107644001 A CN107644001 A CN 107644001A
Authority
CN
China
Prior art keywords
serial bus
universal serial
circuit
usb
bus device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610704909.4A
Other languages
English (en)
Other versions
CN107644001B (zh
Inventor
林尚衡
黄俊学
李育翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianyang Semiconductor Co ltd
Original Assignee
Lianyang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianyang Semiconductor Co ltd filed Critical Lianyang Semiconductor Co ltd
Publication of CN107644001A publication Critical patent/CN107644001A/zh
Application granted granted Critical
Publication of CN107644001B publication Critical patent/CN107644001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/74—Details of notification to user or communication with user or patient ; user input means
    • A61B5/7475—User input or interface means, e.g. keyboard, pointing device, joystick
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

一种外围接口芯片及其数据传送方法。外围接口芯片包括一开关电路、一通用串行总线主控制器、一键盘控制器及一微处理器。开关电路接收通用串行总线装置所传递的一装置识别码，其中装置识别码用以判断通用串行总线装置是否为一键盘装置。当通用串行总线装置为键盘装置时，则通用串行总线装置的输入数据通过一第一通用串行总线接口、开关电路、通用串行总线主控制器、微处理器、键盘控制器及一低接脚计数接口传送至一路由控制器。本发明可避免键盘装置受通用串行总线接口的限制而影响键盘装置的回报率。

Description

外围接口芯片及其数据传送方法
技术领域
本发明涉及一种芯片，尤其涉及一种外围接口芯片及其数据传送方法。
背景技术
通用串行总线(Universal Serial Bus，USB)是一种应用于例如是桌上型电脑、笔记型电脑、智能型手机(Smart phone)及平板电脑(Tablet PC)等与外围装置连接的连接接口。其中，由于其热插拔特性，使得使用者可以自由地加入或移去其外围装置，因此通用串行总线接口已广泛地使用于例如是键盘、滑鼠、网卡及打印机等外围装置。然而，由于通用串行总线接口是通过轮询(Polling)与外围装置进行数据存取，导致键盘的回报率(ReportRate)会受限，进而影响使用者的使用体验。
发明内容
本发明提供一种外围接口芯片及其数据传送方法，可避免键盘装置受通用串行总线接口的限制而影响键盘装置的回报率。
本发明的外围接口芯片，包括一开关电路、一通用串行总线主控制器、一键盘控制器及一微处理器。开关电路通过一第一通用串行总线接口耦接一通用串行总线装置，并且通过一第二通用串行总线接口耦接一路由控制器。通用串行总线主控制器耦接开关电路。键盘控制器通过一低接脚计数接口耦接路由控制器。微处理器耦接通用串行总线主控制器与键盘控制器。开关电路接收通用串行总线装置所传递的一装置识别码，其中装置识别码用以判断通用串行总线装置是否为一键盘装置。当通用串行总线装置为键盘装置时，则通用串行总线装置的输入数据通过第一通用串行总线接口、开关电路、通用串行总线主控制器、微处理器、键盘控制器及低接脚计数接口传送至路由控制器。
本发明的外围接口芯片的数据传送方法，包括下列步骤。通过一开关电路接收一通用串行总线装置所传递的一装置识别码，其中装置识别码用以判断通用串行总线装置是否为一键盘装置。当通用串行总线装置为键盘装置时，则通用串行总线装置的一输入数据通过一第一通用串行总线接口、开关电路、一通用串行总线主控制器、一微处理器、一键盘控制器及一低接脚计数接口传送至一路由控制器。当通用串行总线装置不为键盘装置时，则通用串行总线装置的输入数据通过第一通用串行总线接口、开关电路至路由控制器。
基于上述，本发明实施例的外围接口芯片及其数据传送方法，会判断通用串行总线装置是否为键盘装置，并且当通用串行总线装置为键盘装置时，通过低接脚计数接口传送通用串行总线装置的输入数据。藉此，由于低接脚计数接口可通过中断要求通知路由控制器，因此不会有轮询所造成的回报率限制，即可在软硬件符合的情况下，提高键盘装置的回报率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为依据本发明一实施例的外围接口芯片的系统示意图；
图2为依据本发明另一实施例的外围接口芯片的系统示意图；
图3为依据本发明一实施例的外围接口芯片的数据传送方法的系统示意图。
附图标记：
10：通用串行总线装置；
20：路由控制器；
100、200：外围接口芯片；
110、210：开关电路；
120、220：通用串行总线主控制器；
130、230：微处理器；
140：键盘控制器；
240：比较电路；
Din：输入数据；
IDX：装置识别码；
IFL1：低接脚计数接口；
IFU1：第一通用串行总线接口；
IFU2：第二通用串行总线接口；
PH1、PH2：路径；
R1：暂存器组；
R2、R3：暂存器；
SSW1、SSW2：开关信号；
S310、S320、S330：步骤。
具体实施方式
图1为依据本发明一实施例的外围接口芯片的系统示意图。请参照图1，在本实施例中，外围接口芯片100耦接通用串行总线装置10及路由控制器20，用以连结通用串行总线装置10与路由控制器20，即作为通用串行总线装置10与路由控制器20的通信媒介，其中路由控制器20例如是平台路由控制器(Platform Controller Hub，PCH)。
外围接口芯片100包括第一通用串行总线接口IFU1、第二通用串行总线接口IFU2、低接脚计数(Low Pin Count，LPC)接口IFL1、开关电路110、通用串行总线主控制器120、微处理器130及键盘控制器140。开关电路110通过第一通用串行总线接口IFU1耦接通用串行总线装置10，并且通过第二通用串行总线接口耦接路由控制器20。通用串行总线主控制器120耦接开关电路110。微处理器130耦接开关电路110、通用串行总线主控制器120与键盘控制器140。键盘控制器140通过低接脚计数接口IFL1耦接路由控制器20。
在本实施例中，开关电路110会预设耦接第一通用串行总线接口IFU1与通用串行总线主控制器120。当通用串行总线装置10耦接第一通用串行总线接口IFU1且接收电源时，通用串行总线装置10会被启动，并且提供装置识别码IDX给第一通用串行总线接口IFU1，其中装置识别码IDX用以判断通用串行总线装置10是否为键盘装置。
当开关电路110接收到通用串行总线装置10的装置识别码IDX时，开关电路110会将通用串行总线装置10的装置识别码IDX传送至通用串行总线主控制器120。当微处理器130读取到通用串行总线主控制器120中的装置识别码IDX时，微处理器130会依据通用串行总线装置10所传递的装置识别码IDX判断通用串行总线装置10是否为键盘装置以对应地提供开关信号SSW1至开关电路110。
当通用串行总线装置10为键盘装置时，开关电路110受控于开关信号SSW1耦接第一通用串行总线接口IFU1与通用串行总线主控制器120，如路径PH1所示，则通用串行总线装置10的信息封包(包括输入数据Din)通过第一通用串行总线接口IFU1、开关电路110、通用串行总线主控制器120、微处理器130、键盘控制器140及低接脚计数接口IFL1传送至路由控制器20。当通用串行总线装置10不为键盘装置时，开关电路110受控于开关信号SSW1耦接第一通用串行总线接口IFU1与第二通用串行总线接口IFU2，如路径PH2所示，则通用串行总线装置10的信息封包(包括输入数据Din)会通过第一通用串行总线接口IFU1、开关电路110及第二通用串行总线接口IFU1传送至路由控制器20。
进一步来说，当通用串行总线装置10为键盘装置时，开关电路110将通用串行总线装置10的信息封包(包括输入数据Din)传送至通用串行总线主控制器120。接着，串行总线主控制器120会从数据封包将输入数据Din取出，即对输入数据Din进行解码，并且储存在通用串行总线主控制器120的暂存器组R1(即将解码后的输入数据Din对应地储存于多个暂存器中)。微处理器130在确认暂存器组R1被使用(即有写入输入数据Din)后，会将该暂存器组R1储存的输入数据Din写入键盘控制器140中数据部对应的暂存器R2(对应第一暂存器)及指令部对应的暂存器R3(对应第二暂存器)。接着，路由控制器20会读取暂存器R2及R3的输入数据Din。
在本发明一实施例中，当通用串行总线装置10为键盘装置时，暂存器R2的地址例如为0x60，暂存器R3的地址例如为0x64，并且键盘控制器140可通过中断要求通知路由控制器20。并且，当通用串行总线主控制器120接收到通用串行总线装置10的信息封包(包括输入数据Din)，通用串行总线主控制器120可先通知微处理器130，接着微处理器130通过设定通用串行总线主控制器120的运作参数，使得通用串行总线主控制器120会去读取开关电路110所传送的信息封包(包括输入数据Din)。并且，微处理器130通过设定键盘控制器140的运作参数，且通过键盘控制器140的数据部(例如地址为0x60的暂存器)及指令部(例如地址为0x64的暂存器)使得键盘控制器140与路由控制器20连结及运作。
图2为依据本发明又一实施例的外围接口芯片的系统示意图。请参照图1及图2，外围接口芯片200大致相同于外围接口芯片100，其不同之处在于外围接口芯片200的开关电路210、通用串行总线主控制器220、微控制器230及比较电路240，其中比较电路240耦接通用串行总线主控制器220及开关电路210。在本实施例中，开关电路210仍预设耦接第一通用串行总线接口IFU1与通用串行总线主控制器220，因此装置识别码IDX会通过通用串行总线主控制器220传送至比较电路240，并且比较电路240依据装置识别码IDX判断通用串行总线装置10是判为键盘装置以对应地提供开关信号SSW2至开关电路210。并且，微控制器230的运作与微控制器130类似，但不提供开关信号SSW2至开关电路210。
当通用串行总线装置10是判断为键盘装置时，开关电路210受控于开关信号SSW2耦接第一通用串行总线接口IFU1与通用串行总线主控制器220；当通用串行总线装置10是判断为非键盘装置时，开关电路210受控于开关信号SSW2耦接第一通用串行总线接口IFU1与第二通用串行总线接口IFU2。
图3为依据本发明一实施例的外围接口芯片的数据传送方法的系统示意图。请参照图3，在本实施例中，外围接口芯片的数据传送方法包括下列步骤。在步骤S310中，会通过一开关电路接收一通用串行总线装置所传递的一装置识别码，其中装置识别码用判断通用串行总线装置是否为一键盘装置。当通用串行总线装置为键盘装置时，即步骤S310的判断结果为“是”，则通用串行总线装置的一输入数据通过一第一通用串行总线接口、开关电路、一通用串行总线主控制器、一微处理器、一键盘控制器及一低接脚计数接口传送至一路由控制器(步骤S320)；当通用串行总线装置不为键盘装置时，即步骤S310的判断结果为“否”，则通用串行总线装置的输入数据通过第一通用串行总线接口、开关电路及一第二通用串行总线接口传送至路由控制器(步骤S330)。其中，步骤S310、步骤S320及步骤S330的顺序为用以说明，本发明实施例不以此为限。并且，步骤S310、步骤S320及步骤S330的细节可参照图1至图2实施例所示，在此则不再赘述。
综上所述，本发明实施例的外围接口芯片及其数据传送方法，会判断通用串行总线装置是否为键盘装置，并且当通用串行总线装置为键盘装置时，通过低接脚计数接口传送通用串行总线装置的输入数据。藉此，由于低接脚计数接口可通过中断要求通知路由控制器，因此不会有轮询所造成的回报率限制，即可在软硬体符合的情况下，提高键盘装置的回报率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，均在本发明范围内。

Claims (15)

1.一种外围接口芯片，其特征在于，包括：
开关电路，通过第一通用串行总线接口耦接通用串行总线装置，并且通过第二通用串行总线接口耦接路由控制器；
通用串行总线主控制器，耦接所述开关电路；
键盘控制器，通过低接脚计数接口耦接所述路由控制器；以及
微处理器，耦接所述通用串行总线主控制器与所述键盘控制器；
其中，所述开关电路接收所述通用串行总线装置所传递的装置识别码，所述装置识别码用以判断所述通用串行总线装置是否为键盘装置，当所述通用串行总线装置为所述键盘装置时，则所述通用串行总线装置的所述输入数据通过所述第一通用串行总线接口、所述开关电路、所述通用串行总线主控制器、所述微处理器、所述键盘控制器及所述低接脚计数接口传送至所述路由控制器。
2.根据权利要求1所述的外围接口芯片，其特征在于，当所述通用串行总线装置为所述键盘装置时，所述开关电路将所述通用串行总线装置的所述输入数据传送至所述通用串行总线主控制器，以将所述输入数据储存在所述通用串行总线主控制器的暂存器组，所述微处理器确认所述暂存器组被使用后，将所述暂存器组储存的所述输入数据写入所述键盘控制器中一数据部对应的一第一暂存器及一指令部对应的一第二暂存器，以使所述路由控制器读取所述第一暂存器及所述第二暂存器的所述输入数据。
3.根据权利要求2所述的外围接口芯片，其特征在于，所述第一暂存器的地址为0x60，所述第二暂存器的地址为0x64。
4.根据权利要求2所述的外围接口芯片，其特征在于，所述键盘控制器通过中断要求通知所述路由控制器。
5.根据权利要求1所述的外围接口芯片，其特征在于，当所述通用串行总线装置不为所述键盘装置时，则所述通用串行总线装置的所述输入数据通过所述第一通用串行总线接口、所述开关电路及所述第二通用串行总线接口传送至所述路由控制器。
6.根据权利要求1所述的外围接口芯片，其特征在于，所述路由控制器为平台路由控制器。
7.根据权利要求1所述的外围接口芯片，其特征在于，所述微处理器读取所述通用串行总线主控制器中的所述装置识别码，并且通过所述微处理器判断所述通用串行总线装置是否为所述键盘装置，其中所述微处理器依据所述通用串行总线装置是否为所述键盘装置提供开关信号至所述开关电路。
8.根据权利要求1所述的外围接口芯片，其特征在于，还包括比较电路，所述装置识别码通过所述开关电路及所述通用串行总线主控制器传送至所述比较电路，并且通过所述比较电路判断所述通用串行总线装置是否为所述键盘装置，其中所述比较电路依据所述通用串行总线装置是否为所述键盘装置提供一开关信号至所述开关电路。
9.一种外围接口芯片的数据传送方法，其特征在于，包括：
通过开关电路接收通用串行总线装置所传递的装置识别码，其中所述装置识别码用以判断所述通用串行总线装置是否为键盘装置；
当所述通用串行总线装置为所述键盘装置时，则所述通用串行总线装置的输入数据通过第一通用串行总线接口、所述开关电路、通用串行总线主控制器、微处理器、键盘控制器及低接脚计数接口传送至路由控制器；以及
当所述通用串行总线装置不为所述键盘装置时，则所述通用串行总线装置的所述输入数据通过所述第一通用串行总线接口、所述开关电路及第二通用串行总线接口传送至所述路由控制器。
10.根据权利要求9所述的外围接口芯片的数据传送方法，其特征在于，还包括：
当所述通用串行总线装置为所述键盘装置时，所述通用串行总线装置的所述输入数据经由所述开关电路传送至所述通用串行总线主控制器，以将所述输入数据储存在所述通用串行总线主控制器的暂存器组，所述微处理器确认所述暂存器组被使用，将所述暂存器组储存的所述输入数据写入所述键盘控制器中数据部对应的第一暂存器及指令部对应的第二暂存器，以使所述路由控制器读取所述第一暂存器及所述第二暂存器的所述输入数据。
11.根据权利要求10所述的外围接口芯片的数据传送方法，其特征在于，所述第二暂存器的地址为0x60，所述第三暂存器的地址为0x64。
12.根据权利要求10所述的外围接口芯片的数据传送方法，其特征在于，所述键盘控制器通过中断要求通知所述路由控制器。
13.根据权利要求9所述的外围接口芯片的数据传送方法，其特征在于，所述路由控制器为平台路由控制器。
14.根据权利要求9所述的外围接口芯片的数据传送方法，其特征在于，还包括：
通过所述微处理器读取所述通用串行总线主控制器中的所述装置识别码，并且通过所述微处理器判断所述通用串行总线装置是否为所述键盘装置，其中所述微处理器依据所述通用串行总线装置是否为所述键盘装置提供开关信号至所述开关电路。
15.根据权利要求9所述的外围接口芯片的数据传送方法，其特征在于，还包括：
通过所述通用串行总线主控制器传送所述装置识别码至比较电路，并且通过所述比较电路判断所述通用串行总线装置是否为所述键盘装置，其中所述比较电路依据所述通用串行总线装置是否为所述键盘装置提供开关信号至所述开关电路。
CN201610704909.4A 2016-07-20 2016-08-23 外围接口芯片及其数据传送方法 Active CN107644001B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105122833A TWI608356B (zh) 2016-07-20 2016-07-20 週邊介面晶片及其資料傳送方法
TW105122833 2016-07-20

Publications (2)

Publication Number Publication Date
CN107644001A true CN107644001A (zh) 2018-01-30
CN107644001B CN107644001B (zh) 2020-06-09

Family

ID=60988662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610704909.4A Active CN107644001B (zh) 2016-07-20 2016-08-23 外围接口芯片及其数据传送方法

Country Status (3)

Country Link
US (1) US10061733B2 (zh)
CN (1) CN107644001B (zh)
TW (1) TWI608356B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243618A (zh) * 2010-05-11 2011-11-16 联发科技股份有限公司 通用串行总线装置、总线接口装置与方法
CN104050124A (zh) * 2013-03-12 2014-09-17 瑞昱半导体股份有限公司 应用于通用串行总线系统的数据传输电路及数据传输方法
CN104238957A (zh) * 2013-06-13 2014-12-24 联发科技股份有限公司 串行外围接口控制器、串行外围接口快闪存储器及其存取方法和存取控制方法
US20150138704A1 (en) * 2013-11-18 2015-05-21 Leancode, LLC DBA Plugable Technologies Charge and data transfer system, apparatus, and method
CN105824775A (zh) * 2016-03-11 2016-08-03 联想(北京)有限公司 电子设备及信息处理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912663B1 (en) * 1999-12-06 2005-06-28 International Business Machines Corporation Method and system for securing a personal computer bus
JP5134037B2 (ja) * 2010-04-27 2013-01-30 レノボ・シンガポール・プライベート・リミテッド 待機電力の低減が可能な情報機器および電力の制御方法
TWI461963B (zh) * 2011-08-17 2014-11-21 Wistron Corp 電腦鍵盤及其控制方法
US9323528B2 (en) * 2012-12-20 2016-04-26 Intel Corporation Method, apparatus, system creating, executing and terminating mini-threads
TWM471621U (zh) * 2013-07-19 2014-02-01 Nuvoton Technology Corp 電腦裝置及其中之識別裝置
TWM501592U (zh) * 2015-01-30 2015-05-21 Asix Electronics Corp 使用虛擬通用串列匯流排（ｕｓｂ）切換多部主機之ｕｓｂ多電腦切換器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243618A (zh) * 2010-05-11 2011-11-16 联发科技股份有限公司 通用串行总线装置、总线接口装置与方法
CN104050124A (zh) * 2013-03-12 2014-09-17 瑞昱半导体股份有限公司 应用于通用串行总线系统的数据传输电路及数据传输方法
CN104238957A (zh) * 2013-06-13 2014-12-24 联发科技股份有限公司 串行外围接口控制器、串行外围接口快闪存储器及其存取方法和存取控制方法
US20150138704A1 (en) * 2013-11-18 2015-05-21 Leancode, LLC DBA Plugable Technologies Charge and data transfer system, apparatus, and method
CN105824775A (zh) * 2016-03-11 2016-08-03 联想(北京)有限公司 电子设备及信息处理方法

Also Published As

Publication number Publication date
CN107644001B (zh) 2020-06-09
TW201804333A (zh) 2018-02-01
US20180024953A1 (en) 2018-01-25
TWI608356B (zh) 2017-12-11
US10061733B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
TWI605337B (zh) 用以在統一的協定通訊中交換錯誤資訊之設備、方法及系統
CN100366029C (zh) 通信控制器、主机端控制器、通信设备、通信系统和方法
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
TWI614608B (zh) 用於觸控感測器資訊的通訊之設備、系統及方法
TWI620068B (zh) 支援多主機的通用序列匯流排集線設備及使用其之車用主機
CN102073611B (zh) 一种i2c总线控制系统及方法
CN101523364A (zh) Mac和phy接口配置
JP2019197598A (ja) 低電圧セキュアデジタル（ｓｄ）インターフェースのためのシステムおよび方法
CN106126465A (zh) 一种数据传输方法及装置
US9990027B2 (en) Status switching method
CN113485672B (zh) 基于fifo存储器的信息生成方法、装置、设备及介质
CN101763324B (zh) 设备模拟的实现方法和装置
KR20060130664A (ko) Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법
CN104360973A (zh) 一种通信系统、通信方法及相关通信设备
CN112631883B (zh) 一种PCIe数据传输压力制造方法、系统及电子设备
JP2010211322A (ja) ネットワークプロセッサ、受信コントローラ、及びデータ受信処理方法
CN102023957B (zh) Usb接口模拟多串口传输数据的方法及usb复合设备
CN107644001A (zh) 外围接口芯片及其数据传送方法
KR20110134465A (ko) 데이터 전송 시스템 및 그 데이터 판독 방법
CN107153456A (zh) Otg连接控制方法、otg连接控制装置及电子设备
CN113806273B (zh) 快速周边组件互连数据传输控制系统
CN106940684B (zh) 一种按比特写数据的方法及装置
CN115699668A (zh) 宽弹性缓冲器
CN114065313B (zh) 一种串口通信保护装置、串口通信装置及服务器
CN109165099B (zh) 一种电子设备、内存拷贝方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant