TWI608356B - 週邊介面晶片及其資料傳送方法 - Google Patents

週邊介面晶片及其資料傳送方法 Download PDF

Info

Publication number
TWI608356B
TWI608356B TW105122833A TW105122833A TWI608356B TW I608356 B TWI608356 B TW I608356B TW 105122833 A TW105122833 A TW 105122833A TW 105122833 A TW105122833 A TW 105122833A TW I608356 B TWI608356 B TW I608356B
Authority
TW
Taiwan
Prior art keywords
universal serial
serial bus
controller
keyboard
register
Prior art date
Application number
TW105122833A
Other languages
English (en)
Other versions
TW201804333A (zh
Inventor
林尚衡
黃俊學
李育翔
Original Assignee
聯陽半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯陽半導體股份有限公司 filed Critical 聯陽半導體股份有限公司
Priority to TW105122833A priority Critical patent/TWI608356B/zh
Priority to CN201610704909.4A priority patent/CN107644001B/zh
Priority to US15/293,307 priority patent/US10061733B2/en
Application granted granted Critical
Publication of TWI608356B publication Critical patent/TWI608356B/zh
Publication of TW201804333A publication Critical patent/TW201804333A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/74—Details of notification to user or communication with user or patient ; user input means
    • A61B5/7475—User input or interface means, e.g. keyboard, pointing device, joystick
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Description

週邊介面晶片及其資料傳送方法
本發明是有關於一種晶片，且特別是有關於一種週邊介面晶片及其資料傳送方法。
通用串列匯流排(Universal Serial Bus，USB)是一種應用於例如是桌上型電腦、筆記型電腦、智慧型手機（Smart phone）及平板電腦（Tablet PC）等與週邊裝置連接的連接介面。其中，由於其熱插拔特性，使得使用者可以自由地加入或移去其週邊裝置，因此通用串列匯流排介面已廣泛地使用於例如是鍵盤、滑鼠、網路卡及印表機等週邊裝置。然而，由於通用串列匯流排介面是透過輪詢（Polling）與週邊裝置進行資料存取，導致鍵盤的回報率（Report Rate）會受限，進而影響使用者的使用體驗。
本發明提供一種週邊介面晶片及其資料傳送方法，可避免鍵盤裝置受通用串列匯流排介面的限制而影響鍵盤裝置的回報率。
本發明的週邊介面晶片，包括一開關電路、一通用串列匯流排主控制器、一鍵盤控制器及一微處理器。開關電路透過一第一通用串列匯流排介面耦接一通用串列匯流排裝置，並且透過一第二通用串列匯流排介面耦接一路徑控制器。通用串列匯流排主控制器耦接開關電路。鍵盤控制器透過一低接腳計數介面耦接路徑控制器。微處理器耦接通用串列匯流排主控制器與鍵盤控制器。開關電路接收通用串列匯流排裝置所傳遞的一裝置識別碼，其中裝置識別碼用以判斷通用串列匯流排裝置是否為一鍵盤裝置。當通用串列匯流排裝置為鍵盤裝置時，則通用串列匯流排裝置的輸入資料透過第一通用串列匯流排介面、開關電路、通用串列匯流排主控制器、微處理器、鍵盤控制器及低接腳計數介面傳送至路徑控制器。
本發明的週邊介面晶片的資料傳送方法，包括下列步驟。透過一開關電路接收一通用串列匯流排裝置所傳遞的一裝置識別碼，其中裝置識別碼用以判斷通用串列匯流排裝置是否為一鍵盤裝置。當通用串列匯流排裝置為鍵盤裝置時，則通用串列匯流排裝置的一輸入資料透過一第一通用串列匯流排介面、開關電路、一通用串列匯流排主控制器、一微處理器、一鍵盤控制器及一低接腳計數介面傳送至一路徑控制器。當通用串列匯流排裝置不為鍵盤裝置時，則通用串列匯流排裝置的輸入資料透過第一通用串列匯流排介面、開關電路及至路徑控制器。
基於上述，本發明實施例的週邊介面晶片及其資料傳送方法，會判斷通用串列匯流排裝置是否為鍵盤裝置，並且當通用串列匯流排裝置為鍵盤裝置時，透過低接腳計數介面傳送通用串列匯流排裝置的輸入資料。藉此，由於低接腳計數介面可透過中斷要求通知路徑控制器，因此不會有輪詢所造成的回報率限制，亦即可在軟硬體符合的情況下，提高鍵盤裝置的回報率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為依據本發明一實施例的週邊介面晶片的系統示意圖。請參照圖1，在本實施例中，週邊介面晶片100耦接通用串列匯流排裝置10及路徑控制器20，用以連結通用串列匯流排裝置10與路徑控制器20，亦即作為通用串列匯流排裝置10與路徑控制器20的通訊媒介，其中路徑控制器20例如是平台路徑控制器（Platform Controller Hub，PCH）。
週邊介面晶片100包括第一通用串列匯流排介面IFU1、第二通用串列匯流排介面IFU2、低接腳計數(Low Pin Count，LPC)介面IFL1、開關電路110、通用串列匯流排主控制器120、微處理器130及鍵盤控制器140。開關電路110透過第一通用串列匯流排介面IFU1耦接通用串列匯流排裝置10，並且透過第二通用串列匯流排介面耦接路徑控制器20。通用串列匯流排主控制器120耦接開關電路110。微處理器130耦接開關電路110、通用串列匯流排主控制器120與鍵盤控制器140。鍵盤控制器140透過低接腳計數介面IFL1耦接路徑控制器20。
在本實施例中，開關電路110會預設耦接第一通用串列匯流排介面IFU1與通用串列匯流排主控制器120。當通用串列匯流排裝置10耦接第一通用串列匯流排介面IFU1且接收電源時，通用串列匯流排裝置10會被啟動，並且提供裝置識別碼IDX給第一通用串列匯流排介面IFU1，其中裝置識別碼IDX用以判斷通用串列匯流排裝置10是否為鍵盤裝置。
當開關電路110接收到通用串列匯流排裝置10的裝置識別碼IDX時，開關電路110會將通用串列匯流排裝置10的裝置識別碼IDX傳送至通用串列匯流排主控制器120。當微處理器130讀取到通用串列匯流排主控制器120中的裝置識別碼IDX時，微處理器130會依據通用串列匯流排裝置10所傳遞的裝置識別碼IDX判斷通用串列匯流排裝置10是否為鍵盤裝置以對應地提供開關信號SSW1至開關電路110。
當通用串列匯流排裝置10為鍵盤裝置時，開關電路110受控於開關信號SSW1耦接第一通用串列匯流排介面IFU1與通用串列匯流排主控制器120，如路徑PH1所示，則通用串列匯流排裝置10的資訊封包（包括輸入資料Din）透過第一通用串列匯流排介面IFU1、開關電路110、通用串列匯流排主控制器120、微處理器130、鍵盤控制器140及低接腳計數介面IFL1傳送至路徑控制器20。當通用串列匯流排裝置10不為鍵盤裝置時，開關電路110受控於開關信號SSW1耦接第一通用串列匯流排介面IFU1與第二通用串列匯流排介面IFU2，如路徑PH2所示，則通用串列匯流排裝置10的資訊封包（包括輸入資料Din）會透過第一通用串列匯流排介面IFU1、開關電路110及第二通用串列匯流排介面IFU1傳送至路徑控制器20。
進一步來說，當通用串列匯流排裝置10為鍵盤裝置時，開關電路110將通用串列匯流排裝置10的資訊封包（包括輸入資料Din）傳送至通用串列匯流排主控制器120。接著，串列匯流排主控制器120會從資料封包將輸入資料Din取出，亦即對輸入資料Din進行解碼，並且儲存在通用串列匯流排主控制器120的暫存器組R1（亦即將解碼後的輸入資料Din對應地儲存於多個暫存器中）。微處理器130在確認暫存器組R1被使用（亦即有寫入輸入資料Din）後，會將該暫存器組R1儲存的輸入資料Din寫入鍵盤控制器140中資料埠對應的暫存器R2（對應第一暫存器）及指令埠對應的暫存器R3（對應第二暫存器）。接著，路徑控制器20會讀取暫存器R2及R3的輸入資料Din。
在本發明一實施例中，當通用串列匯流排裝置10為鍵盤裝置時，暫存器R2的位址例如為0x60，暫存器R3的位址例如為0x64，並且鍵盤控制器140可透過中斷要求通知路徑控制器20。並且，當通用串列匯流排主控制器120接收到通用串列匯流排裝置10的資訊封包（包括輸入資料Din），通用串列匯流排主控制器120可先通知微處理器130，接著微處理器130透過設定通用串列匯流排主控制器120的運作參數，使得通用串列匯流排主控制器120會去讀取開關電路110所傳送的資訊封包（包括輸入資料Din）。並且，微處理器130透過設定鍵盤控制器140的運作參數，且透過鍵盤控制器140的資料埠（例如位址為0x60的暫存器）及指令埠（例如位址為0x64的暫存器）使得鍵盤控制器140與路徑控制器20連結及運作。
圖2為依據本發明又一實施例的週邊介面晶片的系統示意圖。請參照圖1及圖2，週邊介面晶片200大致相同於週邊介面晶片100，其不同之處在於週邊介面晶片200的開關電路210、通用串列匯流排主控制器220、微控制器230及比較電路240，其中比較電路240耦接通用串列匯流排主控制器220及開關電路210。在本實施例中，開關電路210仍預設耦接第一通用串列匯流排介面IFU1與通用串列匯流排主控制器220，因此裝置識別碼IDX會透過通用串列匯流排主控制器220傳送至比較電路240，並且比較電路240依據裝置識別碼IDX判斷通用串列匯流排裝置10是判為鍵盤裝置以對應地提供開關信號SSW2至開關電路210。並且，微控制器230的運作與微控制器130類似，但不提供開關信號SSW2至開關電路210。
當通用串列匯流排裝置10是判斷為鍵盤裝置時，開關電路210受控於開關信號SSW2耦接第一通用串列匯流排介面IFU1與通用串列匯流排主控制器220；當通用串列匯流排裝置10是判斷為非鍵盤裝置時，開關電路210受控於開關信號SSW2耦接第一通用串列匯流排介面IFU1與第二通用串列匯流排介面IFU2。
圖3為依據本發明一實施例的週邊介面晶片的資料傳送方法的系統示意圖。請參照圖3，在本實施例中，週邊介面晶片的資料傳送方法包括下列步驟。在步驟S310中，會透過一開關電路接收一通用串列匯流排裝置所傳遞的一裝置識別碼，其中裝置識別碼用以判斷通用串列匯流排裝置是否為一鍵盤裝置。當通用串列匯流排裝置為鍵盤裝置時，亦即步驟S310的判斷結果為“是”，則通用串列匯流排裝置的一輸入資料透過一第一通用串列匯流排介面、開關電路、一通用串列匯流排主控制器、一微處理器、一鍵盤控制器及一低接腳計數介面傳送至一路徑控制器(步驟S320)；當通用串列匯流排裝置不為鍵盤裝置時，亦即步驟S310的判斷結果為“否”，則通用串列匯流排裝置的輸入資料透過第一通用串列匯流排介面、開關電路及一第二通用串列匯流排介面傳送至路徑控制器(步驟S330)。其中，步驟S310、S320及S330的順序為用以說明，本發明實施例不以此為限。並且，步驟S310、S320及S330的細節可參照圖1至圖2實施例所示，在此則不再贅述。
綜上所述，本發明實施例的週邊介面晶片及其資料傳送方法，會判斷通用串列匯流排裝置是否為鍵盤裝置，並且當通用串列匯流排裝置為鍵盤裝置時，透過低接腳計數介面傳送通用串列匯流排裝置的輸入資料。藉此，由於低接腳計數介面可透過中斷要求通知路徑控制器，因此不會有輪詢所造成的回報率限制，亦即可在軟硬體符合的情況下，提高鍵盤裝置的回報率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧通用串列匯流排裝置
20‧‧‧路徑控制器
100、200‧‧‧週邊介面晶片
110、210‧‧‧開關電路
120、220‧‧‧通用串列匯流排主控制器
130、230‧‧‧微處理器
140‧‧‧鍵盤控制器
240‧‧‧比較電路
Din‧‧‧輸入資料
IDX‧‧‧裝置識別碼
IFL1‧‧‧低接腳計數介面
IFU1‧‧‧第一通用串列匯流排介面
IFU2‧‧‧第二通用串列匯流排介面
PH1、PH2‧‧‧路徑
R1‧‧‧暫存器組
R2、R3‧‧‧暫存器
SSW1、SSW2‧‧‧開關信號
S310、S320、S330‧‧‧步驟
圖1為依據本發明一實施例的週邊介面晶片的系統示意圖。 圖2為依據本發明另一實施例的週邊介面晶片的系統示意圖。 圖3為依據本發明一實施例的週邊介面晶片的資料傳送方法的系統示意圖。
10‧‧‧通用串列匯流排裝置
20‧‧‧路徑控制器
100‧‧‧週邊介面晶片
110‧‧‧開關電路
120‧‧‧通用串列匯流排主控制器
130‧‧‧微處理器
140‧‧‧鍵盤控制器
Din‧‧‧輸入資料
IDX‧‧‧裝置識別碼
IFL1‧‧‧低接腳計數介面
IFU1‧‧‧第一通用串列匯流排介面
IFU2‧‧‧第二通用串列匯流排介面
PH1、PH2‧‧‧路徑
R1‧‧‧暫存器組
R2、R3‧‧‧暫存器
SSW1‧‧‧開關信號

Claims (13)

  1. 一種週邊介面晶片，包括：一開關電路，透過一第一通用串列匯流排介面耦接一通用串列匯流排裝置，並且透過一第二通用串列匯流排介面耦接一路徑控制器；一通用串列匯流排主控制器，耦接該開關電路；一鍵盤控制器，透過一低接腳計數(Low Pin Count，LPC)介面耦接該路徑控制器；以及一微處理器，耦接該通用串列匯流排主控制器與該鍵盤控制器；其中，該開關電路接收該通用串列匯流排裝置所傳遞的一裝置識別碼，該裝置識別碼用以判斷該通用串列匯流排裝置是否為一鍵盤裝置，當該通用串列匯流排裝置為該鍵盤裝置時，則該通用串列匯流排裝置的該輸入資料透過該第一通用串列匯流排介面、該開關電路、該通用串列匯流排主控制器、該微處理器、該鍵盤控制器及該低接腳計數介面傳送至該路徑控制器，當該通用串列匯流排裝置為該鍵盤裝置時，該開關電路將該通用串列匯流排裝置的該輸入資料傳送至該通用串列匯流排主控制器，以將該輸入資料儲存在該通用串列匯流排主控制器的一暫存器組，該微處理器確認該暫存器組被使用後，將該暫存器組儲存的該輸入資料寫入該鍵盤控制器中一資料埠對應的一第一暫存器及一指令埠對應的一第二暫存器，以使該路徑控制器讀取該第 一暫存器及該第二暫存器的該輸入資料。
  2. 如申請專利範圍第1項所述的週邊介面晶片，其中該第一暫存器的位址為0x60，該第二暫存器的位址為0x64。
  3. 如申請專利範圍第1項所述的週邊介面晶片，其中該鍵盤控制器透過一中斷要求通知該路徑控制器。
  4. 如申請專利範圍第1項所述的週邊介面晶片，其中當該通用串列匯流排裝置不為該鍵盤裝置時，則該通用串列匯流排裝置的該輸入資料透過該第一通用串列匯流排介面、該開關電路及該第二通用串列匯流排介面傳送至該路徑控制器。
  5. 如申請專利範圍第1項所述的週邊介面晶片，其中該路徑控制器為一平台路徑控制器。
  6. 如申請專利範圍第1項所述的週邊介面晶片，其中該開關電路將該通用串列匯流排裝置的該裝置識別碼傳送至該通用串列匯流排主控制器，該微處理器讀取該通用串列匯流排主控制器中的該裝置識別碼，並且透過該微處理器判斷該通用串列匯流排裝置是否為該鍵盤裝置，其中該微處理器依據該通用串列匯流排裝置是否為該鍵盤裝置提供一開關信號至該開關電路。
  7. 如申請專利範圍第1項所述的週邊介面晶片，更包括一比較電路，該裝置識別碼透過該開關電路及該通用串列匯流排主控制器傳送至該比較電路，並且透過該比較電路判斷該通用串列匯流排裝置是否為該鍵盤裝置，其中該比較電路依據該通用串列匯流排裝置是否為該鍵盤裝置提供一開關信號至該開關電路。
  8. 一種週邊介面晶片的資料傳送方法，包括：透過一開關電路接收一通用串列匯流排裝置所傳遞的一裝置識別碼，其中該裝置識別碼用以判斷該通用串列匯流排裝置是否為一鍵盤裝置；當該通用串列匯流排裝置為該鍵盤裝置時，則該通用串列匯流排裝置的一輸入資料透過一第一通用串列匯流排介面、該開關電路、一通用串列匯流排主控制器、一微處理器、一鍵盤控制器及一低接腳計數介面傳送至一路徑控制器，其中該通用串列匯流排裝置的該輸入資料經由該開關電路傳送至該通用串列匯流排主控制器，以將該輸入資料儲存在該通用串列匯流排主控制器的一暫存器組，該微處理器確認該暫存器組被使用，將該暫存器組儲存的該輸入資料寫入該鍵盤控制器中一資料埠對應的一第一暫存器及一指令埠對應的一第二暫存器，以使該路徑控制器讀取該第一暫存器及該第二暫存器的該輸入資料；以及當該通用串列匯流排裝置不為該鍵盤裝置時，則該通用串列匯流排裝置的該輸入資料透過該第一通用串列匯流排介面、該開關電路及一第二通用串列匯流排介面傳送至該路徑控制器。
  9. 如申請專利範圍第8項所述的週邊介面晶片的資料傳送方法，其中該第一暫存器的位址為0x60，該第二暫存器的位址為0x64。
  10. 如申請專利範圍第8項所述的週邊介面晶片的資料傳送方法，其中該鍵盤控制器透過一中斷要求通知該路徑控制器。
  11. 如申請專利範圍第8項所述的週邊介面晶片的資料傳送方法，其中該路徑控制器為一平台路徑控制器。
  12. 如申請專利範圍第8項所述的週邊介面晶片的資料傳送方法，更包括：透過該開關電路將該通用串列匯流排裝置的該裝置識別碼傳送至該通用串列匯流排主控制器，透過該微處理器讀取該通用串列匯流排主控制器中的該裝置識別碼，並且透過該微處理器判斷該通用串列匯流排裝置是否為該鍵盤裝置，其中該微處理器依據該通用串列匯流排裝置是否為該鍵盤裝置提供一開關信號至該開關電路。
  13. 如申請專利範圍第8項所述的週邊介面晶片的資料傳送方法，更包括：透過該通用串列匯流排主控制器傳送該裝置識別碼至一比較電路，並且透過該比較電路判斷該通用串列匯流排裝置是否為該鍵盤裝置，其中該比較電路依據該通用串列匯流排裝置是否為該鍵盤裝置提供一開關信號至該開關電路。
TW105122833A 2016-07-20 2016-07-20 週邊介面晶片及其資料傳送方法 TWI608356B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105122833A TWI608356B (zh) 2016-07-20 2016-07-20 週邊介面晶片及其資料傳送方法
CN201610704909.4A CN107644001B (zh) 2016-07-20 2016-08-23 外围接口芯片及其数据传送方法
US15/293,307 US10061733B2 (en) 2016-07-20 2016-10-14 Peripheral interface chip and data transmission method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105122833A TWI608356B (zh) 2016-07-20 2016-07-20 週邊介面晶片及其資料傳送方法

Publications (2)

Publication Number Publication Date
TWI608356B true TWI608356B (zh) 2017-12-11
TW201804333A TW201804333A (zh) 2018-02-01

Family

ID=60988662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105122833A TWI608356B (zh) 2016-07-20 2016-07-20 週邊介面晶片及其資料傳送方法

Country Status (3)

Country Link
US (1) US10061733B2 (zh)
CN (1) CN107644001B (zh)
TW (1) TWI608356B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110264942A1 (en) * 2010-04-27 2011-10-27 Lenovo (Singapore) Pte. Ltd. Method and Apparatus for Controlling Standby Power
TWM471621U (zh) * 2013-07-19 2014-02-01 Nuvoton Technology Corp 電腦裝置及其中之識別裝置
US20140181479A1 (en) * 2012-12-20 2014-06-26 Ruchira Sasanka Method, apparatus, system creating, executing and terminating mini-threads
US8872777B2 (en) * 2011-08-17 2014-10-28 Wistron Corporation Computer keyboard and control method thereof
TWM501592U (zh) * 2015-01-30 2015-05-21 Asix Electronics Corp 使用虛擬通用串列匯流排（ｕｓｂ）切換多部主機之ｕｓｂ多電腦切換器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912663B1 (en) * 1999-12-06 2005-06-28 International Business Machines Corporation Method and system for securing a personal computer bus
US9336170B2 (en) * 2010-05-11 2016-05-10 Mediatek Inc. Universal serial bus device and charging and enumeration method
CN104050124B (zh) * 2013-03-12 2017-06-13 瑞昱半导体股份有限公司 应用于通用串行总线系统的数据传输电路及数据传输方法
IN2013MU02016A (zh) * 2013-06-13 2015-06-05 Mediatek Inc
US9483077B2 (en) * 2013-11-18 2016-11-01 Leancode L.L.C. Charge and data transfer system, apparatus, and method
CN105824775A (zh) * 2016-03-11 2016-08-03 联想(北京)有限公司 电子设备及信息处理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110264942A1 (en) * 2010-04-27 2011-10-27 Lenovo (Singapore) Pte. Ltd. Method and Apparatus for Controlling Standby Power
US8872777B2 (en) * 2011-08-17 2014-10-28 Wistron Corporation Computer keyboard and control method thereof
US20140181479A1 (en) * 2012-12-20 2014-06-26 Ruchira Sasanka Method, apparatus, system creating, executing and terminating mini-threads
TWM471621U (zh) * 2013-07-19 2014-02-01 Nuvoton Technology Corp 電腦裝置及其中之識別裝置
TWM501592U (zh) * 2015-01-30 2015-05-21 Asix Electronics Corp 使用虛擬通用串列匯流排（ｕｓｂ）切換多部主機之ｕｓｂ多電腦切換器

Also Published As

Publication number Publication date
TW201804333A (zh) 2018-02-01
CN107644001A (zh) 2018-01-30
US20180024953A1 (en) 2018-01-25
US10061733B2 (en) 2018-08-28
CN107644001B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
US11500810B2 (en) Techniques for command validation for access to a storage device by a remote client
RU2645288C2 (ru) Усовершенствование интерфейса pci express
US9940123B1 (en) Updating device code through a bus
TWI605337B (zh) 用以在統一的協定通訊中交換錯誤資訊之設備、方法及系統
TWI614608B (zh) 用於觸控感測器資訊的通訊之設備、系統及方法
CN105740718B (zh) 电子系统、电子装置及电子装置的存取认证方法
JP2008539484A (ja) ユニバーサル・シリアル・バス機能のデリゲーション
KR20140113662A (ko) Hid i2c 데이터 버스를 위한 호스트 측 구현 기법
US10474612B1 (en) Lane reversal detection and bifurcation system
US20210019077A1 (en) Automatic host buffer pointer pattern detection
WO2019105188A1 (zh) 触感信号的处理方法、系统、装置及电子设备
US7047343B2 (en) System and method for communication of keyboard and touchpad inputs as HID packets embedded on a SMBus
TW201112130A (en) Controllers and methods for controlling data transfer, and electronic systems
TWI608356B (zh) 週邊介面晶片及其資料傳送方法
KR20100121340A (ko) 시리얼 인터페이스 프로토콜을 사용하여 호스트와 인터페이스하는 비휘발성 메모리 기반 저장 장치의 커맨드 처리 방법
CN109102436B (zh) 基于usb3.0协议ts1训练序列的ip软核产权保护与侵权鉴定方法
CN112711955A (zh) 一种nfc的信息传输方法、信息传输装置及终端
WO2012124431A1 (ja) 半導体装置
TWM537249U (zh) 週邊介面晶片
TWI813953B (zh) 多主機系統及主機設備與共享人機介面裝置的操作方法
US20070266188A1 (en) USB keyboard and human input device using the same
JP2016177333A (ja) 情報処理装置及び情報処理装置の制御方法
CN106940684B (zh) 一种按比特写数据的方法及装置
CN109165482B (zh) 基于usb3.1协议ts1训练序列的ip软核产权保护与侵权鉴定方法
CN109214143B (zh) 基于usb3.2协议ts1训练序列的ip软核产权保护与侵权鉴定方法