CN107633863A - 存储器装置及其程式化方法 - Google Patents

存储器装置及其程式化方法 Download PDF

Info

Publication number
CN107633863A
CN107633863A CN201710043193.2A CN201710043193A CN107633863A CN 107633863 A CN107633863 A CN 107633863A CN 201710043193 A CN201710043193 A CN 201710043193A CN 107633863 A CN107633863 A CN 107633863A
Authority
CN
China
Prior art keywords
data
data unit
array
reduced
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710043193.2A
Other languages
English (en)
Other versions
CN107633863B (zh
Inventor
陈毓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN107633863A publication Critical patent/CN107633863A/zh
Application granted granted Critical
Publication of CN107633863B publication Critical patent/CN107633863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器装置包括：存储器阵列，包括储存数据的多个存储器胞；感测电路，耦接至所述存储器阵列以读取储存在所述存储器阵列中的数据；数据暂存器，用于储存欲写入至所述存储器阵列，数据处理器，以及控制单元中的数据。所述数据处理器用以接收欲写入至所述存储器阵列中的输入数据单元，以及基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理的数据单元。所述控制单元用以将所述已处理数据单元写入至所述存储器阵列中。

Description

存储器装置及其程式化方法
技术领域
本发明涉及一种电子装置，且特别涉及一种存储器装置及所述存储器装置的程式化方法。
背景技术
快闪存储器装置已在各种各样的应用中得到采用。快闪存储器装置透过以程式化操作改变包含在快闪存储器装置中的多个存储器胞的阀值电压来储存数据。快闪存储器装置必须具有可靠性，以使数据能够正确地储存在存储器装置中。
发明内容
本发明提供一种存储器装置包括：存储器阵列，包括储存数据的多个存储器胞；感测电路，耦接至所述存储器阵列以读取储存在所述存储器阵列中的数据；数据暂存器，用于储存欲写入至所述存储器阵列，数据处理器以及控制单元中的数据。所述数据处理器用以接收欲写入至所述存储器阵列中的输入数据单元，以及基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理的数据单元。所述控制单元用以将所述已处理数据单元写入至所述存储器阵列中。
本发明还提供一种对存储器阵列进行程式化的方法包括：接收欲写入至所述存储器阵列中的输入数据单元；基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理的数据单元；以及将所述已处理数据单元写入至所述存储器阵列中。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。
附图说明
图1是说明根据所示出实施例的存储器装置的示意图；
图2是说明根据所示出实施例对图1所示存储器装置供应的用于对存储器装置进行程式化的信号的时序图；
图3是说明根据所示出实施例对图1所示存储器装置进行程式化的过程的流程图；
图4是说明根据所示出实施例执行图3所示过程中的步骤的过程的流程图；
图5是说明根据所示出实施例执行图3所示过程中的另一步骤的过程的流程图；
图6是根据所示出实施例在存储器装置上执行的程式化过程的时序图。
附图标记说明：
100：存储器装置
110：存储器阵列
120：控制单元
122：处理器
124：储存单元
126：电压产生器
130：位址译码器
140：列选择电路
150：行选择电路
160：感测电路
170：数据处理器
180：数据暂存器
200、600：晶片选择信号
210：串列输入信号
250：指令序列
252：程式化指令
254：位址
258：输入数据单元
300、400、500：过程
310、320、330、340、410、420、430、440、450、460、510、512、514、516、520、522、524、526、528、530、532、534：步骤
CLK：时脉接脚
CSb：晶片选择接脚
GND：接地接脚
SI：串列输入接脚
SO：串列输出接脚
t0、t1、t2、t3、t4、t5、t6、t7：时段
VCC：电源接脚
Data n～Data n+i：数据单元
具体实施方式
图1是说明根据所示出实施例的存储器装置100的示意图。存储器装置100可为非挥发性存储器装置，例如快闪存储器装置、电阻式随机存取存储器(Resistive RandomAccess Memory，ReRAM)装置、或磁阻式随机存取存储器(Magnetoresistive RandomAccess Memory，MRAM)装置。存储器装置100包括存储器阵列110、控制单元120、位址译码器译码器130、列选择电路140、行选择电路150、感测电路160、数据处理器170、及数据暂存器180。存储器装置100还包括用于与外部装置(未示出)进行通信的多个接脚，例如时脉接脚(CLK)、晶片选择接脚(CSb)、串列输入接脚(SI)、串列输出接脚(SO)、电源接脚(VCC)、及接地接脚(GND)。
存储器阵列110包括在多个字元线(未示出)与多个位元线(未示出)之间排列成行与列的多个存储器胞(未示出)。每一列存储器胞的栅极共同地连接至所述多个字元线中的相应一条字元线。每一行存储器胞连接至所述多个位元线中的相应一条位元线。
控制单元120耦接至所述多个接脚，且用以接收从所述外部装置经由串列输入接脚传输的命令、位址、及输入数据，并回应于所述命令来控制存储器装置100的各种元件(例如位址译码器130、列选择电路140、行选择电路150、感测电路160、及数据处理器170)的运行。在图1所示的实施例中，控制单元120包括处理器122、储存单元124、及电压产生器126。储存单元124用以储存指令，所述指令由处理器122回应于所述命令来执行以控制存储器装置100的所述各种元件的运行。处理器122是可用以执行储存在储存单元124中的所述指令的通用处理器。电压产生器126用以产生用于控制存储器装置100的所述各种元件的运行的各种电压。在替代实施例中，控制单元120可包括用以控制存储器装置100的所述各种元件的运行的专用逻辑电路。
位址译码器130耦接至控制单元120、列选择电路140、及行选择电路150，且用以接收从控制单元120传递的位址并对所接收的位址进行解码以获得存储器阵列110中的列位址及行位址。位址译码器130还用以将所述列位址传递至列选择电路140以及将所述行位址传递至行选择电路150。
列选择电路140耦接至存储器阵列110且用以从位址译码器130接收所述列位址，并对存储器阵列110的字元线供应字元线电压以根据所述列位址来选择至少一条字元线。
行选择电路150耦接至存储器阵列110且用以从位址译码器130接收所述行位址，并对存储器阵列110的位元线供应位元线电压以根据所述行位址来选择至少一条位元线。
感测电路160耦接至存储器阵列110且用以读取储存在存储器阵列110中的阵列数据，并将所述阵列数据传递至控制单元120或传递至数据处理器170。
数据处理器170耦接在控制单元120与感测电路160之间，且用以从控制单元120接收输入数据及从感测电路160接收阵列数据、基于所述阵列数据处理所述输入数据以产生已处理数据、及将所述已处理数据写入至数据暂存器180中。
数据暂存器180耦接至数据处理器170并用以储存欲写入至存储器阵列110中的数据。举例来说，数据暂存器180储存由数据处理器170产生的已处理数据。
尽管将控制单元120、位址译码器130、列选择电路140、行选择电路150、感测电路160、数据处理器170、及数据暂存器180示出为单独的组件，但所属领域中的技术人员将认识到，可将各元件结合成一个电路。
图2是说明根据所示出实施例对存储器装置100供应的用于对存储器阵列110进行程式化的信号的时序图。具体来说，对存储器装置100的晶片选择接脚(CSb)供应晶片选择信号200，并对存储器装置100的串列输入接脚(SI)供应串列输入信号210。
根据图2，当将供应至晶片选择接脚的晶片选择信号200从高电压准位驱动至低电压准位时，包括指令序列250的串列输入信号210被供应至存储器装置100的串列输入接脚。指令序列250包括程式化指令252、位址254、及欲程式化至存储器阵列110中的一系列(series)输入数据单元258。程式化指令252、位址254、及所述一系列输入数据单元258是从外部装置串列地传输。在图2所示的实施例中，程式化指令252是指示存储器装置100执行程式化操作的8位元指令码“02h”。位址254由24位元的位址数据组成，且代表存储器阵列110中的所述多个输入数据单元258欲被程式化到的位置的初始位址n。所述一系列输入数据单元258包括数据单元n(在图2中表示为“Datan”)、数据单元n+1(在图2中表示为“Data n+1”)、…、数据单元n+i(在图2中表示为“Data n+i”)。数据单元n欲程式化至存储器阵列110中的与初始位址n对应的位置，数据单元n+1欲程式化至与位址n+1对应的位置，等等。所述多个输入数据单元258中的每一输入数据单元包括多个输入数据位元。举例来说，所述多个输入数据单元258中的每一输入数据单元包括8位元的“0”及“1”作为输入数据位元。
在传统的存储器装置中，当控制单元120接收到指令序列250时，控制单元120会将包含在指令序列250中的所述多个输入数据单元258写入至数据暂存器180中。接着，当将晶片选择信号200从低电压准位驱动至高电压准位时，控制单元120将从由位址254代表的位置开始，执行嵌入式程式化操作以将输入数据单元258中的每一输入数据单元程式化至存储器阵列110中。
一般来说，存储器阵列110中的所述多个存储器胞中的每一存储器胞可为储存一个数据位元“1”或“0”的单电压准位胞元(single level cell，SLC)。如果存储器装置100是快闪存储器装置，则可通过程式化操作将储存“1”的存储器胞程式化为储存“0”。在所述程式化操作之前，可执行擦除操作以对存储器胞的区块进行擦除来储存“1”。然而，在某些情形中，当存储器胞已储存“0”时，外部装置可能仍指示所述存储器装置将“0”程式化至所述存储器胞中。这种情景被称作“过度程式化”(over-programming)。存储器胞的过多的过度程式化可使存储器胞的完整性恶化。
为了避免过度程式化，根据本发明的实施例，在存储器装置100接收到所述整个系列的输入数据单元258之后以及在嵌入式程式化操作期间，对在存储器阵列110中的一组存储器胞中所储存的阵列数据单元进行检查并将其与输入数据单元258进行比较，且嵌入式程式化操作只将“0”程式化至储存“1”的存储器胞中。然而，所述检查过程是费时的，且因此延长嵌入式程式化操作的过程。
相比之下，在根据以下所述实施例的程式化方法中，一旦对应的输入数据单元被输入至存储器装置100中，便对储存在存储器阵列110中的阵列数据单元进行读取并将每一阵列数据单元与所述对应的输入数据单元进行比较。图3是说明根据这种实施例的对存储器装置100进行程式化的过程300的流程图。过程300可由图1所示的控制单元120执行。
参照图3，在步骤310处，控制单元120接收从外部装置传输的程式化指令。举例来说，存储器装置100的控制单元120经由存储器装置100的串列输入接脚来接收包含在指令序列250中的程式化指令252。
在步骤320处，控制单元120接收从所述外部装置传输的初始位址。举例来说，存储器装置100的控制单元120经由存储器装置100的串列输入接脚来接收包含在指令序列250中的位址254。位址254代表存储器阵列110中所述多个输入数据单元258欲程式化至的位置的初始位址。
在步骤330处，控制单元120接收从所述外部装置传输的一系列输入数据单元，在接收所述一系列输入数据单元的同时基于储存在存储器阵列110中的阵列数据单元处理所述输入数据单元以产生已处理数据单元，并将所述已处理数据单元写入至数据暂存器180中。举例来说，存储器装置100的控制单元120可经由存储器装置100的串列输入接脚接收包含在指令序列250中的所述多个输入数据单元258。当控制单元120接收到所述输入数据单元中的一个输入数据单元时，控制单元120基于储存在存储器阵列110中的对应位置中的阵列数据单元处理所述输入数据单元，并将所述已处理数据单元写入至数据暂存器180中。参照图4将提供关于步骤330的详细说明。
在步骤340处，控制单元120执行程式化操作以从所述初始位址开始，将数据暂存器180中的已处理数据单元写入至存储器阵列110中。将参照图5提供关于步骤340的详细说明。在步骤340之后，过程300结束。
图4是说明根据所示出实施例执行图3中的步骤330的过程400的流程图。过程400可由图1所示的控制单元120执行。
如先前所阐述，在过程400开始之前，控制单元120已接收到从所述外部装置传输的初始位址，且所述初始位址代表存储器阵列110中所述多个输入数据单元258欲程式化至的开始位置。假设在过程400开始时，所述初始位址是n。
在步骤410处，控制单元120接收从所述外部装置传输的输入数据单元。所述输入数据单元与位址n相关联。也就是说，所述输入数据单元欲写入至存储器阵列110中的具有位址n的位置中。所述输入数据单元包括固定数目的输入数据位元。举例来说，所述输入数据单元包括8个输入数据位元“01010010”，这8个输入数据位元“01010010”欲写入至存储器阵列110中的具有位址n的多个存储器胞中。
在步骤420处，控制单元120控制感测电路160以从存储器阵列110的位址n读取阵列数据单元。所述阵列数据单元包括固定数目的阵列数据位元，且具有与所述输入数据单元相同的长度。所述阵列数据单元中的所述多个阵列数据位元分别对应于所述输入数据单元中的所述多个输入数据位元。举例来说，所述阵列数据单元包括8个阵列数据位元(即，“00101010”)。
在步骤430处，控制单元120控制数据处理器170以基于所述阵列数据单元处理所述输入数据单元来产生已处理数据单元。所述已处理数据单元包括分别与所述输入数据单元中的所述多个输入数据位元的对应的多个已处理数据位元。
在某些实施例中，当存储器装置100是快闪存储器装置时，数据处理器170将所述输入数据单元中的每一输入数据位元与所述阵列数据单元中的所述阵列数据位元中的对应的一个阵列数据位元进行比较。当所述输入数据位元及所述阵列数据位元二者均为“0”时，数据处理器170将输入数据位元从“0”变至“1”以产生已处理数据位元“1”作为对应的已处理数据位元。当在接下来的步骤中执行程式化操作时，仅将已处理数据位元“0”程式化至存储器阵列中，而不对已处理数据位元“1”程式化。因此，作为在步骤430处处理所述输入数据单元的结果，存储器装置100将仅对储存阵列数据位元“1”的存储器胞程式化“0”。
表1汇总了根据示例性实施例来处理输入数据单元中的输入数据位元的方案。
表1
根据表1，当阵列数据位元是“0”且对应的输入数据位元是“0”时，已处理数据位元将为“1”，从而将不会被程式化；当阵列数据位元是“0”且对应的输入数据位元是“1”时，已处理数据位元将为“1”，从而将不会被程式化；当阵列数据位元是“1”且对应的输入数据位元是“0”时，已处理数据位元将为“0”，从而将会被程式化；且当阵列数据位元是“1”且对应的输入数据位元是“1”时，已处理数据单元中的数据位元将为“1”，从而将不会被程式化。
表2包括根据示例性实施例的输入数据单元、阵列数据单元、已处理数据单元、以及所得数据单元(通过对已处理数据单元进行程式化的程式化操作而产生的储存在对应的一组存储器胞中的数据单元)。
表2
如表2所示，当阵列数据单元是“10101010”且输入数据单元是“01010010”时，已处理数据单元将为“01010111”。接着，在程式化操作之后，储存在对应的一组存储器胞中的数据单元将为“00000010”。
在步骤440处，控制单元120控制数据处理器170以将已处理数据单元写入至数据暂存器180中，以及将被写入至数据暂存器180中的已处理数据单元与位址n相关联。
在步骤450处，控制单元120判断当前输入数据单元是否为所述一系列输入数据单元258中的最后一个输入数据单元。如果当前输入数据单元不是所述一系列输入数据单元258中的最后一个输入数据单元(步骤450：否)，则在步骤460处，控制单元120将位址n递增1(即，递增的位址n＝n+1)。在步骤460之后，控制单元120返回至步骤410以接收与递增的位址n相关联的另一输入数据单元。如果当前输入数据单元是所述一系列输入数据单元258中的最后一个输入数据单元(步骤450：是)，则过程400结束。
图5是说明根据所示出实施例执行图3中的步骤340的过程500的流程图。过程500可由图1所示的控制单元120执行。
在过程500开始时，控制单元120将当前位址设定为开始位址n，所述开始位址n是最初从外部装置接收到的初始位址。在步骤510处，控制单元120从数据暂存器180读取与位址n相关联的已处理数据单元。在步骤512处，控制单元120将已处理数据单元写入至存储器阵列110的位址n处的一组存储器胞中。
在步骤512期间，控制单元120将已处理数据单元中的所有已处理数据位元写入至对应于位址n的所述一组存储器胞中。在某些实施例中，当存储器装置100是快闪存储器装置时，如果已处理数据位元是“0”，则控制单元120对与所述已处理数据位元对应的存储器胞施加程式化电压以将“0”写入至所述存储器胞中；而如果已处理数据位元是“1”，则控制单元120不对所述对应的存储器胞施加程式化电压，且因此所述存储器胞不被程式化且储存在所述存储器胞中的数据保持不变。
在步骤514处，控制单元120判断当前位址n是否为结束位址。所述结束位址代表存储器阵列110中所述最后一个已处理数据单元欲写入至的位址。在某些实施例中，所述结束位址可包含在被供应至存储器装置100的串列输入接脚的指令序列250中。在其他实施例中，控制单元120可包括计数器以对包含在指令序列250中的输入数据单元258的数目进行计数，且当输入数据单元258为包含在指令序列250中的最后一个单元时，控制单元120确定当前位址n是所述结束位址。如果当前位址n不是所述结束位址(步骤514：否)，则在步骤516处，控制单元120将位址n递增1(即，n＝n+1)。在步骤516之后，控制单元120返回至步骤510以从数据暂存器180读取与位址n相关联的另一已处理数据单元。
如果当前位址n是结束位址(步骤514：是)，则控制单元120确定已将数据暂存器180中的所有已处理数据单元写入至存储器阵列110的存储器胞中。接着，控制单元120执行验证过程以验证已成功地将已处理数据单元写入至存储器阵列110的存储器胞中。
具体来说，在步骤520处，控制单元120将当前位址重设成开始位址n，所述开始位址n为最初从外部装置接收到的初始位址。在步骤522处，控制单元120从数据暂存器180读取与位址n相关联的已处理数据单元。在步骤524处，控制单元120控制感测电路160以读取储存在存储器阵列110的位址n处的一组存储器胞中的阵列数据单元。在步骤526处，控制单元120对所述阵列数据单元中的每一阵列数据位元与其在所述已处理数据单元中的对应的已处理数据位元进行比较，以确定储存所述阵列数据单元的阵列数据位元的每一存储器胞的验证状态。
表3汇总了确定存储器胞的验证状态的方案。
表3
根据表3，如果阵列数据位元是“1”且其对应的已处理数据位元是“0”，则控制单元120确定储存所述阵列数据位元的存储器胞未通过验证，且需要重新程式化。反之，如果阵列数据位元是“1”且其对应的已处理数据位元是“1”，则控制单元120确定储存所述阵列数据位元的存储器胞通过验证，且不需要程式化操作。或者，如果阵列数据位元是“0”且其对应的已处理数据位元是“1”或“0”，则控制单元120也确定储存所述阵列数据位元的存储器胞通过验证且不需要程式化操作。
在确定在位址n处的所述一组存储器胞的验证状态之后，在步骤528处，控制单元120判断所述一组存储器胞中的所有存储器胞是否均通过验证。如果至少一个存储器胞未通过验证(步骤528：否)，则在步骤530处，控制单元120将已处理数据单元写入至存储器阵列110的位址n处的所述一组存储器胞中。接着，控制单元120进行至步骤532。如果所述一组存储器胞中的所有存储器胞均通过验证(步骤528：是)，则控制单元120直接进行至步骤532。
在步骤532处，控制单元120判断位址n是否为结束位址。如果位址n不是结束位址(步骤532：否)，则在步骤534处，控制单元120将所述位址n递增1(即，递增的位址n＝n+1)。在步骤534之后，控制单元120返回至步骤522以从数据暂存器180读取与位址n相关联的另一已处理数据单元。如果位址n是结束位址(步骤532：是)，则过程500结束。
在图3、图4、及图5中阐述的事件的序列是示例性的且并不打算为限制性的。因此，在不背离所公开实施例的范围的条件下，图3、图4、及图5中所显示的事件的特定次序可有所变化。此外，可并行地(即，彼此同时地)执行图3、图4、及图5中所显示的事件中的某些事件。举例来说，参照图4，可与从存储器阵列110的位址n读取阵列数据单元的步骤420同时地执行接收与位址n相关联的输入数据单元的步骤410。作为另一实例，处理与位址n相关联的输入数据单元的步骤430及将已处理数据单元写入至数据暂存器180中的步骤440可彼此同时地及与接收与递增的位址相关联的输入数据单元的步骤(即，在对位址n进行递增(递增的位址n＝n+1)时在下一反覆运算中的步骤410)同时地执行。
图6是根据以上参照图3及图4所述的示例性实施例的对存储器装置100执行的程式化过程的时序图。根据图6，当将供应至存储器装置100的晶片选择接脚的晶片选择信号600从高电压准位驱动至低电压准位时，控制单元120在时段t0处接收程式化指令“02h”，且在时段t1处接收位址n。在时段t2期间，控制单元120接收与位址n相关联的输入数据单元，并控制感测电路160从存储器阵列110读取与位址n相关联的阵列数据单元。在时段t3期间，控制单元120接收与位址n+1相关联的输入数据单元，并控制数据处理器170处理与位址n相关联的所述输入数据单元以产生与位址n相关联的已处理数据单元并且将与位址n相关联的所述已处理数据单元写入至数据暂存器180中，以及控制感测电路160从存储器阵列110读取与位址n+1相关联的阵列数据单元。在时段t4及时段t5中的每一者期间，控制单元120均执行与在时段t3中相似的过程。接着，在时段t6期间，控制单元120接收与位址n+i相关联的输入数据单元，并控制数据处理器170处理与位址n+i-1相关联的输入数据单元以产生与位址n+i-1相关联的已处理数据单元并且将与位址n+i-1相关联的所述已处理数据单元写入至数据暂存器180中，以及控制感测电路160从存储器阵列110读取与位址n+i相关联的阵列数据单元。在时段t7期间，控制单元120控制数据处理器170处理与位址n+i相关联的所述输入数据单元以产生与位址n+i相关联的已处理数据单元并且将与位址n+i相关联的所述已处理数据单元写入至数据暂存器180中。在时段t7之后，将晶片选择信号600从低电压准位驱动至高电压准位，且接着控制单元120执行嵌入式程式化操作，例如参照图5所述的操作。
在上述实施例中，已阐释了其中仅可对存储器胞程式化为“0”的快闪存储器装置作为实例。在其他实施例中，当存储器装置100是电阻式随机存取存储器装置或磁阻式随机存取存储器装置时，可通过写入操作对存储器胞写入“1”或者“0”。一般来说，这种存储器装置(电阻式随机存取存储器装置或磁阻式随机存取存储器装置)的写入操作可被划分成写入“1”操作及写入“0”操作。所述写入“1”操作在跳过输入数据位元“0”的同时仅写入输入数据位元“1”。所述写入“0”操作则在跳过输入数据位元“1”的同时仅写入输入数据位元“0”。
根据本发明的实施例，当存储器装置(例如电阻式随机存取存储器装置或磁阻式随机存取存储器装置)接收到输入数据单元时，存储器装置从包含在所述存储器装置中的存储器阵列读取阵列数据单元，并基于所述阵列数据单元处理输入数据单元，以产生用于所述写入“1”操作的第一已处理数据单元及用于所述写入“0”操作的第二已处理数据单元。接着，存储器装置将第一已处理数据单元及第二已处理数据单元储存至数据暂存器(例如，图1中的数据暂存器180)中。随后，存储器装置根据第一已处理数据单元执行所述写入“1”操作，且根据第二已处理数据单元执行所述写入“0”操作。
当产生第一已处理数据单元时，如果输入数据位元及阵列数据位元二者均为“1”，则存储器装置将输入数据位元从“1”变至“0”以产生已处理数据单元“0”。接着，当在接下来的步骤中执行写入“1”操作时，将仅写入已处理数据位元“1”，而不会写入已处理数据位元“0”。这样，将会避免对“1”的过度程式化。
当产生第二已处理数据单元时，如果输入数据位元及阵列数据位元二者均为“0”，则存储器装置将输入数据位元从“0”变至“1”以产生已处理数据单元“1”。接着，当在接下来的步骤中执行写入“0”操作时，将仅写入已处理数据位元“0”，而不会写入已处理数据位元“1”。这样，将会避免对“0”的过度程式化。
表4包括根据示例性实施例的阵列数据单元、输入数据单元、第一已处理数据单元、第二已处理数据单元、及所得数据单元(通过写入“1”操作及写入“0”操作而产生的储存在对应的一组存储器胞中的数据单元)。
表4
如表4所示，当阵列数据单元是“10101010”且输入数据单元是“01011010”时，第一已处理数据单元将为“01010000”且第二已处理数据单元将为“010111111”。接着，在写入“1”操作及写入“0”操作之后，储存在对应的一组存储器胞中的数据单元将为与输入数据单元相同的“01011010”。
在上述实施例中，已阐述了由8个数据位元组成的数据单元作为实例。现在对所属领域中的技术人员而言将显而易见，所公开实施例的存储器装置及程式化方法可应用至由大于或少于8个数据位元组成的数据单元。
此外，在上述实施例中，已阐述了其中各自储存单个数据位元的单电压准位存储器胞作为实例。现在对所属领域中的技术人员而言将显而易见，所公开实施例的存储器装置及程式化方法可应用至各自储存两个或更多个数据位元的多电压准位存储器胞。
仅出于解释目的，在本文中参照图1所示组件阐述了某些方面及实施例。现在对所属领域中的技术人员而言将显而易见，所示组件的功能性可重叠且可存在于更少的或更大的数目的元件及元件中。再者，所示元件的功能性的全部或部分可共存在单个积体电路晶片上或可分布在若干积体电路晶片中。此外，本文中所公开的实施例、特征、方面、及原理可在各种环境中进行实作且不受所示环境的限制。
再者，可省略在图3、图4、及图5中所显示的某些过程阶段且可在图3、图4、及图5中实作附加的阶段。此外，本文中所述的过程并不固有地涉及任何特定系统或设备且可由任何合适的元件组合进行实作。
根据所公开实施例的存储器装置及程式化方法比传统技术具有优势。第一，所述程式化方法在接收一系列输入数据单元的同时(即，在嵌入式程式化操作之前)处理所述一系列输入数据单元。因此，执行所述嵌入式程式化操作所需的时间减少。第二，所述程式化方法基于储存在存储器阵列110中的阵列数据单元处理输入数据单元，因此避免了将“0”程式化为“0”的过度程式化方案。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求书所界定的为准。

Claims (18)

1.一种存储器装置，其特征在于，包括：
存储器阵列，包括储存数据的多个存储器胞；
感测电路，耦接至所述存储器阵列以读取储存在所述存储器阵列中的数据；
数据暂存器，用于储存欲写入至所述存储器阵列中的数据；
数据处理器，用以：
接收欲写入至所述存储器阵列中的输入数据单元；以及
基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理数据单元；以及
控制单元，用以将所述已处理数据单元写入至所述存储器阵列中。
2.根据权利要求1所述的存储器装置，其特征在于，所述数据处理器用以，当接收欲写入至所述存储器阵列中的所述输入数据单元并基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元以产生已处理数据单元时：
接收与初始位址相关联的第一输入数据单元；
从所述感测电路接收第一阵列数据单元，所述第一阵列数据单元储存在所述存储器阵列中的所述初始位址处；
基于所述第一阵列数据单元处理所述第一输入数据单元，产生第一已处理数据单元；以及
将所述第一已处理数据单元写入至所述数据暂存器中，并将所述第一已处理数据单元与所述初始位址相联结。
3.根据权利要求2所述的存储器装置，其特征在于，所述第一输入数据单元包括固定数目的输入数据位元，所述第一阵列数据单元包括分别与所述第一输入数据单元中的所述输入数据位元对应的所述固定数目的阵列数据位元，且所述第一已处理数据单元包括分别与所述第一输入数据单元中的所述输入数据位元对应的所述固定数目的已处理数据位元，所述数据处理器用以，当基于所述第一阵列数据单元处理所述第一输入数据单元以产生所述第一已处理数据单元时：
将所述第一输入数据单元中的每一输入数据位元与所述第一阵列数据单元中的所述阵列数据位元中的对应的一个阵列数据位元进行比较；以及
如果所述输入数据位元及其对应的阵列数据位元二者均为“0”，则将所述输入数据位元从“0”变至“1”，以产生已处理数据位元“1”作为对应的所述已处理数据位元。
4.根据权利要求2所述的存储器装置，其特征在于，所述数据处理器进一步用以：
对所述初始位址进行递增，以产生递增的位址；
接收与所述递增的位址相关联的第二输入数据单元；
从所述感测电路接收第二阵列数据单元，所述第二阵列数据单元储存在所述存储器阵列中的所述递增的位址处；
基于所述第二阵列数据单元处理所述第二输入数据单元，以产生第二已处理数据单元；以及
将所述第二已处理数据单元写入至所述数据暂存器中，并将所述第二已处理数据单元与所述递增的位址相关联。
5.根据权利要求4所述的存储器装置，其特征在于，所述数据处理器用以在与接收所述第二输入数据单元相同的时间期间，基于所述第一阵列数据单元处理所述第一输入数据单元，将所述第一已处理数据单元写入至所述数据暂存器中，并从所述感测电路接收所述第二阵列数据单元。
6.根据权利要求4所述的存储器装置，其特征在于，所述多个已处理数据单元包括所述第一已处理数据单元及所述第二已处理数据单元。
7.根据权利要求4所述的存储器装置，其特征在于，所述控制单元进一步用以，当从所述初始位址开始将所述多个已处理数据单元写入至所述存储器阵列时：
从与所述初始位址相关联的所述数据暂存器读取所述第一已处理数据单元；以及
将所述第一已处理数据单元写入至所述存储器阵列中的所述初始位址处。
8.根据权利要求7所述的存储器装置，其特征在于，所述控制单元进一步用以：
对所述初始位址进行递增；
从与所述递增的位址相关联的所述数据暂存器读取所述第二已处理数据单元；以及
将所述第二已处理数据单元写入至所述存储器阵列中的所述递增的位址处。
9.根据权利要求1所述的存储器装置，其特征在于，所述控制单元进一步用以对写入至所述存储器阵列中的所述数据进行验证。
10.一种对存储器阵列进行程式化的方法，其特征在于，包括：
接收欲写入至所述存储器阵列中的输入数据单元；
基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理数据单元；以及
将所述已处理数据单元写入至所述存储器阵列中。
11.根据权利要求10所述的方法，其特征在于，接收欲写入至所述存储器阵列中的输入数据单元以及基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元以产生已处理数据单元的步骤包括：
接收初始位址；
接收与所述初始位址相关联的第一输入数据单元；
从所述存储器阵列的所述初始位址读取第一阵列数据单元；
基于所述第一阵列数据单元处理所述第一输入数据单元，以产生第一已处理数据单元；以及
将所述第一已处理数据单元写入至数据数据暂存器中，并将所述第一已处理数据单元与所述初始位址相联结。
12.根据权利要求11所述的方法，其特征在于，所述第一输入数据单元包括固定数目的输入数据位元，所述第一阵列数据单元包括分别与所述第一输入数据单元中的所述输入数据位元对应的所述固定数目的阵列数据位元，且所述第一已处理数据单元包括分别与所述第一输入数据单元中的所述输入数据位元对应的所述固定数目的已处理数据位元，基于所述第一阵列数据单元处理所述第一输入数据单元以产生所述第一已处理数据单元的步骤包括：
将所述第一输入数据单元中的每一输入数据位元与所述第一阵列数据单元中的所述阵列数据位元中的对应的一个阵列数据位元进行比较；以及
如果所述输入数据位元及其对应的阵列数据位元二者均为“0”，则将所述输入数据位元从“0”变至“1”以产生已处理数据位元“1”作为对应的所述已处理数据位元。
13.根据权利要求11所述的方法，其特征在于，还包括：
对所述初始位址进行递增，以产生递增的位址；
接收与所述递增的位址相关联的第二输入数据单元；
从所述存储器阵列的所述递增的位址读取第二阵列数据单元；
基于所述第二阵列数据单元处理所述第二输入数据单元，以产生第二已处理数据单元；以及
将所述第二已处理数据单元写入至所述数据暂存器中并将所述第二已处理数据单元与所述递增的位址相关联。
14.根据权利要求13所述的方法，其特征在于，所述处理所述第一输入数据单元、写入所述第一已处理数据单元、以及接收所述第二阵列数据单元是在与接收所述第二输入数据单元相同的时间期间执行。
15.根据权利要求13所述的方法，其特征在于，所述多个已处理数据单元包括所述第一已处理数据单元及所述第二已处理数据单元。
16.根据权利要求13所述的方法，其特征在于，从所述初始位址开始将所述多个已处理数据单元写入至所述存储器阵列包括：
从与所述初始位址相关联的所述数据暂存器读取所述第一已处理数据单元；以及
将所述第一已处理数据单元写入至所述存储器阵列中的所述初始位址处。
17.根据权利要求16所述的方法，其特征在于，还包括：
对所述初始位址进行递增；
从与所述递增的位址相关联的所述数据暂存器读取所述第二已处理数据单元；以及
将所述第二已处理数据单元写入至所述存储器阵列中的所述递增的位址处。
18.根据权利要求10所述的方法，其特征在于，还包括：
对写入至所述存储器阵列中的所述数据进行验证。
CN201710043193.2A 2016-07-18 2017-01-19 存储器装置及其程式化方法 Active CN107633863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/212,950 US10152276B2 (en) 2016-07-18 2016-07-18 Memory device including data processor and program method of same
US15/212,950 2016-07-18

Publications (2)

Publication Number Publication Date
CN107633863A true CN107633863A (zh) 2018-01-26
CN107633863B CN107633863B (zh) 2021-05-18

Family

ID=60941026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710043193.2A Active CN107633863B (zh) 2016-07-18 2017-01-19 存储器装置及其程式化方法

Country Status (3)

Country Link
US (1) US10152276B2 (zh)
CN (1) CN107633863B (zh)
TW (1) TWI640915B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5845275A (en) * 1996-01-11 1998-12-01 Sgs-Thomson Microelectronics S.A. Current measurement circuit
CN1825470A (zh) * 2005-02-23 2006-08-30 海力士半导体有限公司 操作非易失性存储器装置的分页缓冲器的方法
US7139003B1 (en) * 2003-12-15 2006-11-21 Nvidia Corporation Methods of processing graphics data including reading and writing buffers
CN102422361A (zh) * 2010-03-30 2012-04-18 松下电器产业株式会社 非易失性存储装置和对非易失性存储装置的写入方法
CN103871470A (zh) * 2012-12-12 2014-06-18 爱思开海力士有限公司 非易失性存储装置、操作方法和具有其的数据处理系统
US9263138B1 (en) * 2014-09-30 2016-02-16 Seagate Technology Systems and methods for dynamically programming a flash memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028795A (en) * 1985-09-24 2000-02-22 Hitachi, Ltd. One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation
WO2008101316A1 (en) 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
KR101517185B1 (ko) 2008-04-15 2015-05-04 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
CN101819560B (zh) 2009-02-27 2012-05-30 杭州晟元芯片技术有限公司 一种spi接口存储器执行程序方法和装置
US8266409B2 (en) * 2009-03-03 2012-09-11 Qualcomm Incorporated Configurable cache and method to configure same
TWI503662B (zh) * 2012-12-27 2015-10-11 Ind Tech Res Inst 記憶體控制裝置及方法
TWI614607B (zh) * 2013-03-15 2018-02-11 積佳半導體股份有限公司 用於使用資料匯流排反相的記憶體操作之記憶體裝置與方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5845275A (en) * 1996-01-11 1998-12-01 Sgs-Thomson Microelectronics S.A. Current measurement circuit
US7139003B1 (en) * 2003-12-15 2006-11-21 Nvidia Corporation Methods of processing graphics data including reading and writing buffers
CN1825470A (zh) * 2005-02-23 2006-08-30 海力士半导体有限公司 操作非易失性存储器装置的分页缓冲器的方法
CN102422361A (zh) * 2010-03-30 2012-04-18 松下电器产业株式会社 非易失性存储装置和对非易失性存储装置的写入方法
CN103871470A (zh) * 2012-12-12 2014-06-18 爱思开海力士有限公司 非易失性存储装置、操作方法和具有其的数据处理系统
US9263138B1 (en) * 2014-09-30 2016-02-16 Seagate Technology Systems and methods for dynamically programming a flash memory device

Also Published As

Publication number Publication date
TWI640915B (zh) 2018-11-11
US10152276B2 (en) 2018-12-11
US20180018132A1 (en) 2018-01-18
TW201812564A (zh) 2018-04-01
CN107633863B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
CN1905068B (zh) 提高编程速度的非易失性存储器及相关编程方法
US7397717B2 (en) Serial peripheral interface memory device with an accelerated parallel mode
US6829673B2 (en) Latched address multi-chunk write to EEPROM
JP6164713B1 (ja) 半導体記憶装置
US8902662B2 (en) Memory system having nonvolatile semiconductor memories with control operation having high-current and low-current periods
US7260016B2 (en) Non-volatile semiconductor memory device and writing method therefor
CN1905069B (zh) 将多级单元快闪存储设备编程的方法和装置
US7808825B2 (en) Non-volatile memory device and method of programming the same
CN100442395C (zh) 具有自测试器件的集成电路及相关测试方法
US20070198770A1 (en) Memory system and memory card
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
JP2001256791A (ja) 半導体記憶装置
KR100385228B1 (ko) 불휘발성 메모리를 프로그램하는 방법 및 장치
US10490240B2 (en) Semiconductor memory device capable of correctly reading data
CN107527658A (zh) 半导体装置
US8687423B2 (en) Nonvolatile memory device and method of operating the same
CN110021318A (zh) 半导体存储装置
JP2002245799A (ja) 外部ピンを通じてワードライン電圧を出力する半導体メモリ装置及びその電圧測定方法
CN101169973B (zh) 高编程速度的多阶单元存储器
CN110189782A (zh) 半导体器件
US20090292860A1 (en) Method of programming non-volatile memory device
CN101002279B (zh) 半导体器件及将资料写入该半导体器件的方法
CN107633863A (zh) 存储器装置及其程式化方法
CN101375339A (zh) 用于级联存储器的方法及设备
US9036429B2 (en) Nonvolatile memory device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant