CN107632495A - 一种掩膜板微尘影响评估方法和系统 - Google Patents
一种掩膜板微尘影响评估方法和系统 Download PDFInfo
- Publication number
- CN107632495A CN107632495A CN201710701067.1A CN201710701067A CN107632495A CN 107632495 A CN107632495 A CN 107632495A CN 201710701067 A CN201710701067 A CN 201710701067A CN 107632495 A CN107632495 A CN 107632495A
- Authority
- CN
- China
- Prior art keywords
- mask plate
- micronic dust
- micronic
- detection
- pattern image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种掩膜板微尘影响评估方法和系统,属于集成电路制造技术领域,应用于集成电路研发阶段的光刻工艺中,包括以下步骤:步骤S1、检测掩膜板上的所有微尘分别在掩膜板上的影响区域;步骤S2、生成对掩膜板表面的特定区域进行微尘检测的检测模板,检测模板包括对应于掩膜板的掩膜板图形和位于掩膜板图形上的目标检测区域;步骤S3、将检测结果嵌入检测模板,分析所有影响区域与分别目标检测区域的位置关系;步骤S4、根据所有位置关系评估掩膜板表面的微尘对当前光刻工艺的影响。上述技术方案的有益效果是:对掩膜板特定区域进行表面微尘检测,降低晶圆在光刻制程中的返工率,从而减少研发成本,提升研发进度。
Description
技术领域
本发明涉及集成电路制造技术领域,尤其涉及一种应用于集成电路研发阶段的光刻工艺中的掩膜板微尘影响评估方法和系统。
背景技术
集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺,把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构;它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺,把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上,然后焊接封装在一个管壳内的电子器件。其中光刻是在硅片上形成半导体元件的主要加工技术,在每个芯片制造的过程中,需要经过十几乃至几十次的光刻,每一次光刻都需要使用掩膜板。
随着集成电路工艺的发展和市场需求的逐渐加大,越来越多的新设计和新产品需要晶圆代工厂去对新制程进行研发,再投入量产。在新产品的研发阶段,掩膜板表面微尘的检测及判断是产品工艺研发、缺陷控制和良率提升的一个重要环节。
目前业内针对研发阶段用掩膜板表面微尘检测的通常做法是根据相关工艺缺陷情况的经验设定阈值,然后利用掩膜板表面微尘检测装置对掩膜板整个面内进行扫描,判断微尘对晶圆的影响,超过阈值即对晶圆在光刻制程进行返工作业。在新产品工艺流程研发过程中,工程师通常是分区域对电路进行研究,因此一次光刻结束后,只需要保证特定的工艺位置的光刻没有缺陷即可,然而,在实际研发过程中,工程师只关注掩膜板部分区域图形,在掩膜板上的微尘超过阈值时,就对直接对晶圆在光刻制程进行返工作业,没有考虑到在微尘超过阈值时,是否会对特定区域造成缺陷,使得研发阶段晶圆在光刻制程进行返工作业的概率高,不但增加了研发工艺成本,而且会影响到研发进度。
发明内容
根据现有技术中存在的上述问题,现提供一种对掩膜板特定区域进行表面微尘检测的掩膜板微尘影响评估方法和系统,旨在降低研发过程中晶圆在光刻制程中的返工率,从而减少研发成本,提升研发进度。本发明采用以下技术方案:
一种掩膜板微尘影响评估方法,应用于集成电路研发阶段的光刻工艺中,包括以下步骤:
步骤S1、提供一检测模板,所述检测模板包括对应于掩膜板的掩膜板图形和位于所述掩膜板图形上的目标检测区域;
步骤S2、对所述掩膜板的表面进行微尘检测,并输出检测结果,所述检测结果为检测到的所有微尘分别在所述掩膜板上的影响区域;
步骤S3、将所述检测结果嵌入所述检测模板,分析所有所述影响区域分别与所述目标检测区域的位置关系;
步骤S4、根据所有所述位置关系评估所述掩膜板表面的微尘对当前光刻工艺的影响,并输出评估结果。
较佳的,上述掩膜板微尘影响评估方法中,所述步骤S2包括以下步骤:
步骤S21、计算出不同尺寸的微尘的影响范围并储存;
步骤S22、检测所述掩膜板,以获得所述掩膜板表面所有所述微尘的尺寸及位置;
步骤S23、根据检测到的所有所述微尘的尺寸及位置,以及不同尺寸的微尘的影响范围,获取所有所述微尘分别在所述掩膜板上的影响区域。
较佳的,上述掩膜板微尘影响评估方法中,所述步骤S1包括以下步骤:
步骤S11、建立特征图形库,所述特征图形来源于版图信息文件;
步骤S12、建立掩膜板与特征图形之间的对应关系的数据库;
步骤S13、选择所述特征图形及所述对应关系,以及在所述特征图形上选择待测图形区域;
步骤S14、根据所述特征图形、对应关系及所述待测图形区域生成所述检测模板。
较佳的,上述掩膜板微尘影响评估方法中,所述掩膜板图形通过所述对应关系与所述特征图形对应,所述目标检测区域通过所述对应关系与所述待测图形区域对应。
较佳的,上述掩膜板微尘影响评估方法中,所述评估结果为:
当至少一个所述位置关系为相交或相切时,判断所述掩膜板表面的微尘对当前的光刻工艺有影响,需要对所述掩膜板做清洁处理,晶圆在光刻制程内返工作业;
当所有所述位置关系为相离时,判断所述掩膜板表面的微尘对当前光刻工艺没有影响,可继续使用所述掩膜板,晶圆直接进入后续工艺流程。
一种掩膜板微尘影响评估系统,应用于集成电路研发阶段的光刻工艺中,包括:
图形处理模块,生成一检测模板,所述检测模板包括对应于掩膜板的掩膜板图形和位于所述掩膜板图形上的目标检测区域;
微尘检测模块,用于对所述掩膜板表面的微尘进行检测并输出微尘检测结果,所述检测结果为检测到的所有微尘分别在所述掩膜板上的影响区域;
判断模块,连接所述微尘检测模块和所述图形处理模块,用于判断所有所述影响区域与所述目标检测区域的位置关系,并输出判断结果;
评估模块,连接所述判断模块,用于根据所有所述位置关系评估所述掩膜板表面的微尘对当前光刻工艺的影响,并输出评估结果。
较佳的,上述掩膜板微尘影响评估系统中,所述微尘检测模块包括:
第一存储单元,用于存储微尘的尺寸,以及不同尺寸的微尘在所述掩膜板上的影响范围;
检测单元,用于检测所述掩膜板的表面的所有微尘的尺寸及所有微尘在分别所述掩膜板上的位置并输出;
检测结果生成单元,连接所述检测单元和所述第一存储单元,用于根据所述第一存储单元存储的不同尺寸的微尘在所述掩膜板上的影响范围,依据检测到的所有微尘在分别所述掩膜板上的位置,得到检测到的所述有微尘分别在所述掩膜板上的影响区域。
较佳的,上述掩膜板微尘影响评估系统中,所述图形处理模块包括:
第二存储单元,用于存储特征图形以及掩膜板与晶圆上圆形的对应关系,所述特征图形来源于版图信息文件;
选择单元,连接所述存储单元,提供给工程师选择当前使用的所述特征图形和所述对应关系,以及在所述特征图形上指定待测图形区域;
检测模板生成单元,连接所述选择单元,用于根据所述特征图形、对应关系及所述待测图形区域生成所述检测模板。
较佳的,上述掩膜板微尘影响评估系统中,所述掩膜板图形通过所述对应关系与所述特征图形对应,所述目标检测区域通过所述对应关系与所述待测图形区域对应。
较佳的,上述掩膜板微尘影响评估系统中,所述评估结果为:
当至少一个所述位置关系为相交或相切时,判断所述掩膜板表面的微尘对当前的光刻工艺有影响,需要对所述掩膜板做清洁处理,晶圆在光刻制程内返工作业;
当所有所述位置关系为相离时,判断所述掩膜板表面的微尘对当前光刻工艺没有影响,可继续使用所述掩膜板,晶圆直接进入后续工艺流程。
上述技术方案的有益效果是:对掩膜板特定区域进行表面微尘检测,降低研发阶段晶圆在光刻制程中的返工率,从而减少研发成本,提升研发进度。
附图说明
图1至图3是本发明的较佳的实施例中,一种掩膜板微尘影响评估方法的步骤流程图;
图4是本发明的较佳的实施例中,检测模板生成示意图;
图5是本发明的较佳的实施例中,一种掩膜板微尘影响评估系统的结构示意构图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明的较佳的实施例中,如图1所示,提供一种掩膜板微尘影响评估方法,应用于集成电路研发阶段的光刻工艺中,包括以下步骤:
步骤S1、提供一检测模板,检测模板包括对应于掩膜板的掩膜板图形和位于掩膜板图形上的目标检测区域;
步骤S2、对掩膜板的表面进行微尘检测,并输出检测结果,检测结果为检测到的所有微尘分别在掩膜板上的影响区域;
步骤S3、将检测结果嵌入检测模板,分析所有影响区域分别与目标检测区域的位置关系;
步骤S4、根据所有位置关系评估掩膜板表面的微尘对当前光刻工艺的影响,并输出评估结果。
本发明的较佳的实施例中,评估结果为:
当至少一个位置关系为相交或相切时,判断掩膜板表面的微尘对当前的光刻工艺有影响,需要对掩膜板做清洁处理,晶圆在光刻制程内返工作业;
当所有位置关系为相离时,判断掩膜板表面的微尘对当前光刻工艺没有影响,可继续使用掩膜板,晶圆直接进入后续工艺流程。
本实施例中,目标检测区域中的图形,光刻后在晶圆上形成的形成线路结构是某次工艺流程研发过程中工程师需要关注的,该目标检测区域对应于掩膜板的一个特定区域,由工程师根据研发需求选择。在对掩膜板上的微尘进行检测后,获取掩膜板上的所有微尘分别在掩膜板上的影响区域,将该检测结果套嵌到检测模板中,则套嵌有微尘检测结果的检测模板中包括掩膜板图形、目标检测区域、以及所有微尘分别在掩膜板上的影响区域。分析所有影响区域与目标检测区域的位置关系,只有当存在有影响区域与目标检测区域相交或相切时,表示掩膜板表面的微尘会造成需要的线路结构的缺陷,才对此次光刻工艺后的晶圆在光刻制程内返工作业。通过对掩膜板特定区域进行表面微尘检测,降低研发阶段晶圆在光刻制程中的返工率,从而减少研发成本,提升研发进度。
本发明的较佳的实施例中,如图2所示,步骤S2包括以下步骤:
步骤S21、计算出不同尺寸的微尘的影响范围并储存;
步骤S22、检测掩膜板,以获得掩膜板表面所有微尘的尺寸及位置;
步骤S23、根据检测到的所有微尘的尺寸及位置,以及不同尺寸的微尘的影响范围,获取所有微尘分别在掩膜板上的影响区域。
上述技术方案中,对于步骤S21计算出不同尺寸的微尘的影响范围,包括:对于掩膜板的保护膜面(反面)上的微尘,根据微尘尺寸、保护膜架高度、该尺寸的微尘在晶圆上的影响范围,计算出不同尺寸的微尘在掩膜板上的影响范围;以及
对于掩膜板的石英面(正面)上的微尘,根据微尘尺寸、石英基板厚度、该尺寸的微尘在晶圆上的影响范围,计算出不同尺寸的微尘在掩膜板上的影响范围。即分别位于掩膜板正面和位于掩膜板反面的不同尺寸的微尘在掩膜板上的影响范围。需要说明的是,不同尺寸的微尘在掩膜板上的影响范围的具体算法是现有技术,这里不再赘述。
本发明的较佳的实施例中,如图3所示,步骤S1包括以下步骤:
步骤S11、建立特征图形库,特征图形来源于版图信息文件;
步骤S12、建立掩膜板与特征图形之间的对应关系的数据库;
步骤S13、选择特征图形及对应关系,以及在特征图形上选择待测图形区域;
步骤S14、根据特征图形、对应关系及待测图形区域生成检测模板。
本实施例中,在对掩膜板上的微尘进行影响评估前,先建立一个检测模板,通过选择当前光刻工艺中使用的掩膜板对应的特征图形(特征图形为光刻后晶圆表面形成的图形),当前光刻工艺中使用的掩膜板与特征图形之间的对应关系,以及当前研发进程中所需要线路结构(即待测图形区域,为特征图形中的部分区域,由工程师根据研发要求选择)生成检测模板。其中,如图4所示,检测模板中的掩膜板图形通过选择的对应关系与选择的特征图形对应,检测模板中的目标检测区域通过选择的对应关系与选择的待测图形区域对应。(a)为特征图形以及位于特征图形上的待测图形区域(虚线框内所示)的实施例,(b)为选择的掩膜板与特征图形之间的对应关系,(c)为检测模板,其中虚线框内所示为目标检测区域。
本发明的技术方案中,如图5所示,还包括,一种掩膜板微尘影响评估系统,应用于集成电路研发阶段的光刻工艺中,包括:
图形处理模块2,生成一检测模板,检测模板包括对应于掩膜板的掩膜板图形和位于掩膜板图形上的目标检测区域;
微尘检测模块1,用于对掩膜板表面的微尘进行检测并输出微尘检测结果,检测结果为检测到的所有微尘在分别在掩膜板上的影响区域;
判断模块3,连接微尘检测模块1和图形处理模块2,用于判断所有影响区域与目标检测区域的位置关系,并输出判断结果;
评估模块4,连接判断模块3,用于根据所有位置关系评估掩膜板表面的微尘对当前光刻工艺的影响,并输出评估结果。
本发明的较佳的实施例中,微尘检测模块1包括:
第一存储单元11,用于存储微尘的尺寸,以及不同尺寸的微尘在掩膜板上的影响范围;
检测单元12,用于检测掩膜板的表面的所有微尘的尺寸及所有微尘分别在掩膜板上的位置并输出;
检测结果生成单元13,连接检测单元和第一存储单元,用于根据第一存储单元存储的不同尺寸的微尘在掩膜板上的影响范围,依据检测到的所有微尘在分别掩膜板上的位置,得到检测到的有微尘分别在掩膜板上的影响区域。
本发明的较佳的实施例中,图形处理模块2包括:
第二存储单元21,用于存储特征图形以及掩膜板与晶圆上圆形的对应关系,特征图形来源于版图信息文件;
选择单元22,连接存储单元21,提供给工程师选择当前使用的特征图形和对应关系,以及在特征图形上指定待测图形区域;
检测模板生成单元23,连接选择单元22,用于根据特征图形、对应关系及待测图形区域生成检测模板。
本发明的较佳的实施例中,掩膜板图形通过对应关系与特征图形对应,目标检测区域通过对应关系与待测图形区域对应。
本发明的较佳的实施例中,评估结果为:
当至少一个位置关系为相交或相切时,判断掩膜板表面的微尘对当前的光刻工艺有影响,需要对掩膜板做清洁处理,晶圆在光刻制程内返工作业;
当所有位置关系为相离时,判断掩膜板表面的微尘对当前光刻工艺没有影响,可继续使用掩膜板,晶圆直接进入后续工艺流程。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (10)
1.一种掩膜板微尘影响评估方法,应用于集成电路研发阶段的光刻工艺中,其特征在于,包括以下步骤:
步骤S1、提供一检测模板,所述检测模板包括对应于掩膜板的掩膜板图形和位于所述掩膜板图形上的目标检测区域;
步骤S2、对所述掩膜板的表面进行微尘检测,并输出检测结果,所述检测结果为检测到的所有微尘分别在所述掩膜板上的影响区域;
步骤S3、将所述检测结果嵌入所述检测模板,分析所有所述影响区域分别与所述目标检测区域的位置关系;
步骤S4、根据所有所述位置关系评估所述掩膜板表面的微尘对当前光刻工艺的影响,并输出评估结果。
2.如权利要求1所述的掩膜板微尘影响评估方法,其特征在于,所述步骤S2包括以下步骤:
步骤S21、计算出不同尺寸的微尘的影响范围并储存;
步骤S22、检测所述掩膜板,以获得所述掩膜板表面所有所述微尘的尺寸及位置;
步骤S23、根据检测到的所有所述微尘的尺寸及位置,以及不同尺寸的微尘的影响范围,获取所有所述微尘分别在所述掩膜板上的所述影响区域。
3.如权利要求1所述的掩膜板微尘影响评估方法,其特征在于,所述步骤S1包括以下步骤:
步骤S11、建立特征图形库,所述特征图形来源于版图信息文件;
步骤S12、建立所述掩膜板与所述特征图形之间的对应关系的数据库;
步骤S13、选择所述特征图形及所述对应关系,以及在所述特征图形上选择待测图形区域;
步骤S14、根据所述特征图形、对应关系及所述待测图形区域生成所述检测模板。
4.如权利要求3所述的掩膜板微尘影响评估方法,其特征在于,所述掩膜板图形通过所述对应关系与所述特征图形对应,所述目标检测区域通过所述对应关系与所述待测图形区域对应。
5.如权利要求1所述的掩膜板微尘影响评估方法,其特征在于,所述评估结果为:
当至少一个所述位置关系为相交或相切时,判断所述掩膜板表面的微尘对当前的光刻工艺有影响,需要对所述掩膜板做清洁处理,晶圆在光刻制程内返工作业;
当所有所述位置关系为相离时,判断所述掩膜板表面的微尘对当前光刻工艺没有影响,可继续使用所述掩膜板,晶圆直接进入后续工艺流程。
6.一种掩膜板微尘影响评估系统,应用于集成电路研发阶段的光刻工艺中,其特征在于,包括:
图形处理模块,生成一检测模板,所述检测模板包括对应于掩膜板的掩膜板图形和位于所述掩膜板图形上的目标检测区域;
微尘检测模块,用于对所述掩膜板表面的微尘进行检测并输出微尘检测结果,所述检测结果为检测到的所有微尘分别在所述掩膜板上的影响区域;
判断模块,连接所述微尘检测模块和所述图形处理模块,用于判断所有所述影响区域与所述目标检测区域的位置关系,并输出判断结果;
评估模块,连接所述判断模块,用于根据所有所述位置关系评估所述掩膜板表面的微尘对当前光刻工艺的影响,并输出评估结果。
7.如权利要求6所述的掩膜板微尘影响评估系统,其特征在于,所述微尘检测模块包括:
第一存储单元,用于存储微尘的尺寸,以及不同尺寸的微尘在所述掩膜板上的影响范围;
检测单元,用于检测所述掩膜板的表面的所有微尘的尺寸及所有微尘在分别所述掩膜板上的位置并输出;
检测结果生成单元,连接所述检测单元和所述第一存储单元,用于根据所述第一存储单元存储的不同尺寸的微尘在所述掩膜板上的影响范围,依据检测到的所有微尘在分别所述掩膜板上的位置,得到检测到的所述有微尘分别在所述掩膜板上的影响区域。
8.如权利要求6所述的掩膜板微尘影响评估系统,其特征在于,所述图形处理模块包括:
第二存储单元,用于存储特征图形以及掩膜板与晶圆上圆形的对应关系,所述特征图形来源于版图信息文件;
选择单元,连接所述存储单元,提供给工程师选择当前使用的所述特征图形和所述对应关系,以及在所述特征图形上指定待测图形区域;
检测模板生成单元,连接所述选择单元,用于根据所述特征图形、对应关系及所述待测图形区域生成所述检测模板。
9.如权利要求8所述的掩膜板微尘影响评估系统,其特征在于,所述掩膜板图形通过所述对应关系与所述特征图形对应,所述目标检测区域通过所述对应关系与所述待测图形区域对应。
10.如权利要求6所述的掩膜板微尘影响评估系统,其特征在于,所述评估结果为:
当至少一个所述位置关系为相交或相切时,判断所述掩膜板表面的微尘对当前的光刻工艺有影响,需要对所述掩膜板做清洁处理,晶圆在光刻制程内返工作业;
当所有所述位置关系为相离时,判断所述掩膜板表面的微尘对当前光刻工艺没有影响,可继续使用所述掩膜板,晶圆直接进入后续工艺流程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710701067.1A CN107632495B (zh) | 2017-08-16 | 2017-08-16 | 一种掩膜板微尘影响评估方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710701067.1A CN107632495B (zh) | 2017-08-16 | 2017-08-16 | 一种掩膜板微尘影响评估方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107632495A true CN107632495A (zh) | 2018-01-26 |
CN107632495B CN107632495B (zh) | 2020-11-03 |
Family
ID=61100171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710701067.1A Active CN107632495B (zh) | 2017-08-16 | 2017-08-16 | 一种掩膜板微尘影响评估方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107632495B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022068277A1 (zh) * | 2020-09-29 | 2022-04-07 | 长鑫存储技术有限公司 | 光罩微粒的定位方法、装置、存储介质与电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1846170A (zh) * | 2003-07-03 | 2006-10-11 | 恪纳腾技术公司 | 使用设计者意图数据检查晶片和掩模版的方法和系统 |
CN102314072A (zh) * | 2010-06-30 | 2012-01-11 | 中芯国际集成电路制造(上海)有限公司 | 一种掩模版附着颗粒物比对管理方法 |
CN102736399A (zh) * | 2011-04-13 | 2012-10-17 | 台湾积体电路制造股份有限公司 | 形成标准光掩模的方法及装置与使用检测系统的方法 |
CN103941541A (zh) * | 2014-04-11 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种掩膜板污染区域的位置标识方法和装置 |
CN106502046A (zh) * | 2015-09-04 | 2017-03-15 | 信越化学工业株式会社 | 光掩模坯的缺陷检查方法、分选方法和制备方法 |
-
2017
- 2017-08-16 CN CN201710701067.1A patent/CN107632495B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1846170A (zh) * | 2003-07-03 | 2006-10-11 | 恪纳腾技术公司 | 使用设计者意图数据检查晶片和掩模版的方法和系统 |
CN102314072A (zh) * | 2010-06-30 | 2012-01-11 | 中芯国际集成电路制造(上海)有限公司 | 一种掩模版附着颗粒物比对管理方法 |
CN102736399A (zh) * | 2011-04-13 | 2012-10-17 | 台湾积体电路制造股份有限公司 | 形成标准光掩模的方法及装置与使用检测系统的方法 |
CN103941541A (zh) * | 2014-04-11 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种掩膜板污染区域的位置标识方法和装置 |
CN106502046A (zh) * | 2015-09-04 | 2017-03-15 | 信越化学工业株式会社 | 光掩模坯的缺陷检查方法、分选方法和制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022068277A1 (zh) * | 2020-09-29 | 2022-04-07 | 长鑫存储技术有限公司 | 光罩微粒的定位方法、装置、存储介质与电子设备 |
US11675275B2 (en) | 2020-09-29 | 2023-06-13 | Changxin Memory Technologies, Inc. | Positioning method and apparatus for particles on reticle, storage medium, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
CN107632495B (zh) | 2020-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6204336B2 (ja) | ウェーハ用検査工程を生成するための方法及びシステム | |
TW550720B (en) | Equipment and method of detecting faults in semiconductor integrated circuits | |
CN101295659B (zh) | 半导体器件的缺陷检测方法 | |
US7042564B2 (en) | Wafer inspection methods and an optical inspection tool | |
US20040049722A1 (en) | Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device | |
TWI608554B (zh) | 使用經程式化缺陷設定一晶圓檢查流程 | |
KR20170086499A (ko) | 유닛 특정적 패턴화의 자동화된 광학 검사 | |
CN107004060A (zh) | 用于半导体制造工艺的经改进工艺控制技术 | |
US8289508B2 (en) | Defect detection recipe definition | |
CN101213489A (zh) | 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法 | |
CN107632495A (zh) | 一种掩膜板微尘影响评估方法和系统 | |
JP3414967B2 (ja) | バンプ検査方法 | |
CN108039326B (zh) | 根据电路设计图形设置扫描阈值的方法 | |
JP2007188968A (ja) | ウエーハマップデータの解析方法および解析プログラム | |
JP3767677B2 (ja) | 半導体試験データ処理方法 | |
US20100095257A1 (en) | Electromagnetic field analysis of semiconductor package with semiconductor chip mounted thereon | |
KR100774826B1 (ko) | 웨이퍼 결함 검출방법 | |
CN105470162A (zh) | 一种侦测接触孔缺陷的方法 | |
US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
CN103170906B (zh) | 检测研磨工艺负载效应的方法 | |
TW201925804A (zh) | 診斷半導體晶圓的方法 | |
JP3492341B2 (ja) | 半導体装置およびその製造方法ならびにレチクル | |
Chen et al. | High quality test methodology for highly reliable devices | |
Chen et al. | Smart GDBC Screening for high quality IPD | |
US6372522B1 (en) | Use of optimized film stacks for increasing absorption for laser repair of fuse links |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |