CN107611182B - 用于电解保护的二极管器件 - Google Patents
用于电解保护的二极管器件 Download PDFInfo
- Publication number
- CN107611182B CN107611182B CN201710763750.8A CN201710763750A CN107611182B CN 107611182 B CN107611182 B CN 107611182B CN 201710763750 A CN201710763750 A CN 201710763750A CN 107611182 B CN107611182 B CN 107611182B
- Authority
- CN
- China
- Prior art keywords
- region
- type substrate
- substrate material
- area
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种用于电解保护的二极管器件结构，包括P型基底材料，在所述P型基底材料上，从下到上依次设置有的第一区域、第二区域、第三区域和第四区域；第一区域为在P型基底材料的背面进行的大面积的浓磷掺杂区域，该第一区域的方块电阻为0.2‑20Ω/m2，结深为3‑20μm；第二区域为P型基底材料无掺杂的本征区域；所述第三区域为在P型基底材料的上半部进行的淡磷掺杂区域，该第三区域的方块电阻为20‑100Ω/m2，结深10‑40μm；第四区域为在P型基底材料的上表面进行的浓硼掺杂区域；本发明提供一种用于电解保护的二极管器件结构，该结构具有过压保护功能，当两端电压达到一定程度后器件呈低阻状态。
Description
技术领域
本发明涉及一种用于电解保护的二极管器件。
背景技术
在普通的LED驱动线路中，一般LED所在线路的两端并联一电解电容电路，如图1所示，当LED出现故障时，利用电解电容对线路进行保护。在正常工作时，LED驱动线路提供恒定电流给LED灯供电。LED灯在失效的时候存在开路和短路两种模式。当LED灯短路时，驱动线路中的IC会提供短路保护，使LED灯停止工作。即使IC异常，也就只是把保险丝和桥电路部分烧毁。当LED灯开路时，驱动线路中的IC会提供开路保护，此种保护是通过检测电解电容上的电压上升到一定值后进行保护，此种保护方法相对不可靠。当IC不能很好保护时，若电解电容两端的电压长时间高于额定电压，电解电容会烧毁炸裂，严重时会引起火灾等安全隐患。为了解决该问题，目前市场上主要采用两种方式解决该问题。
一是采用更高电压的电解电容，这样的好处是即使IC没有保护动作，也不会引起电解烧毁。但是采用更高电压的电解电容会带来成本上升，另外在部分升压线路中，及时采用更高电压的电解电容也无法解决问题。二是在电解电容上并联一个TVS或稳压管，如图2所示，在LED灯开路时，电解电容上的电压持续上升，然后TVS或稳压管起电压箝位作用。由于此时TVS或稳压管长时间工作在反向状态，消耗功率比较大。有种设计是希望有意烧毁该TVS或稳压管，来达到保护电解电容的目的。该方案最大的问题是受外围影响比较大，比如封装散热、PCB板布局、线路工作电流等，重复性差。
发明内容
本发明所要解决的技术问题是：克服现有技术的不足，提供一种用于电解保护的二极管器件，该结构具有过压保护功能，当两端电压达到一定程度后器件呈低阻状态。
为了解决上述技术问题，本发明的技术方案是：
一种用于电解保护的二极管器件，包括P型基底材料，在所述P型基底材料上，从下到上依次设置有的第一区域、第二区域、第三区域和第四区域；
所述第一区域为在P型基底材料的背面进行的大面积的浓磷掺杂区域，该第一区域的方块电阻为0.2-20Ω/m2，结深为3-20μm；
所述第二区域为P型基底材料无掺杂的本征区域；
所述第三区域为在P型基底材料的上半部进行的淡磷掺杂区域，该第三区域的方块电阻为20-100Ω/m2，结深10-40μm，第三区域的宽度为100-5000μm；
所述第四区域为在P型基底材料的上表面进行的浓硼掺杂区域，该第四区域的方块电阻为0.2-20Ω/m2，结深为1-15μm，第四区域的宽度为100-5000μm；
在所述第四区域的上表面上还设置有表面钝化层；
上述四个区域形成NPNP型四层结构，此四层结构包括三个PN结，当第一区域与第四区域之间的正向电压使第二区域与第三区域之间的PN结击穿时，此四层结构呈导通状态。
进一步，在所述P型基底材料的上表面所述第四区域的周围还设置有第五区域，第五区域为在P型基底材料的上表面进行的浓磷掺杂区域，该第五区域的方块电阻为0.2-20Ω/m2，结深为3-20μm；所述第五区域的靠近第三区域的一侧与第三区域重叠。
进一步，在所述P型基底材料的上表面边缘设置有第六区域，第六区域为在P型基底材料的上表面进行的浓硼掺杂区域，该第六区域的方块电阻为0.2-20Ω/m2，结深为1-15μm。
进一步，所述表面钝化层为氧化钝化层或SIPOS钝化层，氧化钝化层的厚度为1-4μm，SIPOS钝化层的厚度1-4μm。
进一步，第三区域的宽度为100-5000μm，第四区域的宽度为100-5000μm，并且第三区域被第四区域包围。
本发明还提供另一种用于电解保护的二极管器件，包括N型基底材料，在所述N型基底材料上，从下到上依次设置有的第一区域、第二区域、第三区域和第四区域；
所述第一区域为在N型基底材料的背面进行的大面积的浓硼掺杂区域，该第一区域的方块电阻为0.2-20Ω/m2，结深为3-20μm；
所述第二区域为N型基底材料无掺杂的本征区域；
所述第三区域为在N型基底材料的上半部进行的淡硼掺杂区域，该第三区域的方块电阻为20-100Ω/m2，结深10-40μm，第三区域的宽度为100-5000μm；
所述第四区域为在N型基底材料的上表面进行的浓磷掺杂区域，该第四区域的方块电阻为0.2-20Ω/m2，结深为1-15μm，第四区域的宽度为100-5000μm；
在所述第四区域的上表面上还设置有表面钝化层；
上述四个区域形成PNPN型四层结构，此四层结构包括三个PN结，当第一区域与第四区域之间的正向电压使第二区域与第三区域之间的PN结击穿时，此四层结构呈导通状态。
进一步，在所述N型基底材料的上表面所述第四区域的周围还设置有第五区域，第五区域为在N型基底材料的上表面进行的浓硼掺杂区域，该第五区域的方块电阻为0.2-20Ω/m2，结深为3-20μm；所述第五区域的靠近第三区域的一侧与第三区域重叠。
进一步，在所述N型基底材料的上表面边缘设置有第六区域，第六区域为在N型基底材料的上表面进行的浓磷掺杂区域，该第六区域的方块电阻为0.2-20Ω/m2，结深为1-15μm。
进一步，所述表面钝化层为氧化钝化层或SIPOS钝化层，氧化钝化层的厚度为1-4μm，SIPOS钝化层的厚度1-4μm。
进一步，第三区域的宽度为100-5000μm，第四区域的宽度为100-5000μm，并且第三区域被第四区域包围。
采用了上述技术方案后，本发明包括四个区域，用于形成NPNP型四层结构或PNPN型四层结构，包括三个PN结，分别为J1、J2、J3，当A施加正向电压，此时J1，J3正向导通，J2呈反向阻断状态，在施加电压未达到J2击穿时，只有很小的漏电产生，此时器件表现为阻断状态，当第一区域与第四区域之间的正向电压使第二区域与第三区域之间的PN结J2击穿时，此四层结构呈导通状态；本发明通过第二区域和第五区域来调节击穿电压，这样可以根据产品要求有针对性的控制击穿电压；采用P型材料，产品的PN结的反向饱和电流低，非常适合电容过压保护的应用要求；另外若采用N型材料，第一区域和第五区域进行浓硼掺杂，第四区域和第六区域进行浓磷掺杂，第三区域进行淡硼掺杂，该结构也能形成比较良好的放电管，满足保护电解电容的要求。
附图说明
图1为现有技术中一种典型LED灯驱动电路；
图2为现有技术中使用TVS或稳压管保护电解电容的电路；
图3为利用本发明的二极管器件保护电解电容的电路；
图4为本发明的用于电解保护的二极管器件的结构示意图；
图5为本发明的用于电解保护的二极管器件的原理框图；
图6为本发明的用于电解保护的二极管器件的等效示意图。
具体实施方式
为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。
实施例一：
如图3～6所示，一种用于电解保护的二极管器件，包括P型基底材料，在所述P型基底材料上，从下到上依次设置有的第一区域1、第二区域2、第三区域3和第四区域4；
所述第一区域1为在P型基底材料的背面进行的大面积的浓磷掺杂区域，该第一区域1的方块电阻为0.2-20Ω/m2，结深为3-20μm；
所述第二区域2为P型基底材料无掺杂的本征区域；
所述第三区域3为在P型基底材料的上半部进行的淡磷掺杂区域，该第三区域3的方块电阻为20-100Ω/m2，结深10-40μm，第三区域3的宽度为100-5000μm；
所述第四区域4为在P型基底材料的上表面进行的浓硼掺杂区域，该第四区域4的方块电阻为0.2-20Ω/m2，结深为1-15μm，第四区域4的宽度为100-5000μm；
在所述第四区域4的上表面上还设置有表面钝化层7；
上述四个区域形成NPNP型四层结构，此四层结构包括三个PN结，当第一区域1与第四区域4之间的正向电压使第二区域2与第三区域3之间的PN结击穿时，此四层结构呈导通状态。
如图4所示，在所述P型基底材料的上表面所述第四区域4的周围还设置有第五区域5，第五区域5为在P型基底材料的上表面进行的浓磷掺杂区域，该第五区域5的方块电阻为0.2-20Ω/m2，结深为3-20μm；所述第五区域5的靠近第三区域3的一侧与第三区域3重叠。
如图4所示，在所述P型基底材料的上表面边缘设置有第六区域6，第六区域6为在P型基底材料的上表面进行的浓硼掺杂区域，该第六区域6的方块电阻为0.2-20Ω/m2，结深为1-15μm。
如图4所示，所述表面钝化层7为氧化钝化层或SIPOS钝化层，氧化钝化层的厚度为1-4μm，SIPOS钝化层的厚度1-4μm。
实施例二：
如图4所示，一种用于电解保护的二极管器件，包括N型基底材料，在所述N型基底材料上，从下到上依次设置有的第一区域1、第二区域2、第三区域3和第四区域4；
所述第一区域1为在N型基底材料的背面进行的大面积的浓硼掺杂区域，该第一区域1的方块电阻为0.2-20Ω/m2，结深为3-20μm；
所述第二区域2为N型基底材料无掺杂的本征区域；
所述第三区域3为在N型基底材料的上半部进行的淡硼掺杂区域，该第三区域3的方块电阻为20-100Ω/m2，结深10-40μm，第三区域3的宽度为100-5000μm；
所述第四区域4为在N型基底材料的上表面进行的浓磷掺杂区域，该第四区域4的方块电阻为0.2-20Ω/m2，结深为1-15μm，第四区域4的宽度为100-5000μm；
在所述第四区域4的上表面上还设置有表面钝化层7；
上述四个区域形成PNPN型四层结构，此四层结构包括三个PN结，当第一区域1与第四区域4之间的正向电压使第二区域2与第三区域3之间的PN结击穿时，此四层结构呈导通状态。
如图4所示，在所述N型基底材料的上表面所述第四区域4的周围还设置有第五区域5，第五区域5为在N型基底材料的上表面进行的浓硼掺杂区域，该第五区域5的方块电阻为0.2-20Ω/m2，结深为3-20μm；所述第五区域5的靠近第三区域3的一侧与第三区域3重叠。
如图4所示，在所述N型基底材料的上表面边缘设置有第六区域6，第六区域6为在N型基底材料的上表面进行的浓磷掺杂区域，该第六区域6的方块电阻为0.2-20Ω/m2，结深为1-15μm。
如图4所示，所述表面钝化层7为氧化钝化层或SIPOS钝化层，氧化钝化层的厚度为1-4μm，SIPOS钝化层的厚度1-4μm。
本发明的工作原理如下：
该本发明的二极管具有过压保护功能，在二极管上的电压达到一定程度后二极管呈低阻状态，具体电路如图3所示。以P型基底材料的器件为例，第一区域1、第二区域2、第三区域3和第四区域4形成NPNP的四层结构，三个PN结J1、J2、J3，如图6所示，三个PN结可以等效为两个三极管T1、T2，当A施加正向电压，此时J1，J3正向导通，J2呈反向阻断状态，在施加电压未达到J2击穿时，只有很小的漏电产生，此时器件表现为阻断状态。在A上的正向电压继续升高，达到J2的击穿电压，此时J2击穿，等效为三极管T2击穿，此时T2的发射极给T1基区注入电流。电流达到一定值后，T1的集电极电流又流回T1，形成正反馈，使得T1，T2两个器件的电流剧增，AK之间呈导通状态。第五区域5和第二区域2形成N+P-结，N+结比较浅，此时击穿和N+结的深度相关性较强，在一定范围可以通过N+的推结扩散进行击穿电压调节。第六区域6和第二区域2形成终端截止环结构，该结构可以有效终止电场，使得在J2承受高压时，电场拓展到第六区域6截止，这样可以减少终端划片对表面的损伤，提高产品可靠性。N型基底材料的器件的工作原理与上述相同。
以上所述的具体实施例，对本发明解决的技术问题、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种用于电解保护的二极管器件，其特征在于：包括P型基底材料，在所述P型基底材料上，从下到上依次设置有的第一区域(1)、第二区域(2)、第三区域(3)和第四区域(4)；
所述第一区域(1)为在P型基底材料的背面进行的大面积的浓磷掺杂区域，该第一区域(1)的方块电阻为0.2-20Ω/m2，结深为3-20μm；所述第二区域(2)为P型基底材料无掺杂的本征区域；
所述第三区域(3)为在P型基底材料的上半部进行的淡磷掺杂区域，该第三区域(3)的方块电阻为20-100Ω/m2，结深10-40μm；
所述第四区域(4)为在P型基底材料的上表面进行的浓硼掺杂区域，该第四区域(4)的方块电阻为0.2-20Ω/m2，结深为1-15μm；
在所述第四区域(4)的上表面上还设置有表面钝化层(7)；所述表面钝化层(7)为氧化钝化层或SIPOS钝化层，氧化钝化层的厚度为1-4μm，SIPOS钝化层的厚度1-4μm；
上述四个区域形成NPNP型四层结构，此四层结构包括三个PN结，当第一区域(1)与第四区域(4)之间的正向电压使第二区域(2)与第三区域(3)之间的PN结J2击穿时，此四层结构呈导通状态；
在所述P型基底材料的上表面所述第四区域(4)的周围还设置有第五区域(5)，第五区域(5)为在P型基底材料的上表面进行的浓磷掺杂区域，该第五区域(5)的方块电阻为0.2-20Ω/m2，结深为3-20μm；所述第五区域(5)的靠近第三区域(3)的一侧与第三区域(3)重叠。
2.根据权利要求1所述的用于电解保护的二极管器件，其特征在于：在所述P型基底材料的上表面边缘设置有第六区域(6)，第六区域(6)为在P型基底材料的上表面进行的浓硼掺杂区域，该第六区域(6)的方块电阻为0.2-20Ω/m2，结深为1-15μm。
3.根据权利要求1所述的用于电解保护的二极管器件，其特征在于：第三区域(3)的宽度为100-5000μm，第四区域(4)的宽度为100-5000μm，并且第三区域(3)被第四区域(4)包围。
4.一种用于电解保护的二极管器件，其特征在于：包括N型基底材料，在所述N型基底材料上，从下到上依次设置有的第一区域(1)、第二区域(2)、第三区域(3)和第四区域(4)；
所述第一区域(1)为在N型基底材料的背面进行的大面积的浓硼掺杂区域，该第一区域(1)的方块电阻为0.2-20Ω/m2，结深为3-20μm；
所述第二区域(2)为N型基底材料无掺杂的本征区域；
所述第三区域(3)为在N型基底材料的上半部进行的淡硼掺杂区域，该第三区域(3)的方块电阻为20-100Ω/m2，结深10-40μm；
所述第四区域(4)为在N型基底材料的上表面进行的浓磷掺杂区域，该第四区域(4)的方块电阻为0.2-20Ω/m2，结深为1-15μm；
在所述第四区域(4)的上表面上还设置有表面钝化层(7)；所述表面钝化层(7)为氧化钝化层或SIPOS钝化层，氧化钝化层的厚度为1-4μm，SIPOS钝化层的厚度1-4μm；
上述四个区域形成PNPN型四层结构，此四层结构包括三个PN结，当第一区域(1)与第四区域(4)之间的正向电压使第二区域(2)与第三区域(3)之间的PN结击穿时，此四层结构呈导通状态；
在所述N型基底材料的上表面所述第四区域(4)的周围还设置有第五区域(5)，第五区域(5)为在N型基底材料的上表面进行的浓硼掺杂区域，该第五区域(5)的方块电阻为0.2-20Ω/m2，结深为3-20μm；所述第五区域(5)的靠近第三区域(3)的一侧与第三区域(3)重叠。
5.根据权利要求4所述的用于电解保护的二极管器件，其特征在于：在所述N型基底材料的上表面边缘设置有第六区域(6)，第六区域(6)为在N型基底材料的上表面进行的浓磷掺杂区域，该第六区域(6)的方块电阻为0.2-20Ω/m2，结深为1-15μm。
6.根据权利要求4所述的用于电解保护的二极管器件，其特征在于：第三区域(3)的宽度为100-5000μm，第四区域(4)的宽度为100-5000μm，并且第三区域(3)被第四区域(4)包围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710763750.8A CN107611182B (zh) | 2017-08-30 | 2017-08-30 | 用于电解保护的二极管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710763750.8A CN107611182B (zh) | 2017-08-30 | 2017-08-30 | 用于电解保护的二极管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107611182A CN107611182A (zh) | 2018-01-19 |
| CN107611182B true CN107611182B (zh) | 2023-09-15 |
Family
ID=61056515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710763750.8A Active CN107611182B (zh) | 2017-08-30 | 2017-08-30 | 用于电解保护的二极管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107611182B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285827B1 (en) * | 2005-08-02 | 2007-10-23 | Spansion Llc | Back-to-back NPN/PNP protection diodes |
| CN103972305A (zh) * | 2014-04-18 | 2014-08-06 | 苏州固锝电子股份有限公司 | 用于低压瞬态电压抑制二极管芯片的制造方法 |
| WO2016078365A1 (zh) * | 2014-11-19 | 2016-05-26 | 上海神舟新能源发展有限公司 | 高效n型双面太阳电池 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207074660U (zh) * | 2017-08-30 | 2018-03-06 | 常州银河世纪微电子股份有限公司 | 用于电解保护的二极管器件结构 |
-
2017
- 2017-08-30 CN CN201710763750.8A patent/CN107611182B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285827B1 (en) * | 2005-08-02 | 2007-10-23 | Spansion Llc | Back-to-back NPN/PNP protection diodes |
| CN103972305A (zh) * | 2014-04-18 | 2014-08-06 | 苏州固锝电子股份有限公司 | 用于低压瞬态电压抑制二极管芯片的制造方法 |
| WO2016078365A1 (zh) * | 2014-11-19 | 2016-05-26 | 上海神舟新能源发展有限公司 | 高效n型双面太阳电池 |
Non-Patent Citations (1)
| Title |
|---|
| 1200V 40A碳化硅肖特基二极管设计;汪玲;黄润华;刘奥;陈刚;柏松;;固体电子学研究与进展(03);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107611182A (zh) | 2018-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4282555A (en) | Overvoltage protection means for protecting low power semiconductor components | |
| US7868387B2 (en) | Low leakage protection device | |
| JP2833758B2 (ja) | 電気的過剰ストレス保護用半導体ディバイス | |
| US20060220138A1 (en) | ESD protection circuit with scalable current capacity and voltage capacity | |
| CN102623449B (zh) | Esd保护装置 | |
| NL8001719A (nl) | Tweepolige, op te hoge stroom reagerende beschermingsinrichting. | |
| CN202206134U (zh) | Led过压及开路保护装置 | |
| US11646365B2 (en) | Short-circuit semiconductor component and method for operating same | |
| EP1515372B1 (en) | Over charge protection device | |
| US4686602A (en) | Protective circuit arrangement for protecting semiconductor components | |
| JP5747581B2 (ja) | 半導体装置 | |
| US5969922A (en) | Failure indicator for a protection component | |
| CN107611182B (zh) | 用于电解保护的二极管器件 | |
| US10355144B1 (en) | Heat-dissipating Zener diode | |
| JPH03225960A (ja) | 半導体デバイス | |
| CN207074660U (zh) | 用于电解保护的二极管器件结构 | |
| JP2003282865A (ja) | サイリスタ | |
| CN107611087B (zh) | 单向放电管的制作方法 | |
| JP5529436B2 (ja) | 静電破壊保護回路 | |
| US11973147B2 (en) | Power semiconductor component for voltage limiting, arrangement having two power semiconductor components, and a method for voltage limiting | |
| JPS58121663A (ja) | 半導体集積回路装置 | |
| JP2004335634A (ja) | Ｅｓｄ保護ダイオード | |
| WO2023123564A1 (zh) | 一种电流防护型半导体器件 | |
| EP3902011A1 (en) | Component having reverse flow function | |
| JPH05275687A (ja) | プレ−ナ型二端子双方向性サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |