CN107611134A - 一种3d nand器件的形成方法 - Google Patents

Abstract

本发明提供一种3D NAND器件的形成方法，在沟道孔中形成氧化硅填充层时，至少在沟道孔底部的氧化硅填充层中掺杂P型离子，在后续的高温工艺中，氧化硅层中的P型离子扩散至外延层中，起到调节源线选择管的阈值电压的作用。该方法中，通过氧化硅填充层的P型掺杂离子的扩散，来实现外延层的掺杂，可以有效提高掺杂的均匀性，提高源线选择管的器件性能，同时，避免离子注入工艺，避免了离子注入带来的损伤，降低制造成本，提高器件性能。

Description

一种3D NAND器件的形成方法

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND器件的形成方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器件。

在3D NAND存储器结构中，采用垂直堆叠多层存储单元的方式，实现堆叠式的3DNAND存储器件。参考图1，3D NAND存储器件包括：绝缘层1101和金属层1102交替层叠的堆叠层110，堆叠层110中的沟道孔，沟道孔中形成有外延层122以及外延层122之上的存储层，外延层122的外壁上形成有栅介质层124，存储层包括ONO(Oxide-Nitride-Oxide)的电荷捕获层1301和多晶硅的沟道层1302，沟道层1302间为氧化物的填充层1303。其中，每一沟道孔中形成一串存储单元，对于这一串存储单元，每一层金属层1102为控制栅，底部的外延层122用于形成这一串存储单元的源线选通管(SLS，Source Line Selector)，该源线选通管也被称为下选通管或底部选通管。

在现有的3D NAND存储器件的制造工艺中，首先，形成绝缘层和牺牲层交替层叠的堆叠层；接着，刻蚀堆叠层直至衬底表面，形成沟道孔；而后，通过选择性外延生长工艺，在沟道孔的底部形成外延层，该外延层用于形成源线选通管，形成外延层之后，要进行硼离子的注入，以进行源线选通管阈值电压的调节。

然而，在离子注入时，同从沟道孔向下面的外延层注入离子，沟道孔很深且孔径较小，稍微的偏移就会引起阈值电压的变化，同时，离子注入时也会对外延层表面具有一定损失，影响器件的性能。

发明内容

有鉴于此，本发明的目的在于提供一种3D NAND器件的形成方法，提高源线选择管掺杂的均匀性，提高源线选择管的器件性能。

为实现上述目的，本发明有如下技术方案：

一种3D NAND器件的形成方法，包括：

提供衬底，所述衬底上形成有绝缘层和牺牲层交替层叠的堆叠层，所述堆叠层中形成有沟道孔，沟道孔的底部形成有外延层，沟道孔侧壁上形成有电荷捕获层，所述电荷捕获层以及外延层上形成有沟道层；

在沟道孔中形成氧化硅填充层，至少沟道孔底部的氧化硅填充层中掺杂有P型离子；

进行高温工艺，使得氧化硅填充层中的P型离子扩散至外延层中。

可选地，氧化硅填充层中掺杂P型离子的方法包括：

采用化学气相沉积的方法形成氧化硅填充层的同时，通入含P型离子的掺杂气体，以使得氧化硅填充层中掺杂有P型离子。

可选地，形成氧化硅填充层的反应气体包括硅烷、氧化氮和氮气，通入的掺杂气体为乙硼烷。

可选地，所述P型离子为硼离子。

可选地，所述高温工艺的温度范围为700℃～800℃，高温工艺的时间范围为70-90min。

可选地，在沟道孔中形成氧化硅填充层之后，还包括：

去除堆叠层中的牺牲层；

进行热氧化工艺，在外延层的侧壁上形成栅氧化物层，所述高温工艺为所述热氧化工艺。

可选地，所述高温工艺为热退火工艺。

本发明实施例提供的3D NAND器件的形成方法，在沟道孔中形成氧化硅填充层时，至少在沟道孔底部的氧化硅填充层中掺杂P型离子，在后续的高温工艺中，氧化硅层中的P型离子扩散至外延层中，起到调节源线选择管的阈值电压的作用。该方法中，通过氧化硅填充层的P型掺杂离子的扩散，来实现外延层的掺杂，可以有效提高掺杂的均匀性，提高源线选择管的器件性能，同时，避免离子注入工艺，降低制造成本，提高器件性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了现有技术的形成方法形成的3D NAND器件的剖面示意图；

图2示出了根据本发明实施例的3D NAND器件的形成方法的流程图；

图3-7示出了根据本发明实施例的形成方法形成3D NAND器件过程中的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术中的描述，在现有的3D NAND存储器件的制造工艺中，在形成沟道孔以及沟道孔底部的外延层之后，通过离子注入的方式进行外延层的掺杂，外延层为源线选择管的沟道区，通过离子掺杂调节源线选择管的阈值电压。然而，沟道孔为高深宽比的孔，从孔中进行掺杂时，很容易造成偏移，从而导致掺杂的不均匀性，掺杂时也会对外延层的表面造成一定损伤，这些都会影响器件阈值电压的调节，进而影响器件的性能。

为此，本发明提供了一种3D NAND存储器件的形成方法，参考图2所示，包括：

提供衬底，所述衬底上形成有绝缘层和牺牲层交替层叠的堆叠层，所述堆叠层中形成有沟道孔，沟道孔的底部形成有外延层，沟道孔侧壁上形成有电荷捕获层，所述电荷捕获层以及外延层上形成有沟道层；

在沟道孔中形成氧化硅填充层，至少沟道孔底部的氧化硅填充层中掺杂有P型离子；

进行高温工艺，使得氧化硅填充层中的P型离子扩散至外延层中。

在该方法中，通过氧化硅填充层的P型掺杂离子的扩散，来实现外延层的掺杂，可以有效提高掺杂的均匀性，提高源线选择管的器件性能，同时，避免了离子注入工艺，降低制造成本，提高器件性能。

为了更好地理解本发明的技术方案和技术效果，以下将结合流程图和附图对具体的实施例进行详细的描述。

在步骤S01，提供衬底100，所述衬底100上形成有绝缘层1102和牺牲层1101交替层叠的堆叠层110，所述堆叠层110中形成有沟道孔120，沟道孔120的底部形成有外延层122，沟道孔120侧壁上形成有电荷捕获层124，所述电荷捕获层124以及外延层122上形成有沟道层126，参考图3所示。

在本发明实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅单晶衬底。

根据垂直方向所需形成的存储单元的个数来确定堆叠层110的层数，堆叠层110的层数例如可以为32层、64层、128层等，此处堆叠层的层数是指其中牺牲层1101的层数，牺牲层在后续的步骤中将被替换为金属层，绝缘层用于将金属层间隔开，金属层为存储器件的控制栅，该层数决定了垂直方向上存储单元的个数，因此，堆叠层的层数越多，越能提高集成度。可以理解的是，在本发明实施例的图示中，仅示意性的示例出其中的几层，在实际器件结构中，堆叠层具有更多的层数。

堆叠层与衬底之间还形成有底层氧化物层102，该底层氧化物层120可以通过热氧化工艺来形成。

可以根据后续工艺中的刻蚀选择性来确定绝缘层1102和牺牲层1101的材料，本实施例中，绝缘层1102为氧化硅(SiO₂)层，牺牲层1101为氮化硅层。可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积氮化硅和氧化硅，形成该堆叠层110；而后，通过刻蚀工艺，使得堆叠层110的边缘为阶梯结构，阶梯结构用于后续形成接触。

沟道孔为堆叠层110中的通孔，可以采用刻蚀技术，例如RIE(反应离子刻蚀)的方法，刻蚀堆叠层110，直到暴露出衬底100表面，或过刻蚀部分衬底，从而，来形成该沟道孔120。

形成沟道孔120之后，通常，通过选择性外延生长(Selective EpitaxialGrowth)，先在沟道孔110底部原位生长出外延层122，该外延层122用于形成源线选通管，为源线选通管的沟道区。

通过选择性外延生长形成该外延层，外延层从衬底生长，具有与衬底相同的晶格和材料，当衬底为硅衬底时，外延结构为外延硅。堆叠层中的第一层牺牲层在被置换为金属层之后，作为源线选通管的栅极，堆叠层中的第一层绝缘层为源线选通管的隔离层，通常地，外延层的高度略高于堆叠层中的第一层牺牲层，低于堆叠层中的第一层绝缘层。

沟道孔用于形成存储层，NAND存储器件的存储层包括电荷捕获层124和沟道层126，本实施例中，电荷捕获层124为ONO的叠层，ONO(Oxide-Ntride-Oxide)即氧化物、氮化物和氧化物的叠层，沟道层126为多晶硅层。可以通过原子层沉积(ALD)的方法来形成该ONO的电荷捕获层124。在沉积之后，沟道孔的侧壁以及底部都覆盖了电荷捕获层。而后，可以采用化学气相沉积的方法，形成多晶硅的沟道层126，在形成沟道层的过程中，将外延层上的电荷捕获层去除，使得沟道层形成在外延层上。

在步骤S02，在沟道孔120中形成氧化硅填充层128，至少沟道孔128底部的氧化硅填充层中掺杂有P型离子，参考图4所示。

在形成氧化硅填充层128的过程中，同时掺杂P型离子，这样，在形成沉积氧化硅的同时掺杂P型离子，P型离子为III族离子，例如为硼(P)离子等，在形成填充层时，可以仅在沟道孔底部的氧化硅填充层中掺杂P型离子，掺杂P型离子的填充层的厚度例如可以为沟道孔深度的三分之一至四分之一。

在本发明实施例中，在氧化硅填充层128中掺杂P型离子的方法可以为：采用化学气相沉积的方法形成氧化硅填充层的同时，通入含P型离子的掺杂气体，以使得氧化硅填充层中掺杂有P型离子。化学气相沉积(CVD)可以是常压CVD，可以是低压CVD(LPCVD)，CVD是通过反应气体经过化学反应沉积的方法，在通入反应气体的同时，通入含P型离子的掺杂气体，可以理解的是，掺杂气体与反应气体不会发生化学反应，仅将P型离子掺杂至沉积的氧化硅中。

在一个实施例中，P型离子为硼离子，采用化学气相沉积的方法形成氧化硅填充层，形成氧化硅填充层的反应气体为硅烷、氧化氮和氮气，在形成氧化硅填充层的初期，也就是沟道孔底部的填充层部分时，通过乙硼烷(B₂H₆)的掺杂气体，这样，在沉积氧化硅的同时，掺杂了B离子，当形成一定厚度的氧化硅填充层后，若无需继续掺杂B离子，结束通入掺杂气体即可。

在形成氧化硅填充层的工艺中，可以通过乙硼烷气体的占比率来实现不同浓度的掺杂。

在步骤S03，进行高温工艺，使得氧化硅填充层128中的P型离子扩散至外延层122中，参考图7所示。

在高温工艺中，氧化硅填充层128中的P型离子扩散进外延层122中，使得外延层122中具有P型离子的掺杂，从而起到调节阈值电压的作用。

高温工艺为升温工艺，通过设置合适的工艺温度和工艺时间可以使得P型离子充分扩散至外延层中。在一些实施例中，温度范围可以为700℃～800℃，高温工艺的时间范围可以为70-90min，可以使得P型离子充分扩散至外延层中。在高温环境中，离子发生扩散进入到外延层中，该高温工艺可以为了离子扩散而专门进行的工艺，也可以为后续其他加工工艺中具有高温的工艺，例如可以为后续在外延层侧壁形成栅氧化物层的热氧化工艺，这样，可以节省热预算，在形成栅氧化物层的同时，实现P型离子扩散至外延层中。还可以是多个不同的高温工艺的组合，例如可以在短暂的热退火之后，通过其他加工工艺中的高温工艺，实现P型离子的扩散。

在一些实施例中，在形成填充层128之后，可以进行热退火工艺，使得氧化硅填充层中的P型离子扩散至外延层中。

在另一些实施例中，可以利用热氧化工艺，形成栅氧化物层140的同时，使得P型离子扩散至外延层122中，参考图7所示。

具体的，在形成填充层128之后，先去除堆叠层110中的牺牲层1102，此时，外延层122的侧壁被暴露出来。

通过形成栅线缝隙来去除堆叠层中的牺牲层，可以通过干法刻蚀堆叠层110，例如RIE(反应离子刻蚀)的刻蚀方法，刻蚀形成栅线缝隙130，参考图5所示；在去除堆叠层中的牺牲层时，选择对绝缘层1101和牺牲层1102的高选择比的溶液，通过栅线缝隙130实现去除牺牲层1102的同时，避免绝缘层的去除，在本实施例中，绝缘层为氧化硅，牺牲层为氮化硅，可以采用磷酸(H₃PO₄)进行氮化硅的去除。在去除牺牲层之后，原牺牲层的地方为空白层1103，参考图6所示，该空白层1103用于重新填充金属层。

接着，进行热氧化工艺，外延层122的侧壁被氧化，形成栅氧化物层140，作为源线选通管的栅介质层，同时填充层128中底部的P型离子扩散至外延层122中，实现外延层的P型掺杂，参考图7所示。

在热氧化工艺中，温度通常在700℃～800℃，热氧化的时间大概为70-90min。这样在热氧化工艺中，形成栅氧化物层的同时，实现了P型离子的扩散，节省了热预算，降低制造成本。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种3D NAND器件的形成方法，其特征在于，包括：

提供衬底，所述衬底上形成有绝缘层和牺牲层交替层叠的堆叠层，所述堆叠层中形成有沟道孔，沟道孔的底部形成有外延层，沟道孔侧壁上形成有电荷捕获层，所述电荷捕获层以及外延层上形成有沟道层；

在沟道孔中形成氧化硅填充层，至少沟道孔底部的氧化硅填充层中掺杂有P型离子；

进行高温工艺，使得氧化硅填充层中的P型离子扩散至外延层中。

2.根据权利要求1所述的形成方法，其特征在于，氧化硅填充层中掺杂P型离子的方法包括：

采用化学气相沉积的方法形成氧化硅填充层的同时，通入含P型离子的掺杂气体，以使得氧化硅填充层中掺杂有P型离子。

3.根据权利要求2所述的形成方法，其特征在于，形成氧化硅填充层的反应气体包括硅烷、氧化氮和氮气，通入的掺杂气体为乙硼烷。

4.根据权利要求1所述的形成方法，其特征在于，所述P型离子为硼离子。

5.根据权利要求1所述的形成方法，其特征在于，所述高温工艺的温度范围为700℃～800℃，高温工艺的时间范围为70-90min。

6.根据权利要求1-5中任一项所述的形成方法，其特征在于，在沟道孔中形成氧化硅填充层之后，还包括：

去除堆叠层中的牺牲层；

进行热氧化工艺，在外延层的侧壁上形成栅氧化物层，所述高温工艺为所述热氧化工艺。

7.根据权利要求1-5中任一项所述的形成方法，其特征在于，所述高温工艺为热退火工艺。