CN107608499A - 一种降低芯片功耗的方法及其系统 - Google Patents

一种降低芯片功耗的方法及其系统 Download PDF

Info

Publication number
CN107608499A
CN107608499A CN201710933921.7A CN201710933921A CN107608499A CN 107608499 A CN107608499 A CN 107608499A CN 201710933921 A CN201710933921 A CN 201710933921A CN 107608499 A CN107608499 A CN 107608499A
Authority
CN
China
Prior art keywords
circuit
current
frequency
clock
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710933921.7A
Other languages
English (en)
Other versions
CN107608499B (zh
Inventor
熊辉兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hangshun Chip Technology R&D Co Ltd
Original Assignee
Chengdu Core Micro Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Core Micro Technology Co Ltd filed Critical Chengdu Core Micro Technology Co Ltd
Priority to CN201710933921.7A priority Critical patent/CN107608499B/zh
Publication of CN107608499A publication Critical patent/CN107608499A/zh
Application granted granted Critical
Publication of CN107608499B publication Critical patent/CN107608499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Power Sources (AREA)

Abstract

本发明公开了一种降低芯片功耗的方法及其系统，涉及集成电路领域。该降低芯片功耗的方法包括以下步骤：S1、检测当前电路的频率变化，并判断当前频率变化趋势是否为下降；S2、若当前电路频率下降，则发送时钟切换指示信号；S3、查找当前电路中能正确工作并具有最长组合逻辑的第X触发器，记为FFx；S4、将查找到的所述FFx与当前电路中能正确工作并具有最短组合逻辑的第一触发器FF1进行比较，当x>1时，降低当前电路电压，并返回步骤S2；当x=1时，判断当前电路电压已达到电路承受的最小值，结束电压调整。本发明的技术方案通过检测当前时钟频率，动态地调整当前电路电源的输出电压，使电压始终为能满足当前系统要求频率的最小值。

Description

一种降低芯片功耗的方法及其系统
技术领域
本发明涉及集成电路领域，特别是涉及一种降低芯片功耗的方法及其系统。
背景技术
在电池供电产品中，芯片功耗决定着产品的使用时间和电池的寿命。随着电池供电产品种类越来越多，使用场景越来越复杂，对降低芯片功耗的要求也越来越高。
芯片功耗由工作时的动态功耗和待机时的漏电功耗两部分组成。一般来说，动态功耗是静态功耗的数千倍。因此，优化芯片的动态功耗对降低芯片的平均功耗贡献巨大。根据欧姆定律，芯片的功耗和电压的平方成正比，因此，降低芯片电压能带来平方倍数关系的功耗收益。但是，电压降低也会降低芯片的最大工作频率，这样会影响芯片的性能；同时，芯片某一时刻的工作频率不能预先确定，是由芯片上的系统软件根据当前执行任务的需求而定。
因此，需要一种机制来实现随着芯片工作频率的变化动态调整电压，使电压始终为能满足当前系统软件要求频率的最小值。
发明内容
本发明的主要目的在于提供一种降低芯片功耗的方法及其系统，旨在实现随着芯片工作频率的变化动态调整电压，使电压始终为能满足当前系统软件要求频率的最小值。
为实现上述目的，本发明提供一种降低芯片功耗的方法，包括以下步骤：
S1、检测当前电路的频率变化，并判断当前频率变化趋势是否为下降；
S2、若当前电路频率下降，则发送时钟切换指示信号；
S3、查找当前电路中能正确工作并具有最长组合逻辑的第X触发器，记为FFx；
S4、将查找到的所述FFx与当前电路中能正确工作并具有最短组合逻辑的第一触发器FF1进行比较，当x>1时，降低当前电路电压，并返回步骤S3；当x=1时，判断当前电路电压已达到电路承受的最小值，结束电压调整。
优选地，所述检测当前电路的频率变化，并判断当前频率变化趋势是否为下降还包括：所述当前电路频率变化趋势为上升时，包括以下步骤：
S11、判断电路中具有最短组合逻辑的第一触发器FF1是否正确工作，并判断当前电路电压是否已经达到预设工作电压；
S12、若所述第一触发器FF1不能正确工作，并且当前电路电压低于预设工作电压，则升高当前电路电压，并返回步骤S11；
S13、若所述第一触发器FF1不能正确工作，且当前电路电压已达到预设的工作电压，则结束电压调整。
优选地，所述结束电压调整之后还包括：
时钟切换控制电路接收切换指示信号，以完成改变电路的时钟频率。
优选地，所述检测当前电路的频率变化，并判断当前频率变化趋势是否为下降包括：查找当前电路中具有最长组合逻辑的第N触发器FFn，若所述FFn由不正常工作变为正常工作时，则判断当前频率为下降。
优选地，所述检测当前电路的频率变化，并判断当前频率变化趋势是否为下降还包括：查找当前电路中具有最长组合逻辑的第N触发器FFn，若所述FFn由正常工作变为不正常工作时，则判断当前频率为上升。
本发明还提供一种降低芯片功耗系统，包括：
余量探测电路，用于检测当前电路的频率变化、判断当前频率变化趋势，调整电路输出电压并发送时钟切换指示信号；
时钟发生电路，分别连接于芯片主控单元和余量探测电路，用于根据所述主控单元的需求改变输出时钟的频率，并将该时钟频率输出至所述余量探测电路；
时钟切换控制电路，连接与所述余量探测电路，接收所述余量探测电路发送的时钟切换指示信号，并将时钟切换指示信号发送至芯片主控单元。
优选地，所述余量探测电路包括多个并联的触发器，多个触发器的输出端分别连接于反馈电路和功能自测试电路，所述功能自测试电路将处理后的触发器输出信号发送至所述反馈电路，所述反馈电路发送反馈信号至所述多个触发器输入端。
优选地，所述功能自测试电路连接于所述降低芯片功耗系统中的电源模块，并发送电压调整信号至所述电源模块以改变电路电压。
优选地，所述功能自测试电路连接于时钟切换控制电路，并发送时钟切换指示信号至所述时钟切换控制电路，以改变所述电路的时钟频率。
优选地，所述多个触发器包括还包括时钟输入端，所述时钟输入端连接与所述时钟发生电路，接收所述时钟发生电路的时钟信号。
本发明的技术方案通过检测当前时钟频率，动态地调整当前电路电源的输出电压，在得到最合适的电压值后，再输出信号给时钟切换电路，完成改变芯片上功能电路部分的时钟频率，随着芯片工作频率的变化动态调整电压，使电压始终为能满足当前系统要求频率的最小值。
附图说明
图1为本发明降低芯片功耗的方法的流程示意图；
图2为本发明降低芯片功耗系统的原理示意图；
图3为本发明中余量探测电路的原理示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明进一步说明。
如图1所示，本发明提供一种降低芯片功耗的方法，包括以下步骤：
S1、检测当前电路的频率变化，并判断当前频率变化趋势是否为下降。
在具体实施例中，是通过余量探测电路检测当前电路的频率变化，并判断当前频率是上升还是下降。余量探测电路一直处于工作状态，保持监听从时钟发生电路输入的时钟信号。当电路的频率发生变化时，余量探测电路判断时钟频率的变化趋势是升高还是降低
具体地，查找当前电路中具有最长组合逻辑的第N触发器FFn，若所述FFn由正常工作变为不正常工作时，则判断当前频率为上升；若所述FFn由不正常工作变为正常工作时，则判断当前频率为下降。
S2、若当前电路频率下降，则发送时钟切换指示信号。
具体地，当前电路频率下降时，余量探测电路发送时钟切换指示信号至时钟切换控制电路。
S3、查找当前电路中能正确工作并具有最长组合逻辑的第X触发器，记为FFx。
如图3所示，余量探测电路中包括多个并联的触发器，分别记为FF0、FF1、FF2、FF3……FFn，具有最长组合逻辑的触发器即为FFn。当FFn在正确工作时，表示当前电路频率最高，当只有FF1在正确工作时，表示当前电路频率最低。
S4、将查找到的所述FFx与当前电路中能正确工作并具有最短组合逻辑的第一触发器FF1进行比较，当x>1时，降低当前电路电压，并返回步骤S3；当x=1时，判断当前电路电压已达到电路承受的最小值，结束电压调整。
本发明的技术方案通过检测当前时钟频率，动态地调整当前电路电源的输出电压，在得到最合适的电压值后，再输出信号给时钟切换电路，完成改变芯片上功能电路部分的时钟频率，随着芯片工作频率的变化动态调整电压，使电压始终为能满足当前系统要求频率的最小值。
优选地，所述检测当前电路的频率变化，并判断当前频率变化趋势是否为下降还包括：所述当前电路频率变化趋势为上升时，包括以下步骤：
S11、判断电路中具有最短组合逻辑的第一触发器FF1是否正确工作，并判断当前电路电压是否已经达到预设工作电压；
S12、若所述第一触发器FF1不能正确工作，并且当前电路电压低于预设工作电压，则升高当前电路电压，并返回步骤S11；
S13、若所述第一触发器FF1不能正确工作，且当前电路电压已达到预设的工作电压，则结束电压调整。
当所述第一触发器FF1不能正确工作时，表示当前电路的频率升高，则电路需升高电路电压以满足芯片系统的正常工作。
优选地，所述结束电压调整之后还包括：
时钟切换控制电路接收切换指示信号，以完成改变电路的时钟频率。时钟切换控制电路接收余量探测电路发送的切换指示信号，改变当前电路的时钟信号，以完成当前电路电压的变化。
本发明还提供一种降低芯片功耗系统，如图2所示，所述系统包括：
余量探测电路，用于检测当前电路的频率变化、判断当前频率变化趋势，调整电路输出电压并发送时钟切换指示信号；
时钟发生电路，分别连接于芯片主控单元和余量探测电路，用于根据所述主控单元的需求改变输出时钟的频率，并将该时钟频率输出至所述余量探测电路；
时钟切换控制电路，连接与所述余量探测电路，接收所述余量探测电路发送的时钟切换指示信号，并将时钟切换指示信号发送至芯片主控单元。
电路中还连接有电源，用于为整个芯片系统供电。
优选地，所述余量探测电路包括多个并联的触发器，多个触发器的输出端分别连接于反馈电路和功能自测试电路，所述功能自测试电路将处理后的触发器输出信号发送至所述反馈电路，所述反馈电路发送反馈信号至所述多个触发器输入端。
如图3所示，余量探测电路中包括多个并联的触发器，分别记为FF0、FF1、FF2、FF3……FFn。其中FF1到FF0的时延为DELAY1，FF2到FF1的时延为DELAY2……，FFn到FFn-1时延为DELAYn。其中DELAY1等于或略大于芯片系统中其他功能电路最长路径的延时，因此，如果FF1在每个时钟周期都能采集到正确的值，即能保证芯片系统其他功能电路在当前时钟频率下也能正确工作。FF1至FFn的值反馈给第一级FF0，在正确工作时，FF1至FFn采集到的值在每个时钟周期内会不断变化，这样功能自测试电路就能判断FF1至FFn中任意一个触发器是否正确工作。
优选地，所述功能自测试电路连接于所述降低芯片功耗系统中的电源模块，并发送电压调整信号至所述电源模块以改变电路电压。
优选地，所述功能自测试电路连接于时钟切换控制电路，并发送时钟切换指示信号至所述时钟切换控制电路，以改变所述电路的时钟频率。
优选地，所述多个触发器包括还包括时钟输入端，所述时钟输入端连接与所述时钟发生电路，接收所述时钟发生电路的时钟信号。
应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变 换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种降低芯片功耗的方法，其特征在于，包括以下步骤：
S1、检测当前电路的频率变化，并判断当前频率变化趋势是否为下降；
S2、若当前电路频率下降，则发送时钟切换指示信号；
S3、查找当前电路中能正确工作并具有最长组合逻辑的第X触发器，记为FFx；
S4、将查找到的所述FFx与当前电路中能正确工作并具有最短组合逻辑的第一触发器FF1进行比较，当x>1时，降低当前电路电压，并返回步骤S3；当x=1时，判断当前电路电压已达到电路承受的最小值，结束电压调整。
2.根据权利要求1所述的方法，其特征在于，所述检测当前电路的频率变化，并判断当前频率变化趋势是否为下降还包括：所述当前电路频率变化趋势为上升时，包括以下步骤：
S11、判断电路中具有最短组合逻辑的第一触发器FF1是否正确工作，并判断当前电路电压是否已经达到预设工作电压；
S12、若所述第一触发器FF1不能正确工作，并且当前电路电压低于预设工作电压，则升高当前电路电压，并返回步骤S11；
S13、若所述第一触发器FF1不能正确工作，且前电路电压已达到预设的工作电压，则结束电压调整。
3.根据权利要求2所述的方法，其特征在于，所述结束电压调整之后还包括：
时钟切换控制电路接收切换指示信号，以完成改变电路的时钟频率。
4.根据权利要求1所述的方法，其特征在于，所述检测当前电路的频率变化，并判断当前频率变化趋势是否为下降包括：查找当前电路中具有最长组合逻辑的第N触发器FFn，若所述FFn由不正常工作变为正常工作时，则判断当前频率为下降。
5.根据权利要求4所述的方法，其特征在于，所述检测当前电路的频率变化，并判断当前频率变化趋势是否为下降还包括：查找当前电路中具有最长组合逻辑的第N触发器FFn，若所述FFn由正常工作变为不正常工作时，则判断当前频率为上升。
6.一种降低芯片功耗系统，其特征在于，所述系统包括：
余量探测电路，用于检测当前电路的频率变化、判断当前频率变化趋势，调整电路输出电压并发送时钟切换指示信号；
时钟发生电路，分别连接于芯片主控单元和余量探测电路，用于根据所述主控单元的需求改变输出时钟的频率，并将该时钟频率输出至所述余量探测电路；
时钟切换控制电路，连接与所述余量探测电路，接收所述余量探测电路发送的时钟切换指示信号，并将时钟切换指示信号发送至芯片主控单元。
7.根据权利要求6所述的系统，其特征在于，所述余量探测电路包括多个并联的触发器，多个触发器的输出端分别连接于反馈电路和功能自测试电路，所述功能自测试电路将处理后的触发器输出信号发送至所述反馈电路，所述反馈电路发送反馈信号至所述多个触发器输入端。
8.根据权利要求7所述的系统，其特征在于，所述功能自测试电路连接于所述降低芯片功耗系统中的电源模块，并发送电压调整信号至所述电源模块以改变电路电压。
9.根据权利要求8所述的系统，其特征在于，所述功能自测试电路连接于时钟切换控制电路，并发送时钟切换指示信号至所述时钟切换控制电路，以改变所述电路的时钟频率。
10.根据权利要求7所述的系统，其特征在于，所述多个触发器包括还包括时钟输入端，所述时钟输入端连接与所述时钟发生电路，接收所述时钟发生电路的时钟信号。
CN201710933921.7A 2017-10-10 2017-10-10 一种降低芯片功耗的方法及其系统 Active CN107608499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710933921.7A CN107608499B (zh) 2017-10-10 2017-10-10 一种降低芯片功耗的方法及其系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710933921.7A CN107608499B (zh) 2017-10-10 2017-10-10 一种降低芯片功耗的方法及其系统

Publications (2)

Publication Number Publication Date
CN107608499A true CN107608499A (zh) 2018-01-19
CN107608499B CN107608499B (zh) 2024-04-12

Family

ID=61068473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710933921.7A Active CN107608499B (zh) 2017-10-10 2017-10-10 一种降低芯片功耗的方法及其系统

Country Status (1)

Country Link
CN (1) CN107608499B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107967414A (zh) * 2017-11-03 2018-04-27 成都蓉芯微科技有限公司 微控制芯片指令加密方法、解密方法及加/解密系统
CN111338460A (zh) * 2018-12-18 2020-06-26 新唐科技股份有限公司 电子装置以及供电方法
CN114779913A (zh) * 2022-06-16 2022-07-22 苏州云途半导体有限公司 一种自适应调整工作频率的复位方法和芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015692A (ja) * 1999-07-01 2001-01-19 Matsushita Electric Ind Co Ltd 低消費電力型半導体集積回路装置
US20040199803A1 (en) * 2001-10-26 2004-10-07 Fujitsu Limited Semiconductor integrated circuit device, an electronic apparatus including the device, and a power consumption reduction method
CN101197367A (zh) * 2006-12-07 2008-06-11 国际商业机器公司 半导体集成电路装置和包括该装置的内部功率控制系统
CN102654532A (zh) * 2011-05-31 2012-09-05 杭州万工科技有限公司 电能计量芯片降低功耗的方法
CN104035018A (zh) * 2014-06-12 2014-09-10 华为技术有限公司 电压自适应调整电路和芯片
CN105119370A (zh) * 2015-07-27 2015-12-02 国网浙江省电力公司杭州供电公司 降低芯片系统功耗的方法、装置及智能变电站调试仪
CN105319997A (zh) * 2014-05-30 2016-02-10 上海华虹集成电路有限责任公司 自适应控制运行频率的电路
CN207424805U (zh) * 2017-10-10 2018-05-29 成都蓉芯微科技有限公司 一种降低芯片功耗的系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015692A (ja) * 1999-07-01 2001-01-19 Matsushita Electric Ind Co Ltd 低消費電力型半導体集積回路装置
US20040199803A1 (en) * 2001-10-26 2004-10-07 Fujitsu Limited Semiconductor integrated circuit device, an electronic apparatus including the device, and a power consumption reduction method
CN101197367A (zh) * 2006-12-07 2008-06-11 国际商业机器公司 半导体集成电路装置和包括该装置的内部功率控制系统
CN102654532A (zh) * 2011-05-31 2012-09-05 杭州万工科技有限公司 电能计量芯片降低功耗的方法
CN105319997A (zh) * 2014-05-30 2016-02-10 上海华虹集成电路有限责任公司 自适应控制运行频率的电路
CN104035018A (zh) * 2014-06-12 2014-09-10 华为技术有限公司 电压自适应调整电路和芯片
CN105119370A (zh) * 2015-07-27 2015-12-02 国网浙江省电力公司杭州供电公司 降低芯片系统功耗的方法、装置及智能变电站调试仪
CN207424805U (zh) * 2017-10-10 2018-05-29 成都蓉芯微科技有限公司 一种降低芯片功耗的系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
冯力 等: "FPGA芯片的节能设计技术", 电子质量, no. 09, pages 160 - 164 *
张长君 等: "在i.MX51芯片上降低系统功耗的一种方法", 辽东学院学报(自然科学版), vol. 16, no. 03, pages 222 - 226 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107967414A (zh) * 2017-11-03 2018-04-27 成都蓉芯微科技有限公司 微控制芯片指令加密方法、解密方法及加/解密系统
CN107967414B (zh) * 2017-11-03 2023-07-28 深圳市航顺芯片技术研发有限公司 微控制芯片指令加密方法、解密方法及加/解密系统
CN111338460A (zh) * 2018-12-18 2020-06-26 新唐科技股份有限公司 电子装置以及供电方法
CN114779913A (zh) * 2022-06-16 2022-07-22 苏州云途半导体有限公司 一种自适应调整工作频率的复位方法和芯片

Also Published As

Publication number Publication date
CN107608499B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
CN207424805U (zh) 一种降低芯片功耗的系统
CN107608499A (zh) 一种降低芯片功耗的方法及其系统
US20100264741A1 (en) Adaptation of an active power supply set using an event trigger
CN104731293A (zh) 电源供应装置及其电源供应方法
CN103809724A (zh) 机柜与其电源控制方法
CN104781751A (zh) 用于管理计算系统功率的方法和装置
CN102023697B (zh) 一种cpu电源管理方法、装置以及终端设备
CN103576816B (zh) 开关机控制电路
CN106254097A (zh) 一种基于第三方判定的ats系统双机仲裁系统及方法
TWI243983B (en) System and method of power management
CN104571465A (zh) 一种实现cpu供电相数动态调节的设计方法
CN105468083A (zh) 电源接口
CN103915864A (zh) 具有电源控制功能的电子装置
CN105022469A (zh) 便携式电子装置及其内核交换方法
CN110362180A (zh) 一种服务器电源寿命均衡控制装置及方法
CN101794161B (zh) 电脑系统与其超频方法
CN104035018B (zh) 电压自适应调整电路和芯片
CN109669524A (zh) 芯片的上电复位电路
CN203054660U (zh) 一种应用于电源管理电路中的快速下电控制电路
CN101527467A (zh) 具有自动数字校正功能的唤醒电路
CN108762456A (zh) 一种机架式服务器供电架构及其实现方法
CN203178909U (zh) 多电源供电的上电掉电复位电路
CN103164009A (zh) 多电源供电的上电掉电复位电路及其工作方法
CN102541248A (zh) 一种云计算行业集中动态调整供电效率的方法
CN103390997A (zh) 用于电子装置的省电方法以及相关省电电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180703

Address after: 518000 501-508, room 5, 5, Chuang Xin Chuang, wisdom Valley, 1010 Longhua District, Guangdong.

Applicant after: SHENZHEN AIRLINES CHIP TECHNOLOGY DEVELOPMENT CO.,LTD.

Address before: 610041 No. 1, 5 floor, No. 1, Tianfu Avenue, 1388 middle and high tech Zone, Chengdu, Sichuan.

Applicant before: CHENGDU RONGXIN MICRO TECHNOLOGY CO.,LTD.

GR01 Patent grant
GR01 Patent grant