CN114779913A - 一种自适应调整工作频率的复位方法和芯片 - Google Patents
一种自适应调整工作频率的复位方法和芯片 Download PDFInfo
- Publication number
- CN114779913A CN114779913A CN202210680856.2A CN202210680856A CN114779913A CN 114779913 A CN114779913 A CN 114779913A CN 202210680856 A CN202210680856 A CN 202210680856A CN 114779913 A CN114779913 A CN 114779913A
- Authority
- CN
- China
- Prior art keywords
- frequency
- working frequency
- chip
- self
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000012360 testing method Methods 0.000 claims abstract description 100
- 230000009467 reduction Effects 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 9
- 230000036962 time dependent Effects 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 4
- 230000007246 mechanism Effects 0.000 abstract description 2
- 238000004590 computer program Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 230000032683 aging Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000013515 script Methods 0.000 description 2
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2247—Verification or detection of system hardware configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种自适应调整工作频率的复位方法和芯片，所述方法包括:步骤S1：芯片进入自测试状态；步骤S2：芯片进行逻辑自测试；步骤S3：芯片进行存储器自测试；步骤S4：芯片进行模拟电路自测试；步骤S5：芯片进入常规工作状态；本发明通过基于自适应机制的自测试阶段的透明解决，使得用户对于这类芯片问题透明，从而提高芯片的使用效果和工作效率。
Description
技术领域
本发明属于电子电路技术领域，尤其涉及一种自适应调整工作频率的复位方法和芯片。
背景技术
集成电路芯片在国民经济各个领域中迅速推广和发展，广泛用于金融、通讯、社会保障、交通、付费、身份管理等各个领域。微控制器等芯片设备是随着大规模集成电路的出现和发展，芯片上可能集成了计算机的CPU、RAM、ROM、定时器和多种I/O接口，从而形成芯片级的计算机，为不同的应用场合做不同组合控制。
随着芯片工作时间的增加，芯片会进入磨损故障期，性能会有一定降低，能工作的最高频率会降低。现有的芯片自测试手段对于芯片自测试过程中出现的具体问题不明了，当发生芯片上一个或多个模块发生自测试错误时，只是通过不断的重新启动自测试，通过模块的随机问题解决，或者引入人工反馈的方式来解决错误问题，没有通过采用有效手段来尝试解决问题； 本发明考虑到有一部分自测试错误是由于老化引起，老化后性能下降，但实际上还有很长的生命周期；尝试解决芯片老化带来的反复自测试问题迫在眉睫；由于这种情况下实际上芯片是还能继续使用的，本发明通过基于自适应机制的自测试阶段的透明解决方式，使得用户对于这类芯片问题不可知，从而提高芯片的使用效果和工作效率；具体来说，通过对芯片自测试过程中的典型阶段进行区分，针对不同阶段对应的错误类型，差异化的进行双向工作频率调整，通过向最近特定工作频率靠拢的方式调整当前工作频率，使得芯片在最小降频的情况下能够显著的降低故障率，从而提高芯片整体工作效率。
发明内容
为了解决现有技术中的上述问题，本发明提出了一种自适应调整工作频率的复位方法和芯片，所述方法包含：
步骤S1：芯片进入自测试状态；具体为：获取当前工作频率，判断获取的当前工作频率是否低于芯片的最低工作频率，如果是，则进行错误报警；否则，进入步骤S2；
步骤S2：芯片进行逻辑自测试；具体包括如下步骤：
步骤S21：判断芯片是否进行了逻辑更新，如果是，则以重新确定当前频率，否则，进入步骤S22；所述重新确定当前频率，具体为：将当前工作频率设置为芯片的最高工作频率；
步骤S22：以当前工作频率进行逻辑自测试；
步骤S23：确定逻辑自测试是否发生错误，如果发生错误，则以第一降低方式降低当前工作频率，判断降低后的当前工作频率是否低于最低工作频率，如果是，则返回步骤S1，否则，返回步骤S22；若未发生错误，则进入步骤S3；
所述以第一降低方式降低当前工作频率，具体为：读取逻辑频率表中比当前工作频率小的最大特定工作频率作为当前工作频率；其中：逻辑频率表中存储预先设置的一个或多个特定工作频率，所述一个或多个特定工作频率和逻辑自测试错误导致的随时间变化的平均故障率变化拐点相对应；
步骤S3：芯片进行存储器自测试；具体包括如下步骤：
步骤S31：判断芯片是否进行了存储器更新，如果是，则以重新确定当前频率，否则，进入步骤S32；所述重新确定当前频率，具体为：将当前工作频率设置为芯片的最高工作频率；
步骤S32：以当前工作频率进行存储器自测试；
步骤S33：确定存储器自测试是否发生错误，如果发生错误，则以第二降低方式降低当前工作频率，判断降低后的当前工作频率是否低于最低工作频率，如果是，则返回步骤S1，否则，返回步骤S32；若未发生错误，则进入步骤S4；
所述以第二降低方式降低当前工作频率，具体为：读取存储器频率表中比当前工作频率小的最大特定工作频率作为当前工作频率；存储器频率表和模拟电路频率表的设置方式和逻辑频率表类似；
步骤S4：芯片进行模拟电路自测试；具体包括如下步骤：
步骤S41：判断芯片是否进行了模拟电路更新，如果是，则以重新确定当前频率，否则，进入步骤S42；所述重新确定当前频率，具体为：将当前工作频率设置为芯片的最高工作频率；
步骤S42：以当前工作频率进行模拟电路自测试；
步骤S43：确定模拟电路自测试是否发生错误，如果发生错误，则以第三降低方式降低当前工作频率，判断降低后的当前工作频率是否低于最低工作频率，如果是，则返回步骤S1，否则，返回步骤S42；若未发生错误，则进入步骤S5；
步骤S5：芯片进入常规工作状态。
进一步的，首次进入自测试状态时，设置所述当前工作频率为芯片的最高工作频率。
进一步的，在常规工作状态中，实时检测外部复位信号，如果检测到外部复位信号，则返回步骤S1。
进一步的，在进入常规工作模式后，芯片启动操作系统。
进一步的，逻辑频率表的设置方式为按照从大到小的顺序存储特定工作频率；当特定工作频率对应拐点设置时，所述特定工作频率为和时间相关的能够使得和逻辑自测试错误导致的平均故障率发生显著变化的工作频率。
进一步的，随着时间的增长，逻辑自测试错误的发生概率和工作频率之间的关系是非线性关系。
进一步的，所述逻辑更新为替换性更新。
一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行所述的自适应调整工作频率的复位方法。
一种电子电路，所述电子电路实现所述的自适应调整工作频率的复位方法。
一种集成电路芯片，所述集成电路芯片上的硬件逻辑实现所述的自适应调整工作频率的复位方法。
本发明的有益效果包括：
（1）通过考虑芯片差异化老化问题，在自测试阶段尝试自适应的透明解方案，使得用户对于这类芯片问题不可见，从而提高芯片的使用效果和工作效率；（2）通过基于特定工作频率的非线性双向工作频率调整，能够大大的提高工作频率调整的效率，高效的应对软硬件逻辑，存储器等待测试单元的出厂类型、批次、制造工艺等变化的复杂场景；（3）对不同的自测试目标导致的错误类型做差异化的双向工作频率自适应，避免了因为硬件整体老化而导致的快速频率降低；（4）通过近似化特定工作频率的方式压缩编码对照表，从而大大压缩自测试过程所带来的资源成本，但是同时不会显著丧失自适应调整工作频率带来的效率提高。
附图说明
此处所说明的附图是用来提供对本发明的进一步理解，构成本申请的一部分，但并不构成对本发明的不当限定，在附图中：
图1为芯片平均故障率随时间变化示意图。
图2为本发明提供的自适应调整工作频率的复位方法示意图。
具体实施方式
下面将结合附图以及具体实施例来详细说明本发明，其中的示意性实施例以及说明仅用来解释本发明，但并不作为对本发明的限定。
如附图1所示，随着芯片工作时间的增加，芯片会进入磨损故障期，这个时期的工作性能会有一定降低，可以支持的最高工作频率会降低，但是芯片仍然可以在较低的频率正常工作较长时间，此时，如果芯片还工作在原来的最高频率，芯片可能会出现时序错误，导致芯片失效；
现有的芯片自测试对于芯片出现的具体故障类型不明了，且在芯片自测试过程中如果发生了故障，采用的普遍手段是不断的重新启动自测试，引入人工反馈的方式来解决问题，而没有尝试解决故障问题； 本发明考虑到有一部分自测试错误是由于老化引起性能下降，但实际上还有很长的生命周期，由于考虑到这种情况下实际上芯片是还能继续使用的，本发明尝试解决芯片老化带来的反复自测试问题，通过自测试阶段的透明解决，使得用户对于这类芯片发生的问题透明，从而提高芯片的使用时间、使用效果和工作效率；具体来说，对芯片自测试过程中的典型阶段进行区分，针对不同阶段对应的错误类型，差异化的调整工作频率，通过向最近特定工作频率靠拢的方式调整当前工作频率，使得芯片在最小降频的情况下显著的降低故障率，从而提高芯片整体工作效率；
如附图2所示，本发明提出一种自适应调整工作频率的复位方法，所述方法包括如下步骤：
步骤S1：芯片进入自测试状态；具体为：获取当前工作频率，芯片进入自测试状态；
优选的：首次进入自测试状态时，设置所述当前工作频率为芯片的最高工作频率；
所述获取当前工作频率的方式可以为通过读取约定存储空间位置的方式获取；每次调整当前工作频率后，通过将调整后的当前工作频率写入所述约定存储空间位置的方式记录所述调整后的当前工作频率；
优选的：在获取当前工作频率后，判断获取的当前工作频率是否低于芯片的最低工作频率，如果是，则进行错误报警；在错误报警的情况下，呈现人工反馈窗口以处理该错误报警；
可替换的：在获取当前工作频率后，判断获取的当前工作频率是否低于芯片的最低工作频率，如果是，则设置当前工作频率为所述最低工作频率；
步骤S2：芯片进行逻辑自测试；具体包括如下步骤：
步骤S21:判断芯片是否进行了逻辑更新，如果是，则以重新确定当前频率，否则进入步骤S22；
所述重新确定当前频率，具体为：将当前工作频率设置为芯片的最高工作频率；
优选的：所述更新为替换性更新；
可替换的：所述重新确定当前频率，具体包括如下步骤：
步骤S2A1：获取主要错误类型；具体的：读取类型计数器值，以获取最大的类型计数器值对应的错误类型作为主要错误类型；其中：每种错误类型对应一个类型计数器；类型计数器对各种类型的自测试错误进行分开计数；所述错误类型包括逻辑自测试错误、存储器自测试错误和模拟电路自测试错误；
优选的：设置三个单位的存储空间分别作为不同的类型计数器；
可替换的： 将一个单位的存储空间的不同位段作为不同的类型计数器；每个位段对应多个bit位，不同位段的bit位处于所述一个单位的存储空间的不同位置；一个单位的存储空间为例如32bit大小的存储空间；通过这样的方式可以进一步的缩减自适应调整工作频率带来的硬件开销；
步骤S2A2：判断逻辑自测试错误是否为主要错误类型，如果是，将当前工作频率设置为逻辑频率表中最高的特定工作频率；否则，以第一增加方式增加当前工作频率；其中：逻辑频率表中存储预先设置的一个或多个特定工作频率，所述一个或多个特定工作频率和逻辑自测试错误导致的随时间变化的平均故障率变化拐点相对应；当然，在拐点不明显存在时，可以设置所述一个或多个特定工作频率和逻辑自测试错误导致的随时间变化的平均故障率的阶段变化情况相对应；后面的存储器频率表、模拟电路频率表的设置方式也是类似的；
所述以第一增加方式增加当前工作频率，具体为：读取逻辑频率表中比当前工作频率大的最小特定工作频率作为当前工作频率；
优选的：逻辑频率表按照从大到小的顺序存储特定工作频率；可以看出，当特定工作频率对应拐点设置时，所述特定工作频率为和时间相关的能够使得和逻辑自测试错误导致的平均故障率显著变化的工作频率；也就是说，此时，随着时间的增长，逻辑自测试错误的发生概率和工作频率之间的关系是非线性关系，那么，在芯片使用时间超过一时间长度后，虽然逻辑自测试错误在一个较高的工作频率下会显著增加，但是当工作频率下降到一个较低的特定工作频率后，逻辑自测试错误会显著下降或者相对下降，也就是出现有意义的下降；对应的，如果采用线性减少或者连续减少工作频率的自适应调整方式，会出现反复重新进行自测试来调整工作频率的情况，尤其是存在多种错误类型，甚至是软硬件逻辑，存储器等待测试单元的出厂类型、批次、制造工艺发生变化时，通过基于特定工作频率的非线性工作频率双向自适应调整，能够显著提高芯片工作效率；
可替换的：所述以第一增加方式增加当前工作频率，具体为：读取逻辑频率表中比当前工作频率大的最小的N个特定工作频率中的最大者作为当前工作频率；也就是说，以N跨度增加当前工作频率；N跨度值对于不同类型的自测试错误来说是相同或者不同的；可以根据不同的自测试错误类型出现的概率来为不同的自测试错误类型设置N跨度；为错误出现概率较高的错误类型设置较高的N跨度，为错误出现概率较低的自测试错误类型设置较低的N跨度；
优选的：所述N为预设值；
优选的：所述N和错误类型相关；
优选的：所述逻辑频率表是预设表，例如：由厂家通过衰退实验测试得到；也就是说，即使，上一次自测试是因为存储器自测试错误引起，且其设置的当前频率是f1，紧接着的自测试过程又发生硬件自测试错误时，可能因为逻辑频率表的存在而在f1的基础上进行了非常小的频率降低就能够使得自测试过程顺利通过而进入常规工作模式，避免了无谓的频率降低；存储器频率表、模拟电路频率表的设置也是类似的；
实际上，硬件逻辑能够使用的工作频率是相对有限的，存储完整的工作频率显然会产生很大的资源浪费，尤其是在自测试阶段，为了进一步提高方案的有效性，进一步的，所述读取逻辑频率表中比当前工作频率大的最小特定工作频率作为当前工作频率，具体为：逻辑频率表中存储特定工作频率编号，较大的特定工作频率对应较大的编号，较小的特定工作频率对应较小的编号；基于当前工作频率编号查找逻辑频率表，查找编号比当前工作频率编号大的最小编号对应的特定工作频率作为当前工作频率；此时，查找移动的方向是单向的，查找效率很高；当特定工作频率为16个以下时，只需要进行4bit范围的数值的比较；而非工作频率数值本身的比较，大大的提高了查找效率；当然，读取逻辑频率表中比当前工作频率小的最大特定工作频率的方式也是类似的；
优选的：设置针对不同自测试错误类型统一编码的编码对照表，所述编码对照表包括逻辑频率表、存储器频率表和模拟电路频率表中涉及的所有特定工作频率或者编号，编码对照表中的特定工作频率采用统一编码，逻辑频率表、存储器频率表、模拟电路频率表分别包含编码对照表中的一个或者多个编码；也就是说，这三个表中的每个表中的特定工作频率并非一定是连续编码的；这样，对应存储器自测试错误、存储器自测试错误、存储器自测试错误类型的特定工作频率编码被放在编码对照表中时，可以通过近似化特定工作频率的方式压缩编码对照表，从而大大压缩自测试过程所带来的资源成本，但是同时不会显著丧失自适应调整工作频率带来的效率提高；
优选的：所述编码对照表为连续编码的，且编码唯一；
所述通过近似化特定工作频率的方式压缩编码对照表，具体为：确定逻辑对照表中特定工作频率编码的个数，确定目标长度；计算多个数值接近的特定工作频率的平均值，将所述多个数值接近的特定工作频率用和所述平均值最接近的特定工作频率代替；也就是在编码对照表中，将所述多个数值接近的特定工作频率的编码均用所述多个数值接近的特定工作频率中和所述平均值最接近的特定工作频率对应的编码代替，从而使得压缩后逻辑对照表中编码的个数小于等于目标长度；其中：所述目标长度是压缩后的编码对照表长度；通过不断的重复上述步骤能够不断的压缩编码对照表；
优选的：在执行以第一增加方式增加当前工作频率的步骤之前，判断当前频率是否等于最高工作频率，如果是，则跳过步骤S21而直接进入步骤S22；
步骤S22：以当前工作频率进行逻辑自测试；
步骤S23：确定逻辑自测试是否发生错误，如果发生错误，则以第一降低方式降低当前工作频率，判断降低后的当前工作频率是否低于最低工作频率，如果是，则返回步骤S1，否则，返回步骤S22；若未发生错误，则进入步骤S3；
所述以第一降低方式降低当前工作频率，具体为：读取逻辑频率表中比当前工作频率小的最大特定工作频率作为当前工作频率；也就是说，降低方式是能够确定的最小降低，从而最大化的保障了芯片的工作效率；
步骤S3：芯片进行存储器自测试；具体包括如下步骤：
步骤S31:判断芯片是否进行了存储器更新，如果是，则以重新确定当前频率，否则进入步骤S32；
所述重新确定当前频率，具体为：将当前工作频率设置为芯片的最高工作频率；
优选的：所述更新为替换性更新；
可替换的：所述重新确定当前频率，具体包括如下步骤：
步骤S3A1：获取主要错误类型；具体的：读取类型计数器值，以获取最大的类型计数器值对应的错误类型作为主要错误类型；
步骤S3A2：判断存储器自测试错误是否为主要错误类型，如果是，将当前工作频率设置为存储器频率表中最高的特定工作频率；否则，以第二增加方式增加当前工作频率；
所述以第二增加方式增加当前工作频率，具体为：读取存储器频率表中比当前工作频率大的最小特定工作频率作为当前工作频率；其中：存储器频率表中存储预先设置的一个或多个特定工作频率，所述一个或多个特定工作频率和存储器自测试错误导致的随时间变化的平均故障率变化拐点相对应；当然，在拐点不明显存在时，可以设置所述一个或多个特定工作频率和存储器自测试错误导致的随时间变化的平均故障率的阶段变化情况相对应；可以看到，存储器频率表的设置方式和逻辑频率表的设置是类似的；
可替换的：所述以第二增加方式增加当前工作频率，具体为：读取存储器频率表中比当前工作频率大的最小的N个特定工作频率中的最大者作为当前工作频率；增加的方式和步骤S2中相应步骤是类似的，这里不再赘述；
优选的：在执行以第二增加方式增加当前工作频率的步骤之前，判断当前频率是否等于最高工作频率，如果是，则跳过步骤S31而直接进入步骤S32；
步骤S32：以当前工作频率进行存储器自测试；
步骤S33：确定存储器自测试是否发生错误，如果发生错误，则以第二降低方式降低当前工作频率，判断降低后的当前工作频率是否低于最低工作频率，如果是，则返回步骤S1，否则，返回步骤S32；若未发生错误，则进入步骤S4；
所述以第二降低方式降低当前工作频率，具体为：读取存储器频率表中比当前工作频率小的最大特定工作频率作为当前工作频率；也就是说，降低方式是能够确定的最小降低，从而最大化的保障了芯片的工作效率；这和步骤S2中的相应步骤也是类似的；
优选的：所述存储器更新包括存储器硬件更新和/或控制逻辑更新；
步骤S4：芯片进行模拟电路自测试；具体包括如下步骤：
步骤S41：判断芯片是否进行了模拟电路更新，如果是，则以重新确定当前频率，否则进入步骤S42；
所述重新确定当前频率，具体为：将当前工作频率设置为芯片的最高工作频率；
优选的：所述更新为替换性更新；
可替换的：所述重新确定当前频率，具体包括如下步骤：
步骤S4A1：获取主要错误类型；具体的：读取类型计数器值，以获取最大的类型计数器值对应的错误类型作为主要错误类型；
步骤S4A2：判断模拟电路自测试错误是否为主要错误类型，如果是，将当前工作频率设置为模拟电路频率表中最高的特定工作频率；否则，以第三增加方式增加当前工作频率；
所述以第三增加方式增加当前工作频率，具体为：读取模拟电路频率表中比当前工作频率大的最小特定工作频率作为当前工作频率；其中：模拟电路频率表中存储预先设置的一个或多个特定工作频率，所述一个或多个特定工作频率和模拟电路自测试错误导致的随时间变化的平均故障率变化拐点相对应；当然，在拐点不明显存在时，可以设置所述一个或多个特定工作频率和模拟电路自测试错误导致的随时间变化的平均故障率的阶段变化情况相对应；可以看到，模拟电路频率表的设置方式和逻辑频率表的设置也是类似的；
可替换的：所述以第三增加方式增加当前工作频率，具体为：读取模拟电路频率表中比当前工作频率大的最小的N个特定工作频率中的最大者作为当前工作频率；该增加的方式和步骤S2中相应步骤是类似的，这里不再赘述；
优选的：在执行以第三增加方式增加当前工作频率的步骤之前，判断当前频率是否等于最高工作频率，如果是，则跳过步骤S41而直接进入步骤S42；
步骤S42：以当前工作频率进行模拟电路自测试；
步骤S43：确定模拟电路自测试是否发生错误，如果发生错误，则以第三降低方式降低当前工作频率，判断降低后的当前工作频率是否低于最低工作频率，如果是，则返回步骤S1，否则，返回步骤S42；若未发生错误，则进入步骤S5；
所述以第三降低方式降低当前工作频率，具体为：读取模拟电路频率表中比当前工作频率小的最大特定工作频率作为当前工作频率；也就是说，降低方式是能够确定的最小降低，从而最大化的保障了芯片的工作效率；这和步骤S2中的相应步骤也是类似的；
优选的：所述模拟电路包括模拟电路硬件更新和/或控制逻辑更新；
步骤S5：芯片进入常规工作状态；
优选的：在常规工作状态中，实时检测外部复位信号，如果检测到外部复位信号，则返回步骤S1；
优选的：在进入常规工作模式后，芯片启动操作系统；
优选的：在进入常规工作模式后，芯片继续执行后续启动逻辑；
术语“数据处理装置”、“数据处理系统”、“用户设备”或“计算设备”包涵用于处理数据的所有种类的装置、设备和机器，举例包括可编程处理器、计算机、片上系统、或者上述中的多个或其组合。所述装置能够包括专用逻辑电路，例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)。除了硬件，所述装置还可以包括代码，创建用于所述计算机程序的执行环境，例如，构成处理器固件、协议栈、数据库管理系统、操作系统、跨平台运行环境、虚拟机或上述一个或多个的组合的代码。该装置和执行环境可以实现各种不同计算模型基础设施，诸如web服务、分布式计算、和网格计算基础设施。
计算机程序(也被称为程序、软件、软件应用、脚本或代码)能够以编程语言的任何形式来撰写，包括汇编或解释语言、说明或过程性语言，且其可以以任何形式部署，包括作为单机程序或者作为模块、组件、子例程、对象或适于在计算环境中使用的其他单元。计算机程序可以但不必与文件系统中的文件相对应。程序能够存储在保持其他程序或数据(例如存储在标记语言文档中的一个或多个脚本)的文件的一部分中，在专用于所述程序的单个文件中，或者在多个协同文件中(例如，存储一个或多个模块、子例程或代码部分的文件)。计算机程序可以部署为在一个计算机上或位于一个站点或跨多个站点分布且由通信网络互连的多个计算机上执行。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本发明是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (10)
1.一种自适应调整工作频率的复位方法，其特征在于，包括：
步骤S1：芯片进入自测试状态；具体为：获取当前工作频率，判断获取的当前工作频率是否低于芯片的最低工作频率，如果是，则进行错误报警；否则，进入步骤S2；
步骤S2：芯片进行逻辑自测试；具体包括如下步骤：
步骤S21：判断芯片是否进行了逻辑更新，如果是，则以重新确定当前频率，否则，进入步骤S22；所述重新确定当前频率，具体为：将当前工作频率设置为芯片的最高工作频率；
步骤S22：以当前工作频率进行逻辑自测试；
步骤S23：确定逻辑自测试是否发生错误，如果发生错误，则以第一降低方式降低当前工作频率，判断降低后的当前工作频率是否低于最低工作频率，如果是，则返回步骤S1，否则，返回步骤S22；若未发生错误，则进入步骤S3；
所述以第一降低方式降低当前工作频率，具体为：读取逻辑频率表中比当前工作频率小的最大特定工作频率作为当前工作频率；其中：逻辑频率表中存储预先设置的一个或多个特定工作频率，所述一个或多个特定工作频率和逻辑自测试错误导致的随时间变化的平均故障率变化拐点相对应；
步骤S3：芯片进行存储器自测试；具体包括如下步骤：
步骤S31：判断芯片是否进行了存储器更新，如果是，则以重新确定当前频率，否则，进入步骤S32；所述重新确定当前频率，具体为：将当前工作频率设置为芯片的最高工作频率；
步骤S32：以当前工作频率进行存储器自测试；
步骤S33：确定存储器自测试是否发生错误，如果发生错误，则以第二降低方式降低当前工作频率，判断降低后的当前工作频率是否低于最低工作频率，如果是，则返回步骤S1，否则，返回步骤S32；若未发生错误，则进入步骤S4；
所述以第二降低方式降低当前工作频率，具体为：读取存储器频率表中比当前工作频率小的最大特定工作频率作为当前工作频率；存储器频率表和模拟电路频率表的设置方式和逻辑频率表类似；
步骤S4：芯片进行模拟电路自测试；具体包括如下步骤：
步骤S41：判断芯片是否进行了模拟电路更新，如果是，则以重新确定当前频率，否则，进入步骤S42；所述重新确定当前频率，具体为：将当前工作频率设置为芯片的最高工作频率；
步骤S42：以当前工作频率进行模拟电路自测试；
步骤S43：确定模拟电路自测试是否发生错误，如果发生错误，则以第三降低方式降低当前工作频率，判断降低后的当前工作频率是否低于最低工作频率，如果是，则返回步骤S1，否则，返回步骤S42；若未发生错误，则进入步骤S5；
步骤S5：芯片进入常规工作状态。
2.根据权利要求1所述的自适应调整工作频率的复位方法，其特征在于，首次进入自测试状态时，设置所述当前工作频率为芯片的最高工作频率。
3.根据权利要求2所述的自适应调整工作频率的复位方法，其特征在于，在常规工作状态中，实时检测外部复位信号，如果检测到外部复位信号，则返回步骤S1。
4.根据权利要求3所述的自适应调整工作频率的复位方法，其特征在于，在进入常规工作模式后，芯片启动操作系统。
5.根据权利要求4所述的自适应调整工作频率的复位方法，其特征在于，逻辑频率表的设置方式为按照从大到小的顺序存储特定工作频率；当特定工作频率对应拐点设置时，所述特定工作频率为和时间相关的能够使得和逻辑自测试错误导致的平均故障率发生显著变化的工作频率。
6.根据权利要求5所述的自适应调整工作频率的复位方法，其特征在于，随着时间的增长，逻辑自测试错误的发生概率和工作频率之间的关系是非线性关系。
7.根据权利要求6所述的自适应调整工作频率的复位方法，其特征在于，所述逻辑更新为替换性更新。
8.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1-7中任一项所述的自适应调整工作频率的复位方法。
9.一种电子电路，其特征在于，所述电子电路实现如权利要求1-7中任一项所述的自适应调整工作频率的复位方法。
10.一种集成电路芯片，其特征在于，所述集成电路芯片上的硬件逻辑实现如权利要求1-7中任一项所述的自适应调整工作频率的复位方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210680856.2A CN114779913B (zh) | 2022-06-16 | 2022-06-16 | 一种自适应调整工作频率的复位方法和芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210680856.2A CN114779913B (zh) | 2022-06-16 | 2022-06-16 | 一种自适应调整工作频率的复位方法和芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114779913A true CN114779913A (zh) | 2022-07-22 |
| CN114779913B CN114779913B (zh) | 2022-08-30 |
Family
ID=82422179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210680856.2A Active CN114779913B (zh) | 2022-06-16 | 2022-06-16 | 一种自适应调整工作频率的复位方法和芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114779913B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115616387A (zh) * | 2022-12-06 | 2023-01-17 | 长沙驰芯半导体科技有限公司 | 一种基于芯片的控制信号校准方法、系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107608499A (zh) * | 2017-10-10 | 2018-01-19 | 成都蓉芯微科技有限公司 | 一种降低芯片功耗的方法及其系统 |
| CN207424805U (zh) * | 2017-10-10 | 2018-05-29 | 成都蓉芯微科技有限公司 | 一种降低芯片功耗的系统 |
| CN109510621A (zh) * | 2017-09-15 | 2019-03-22 | 福州瑞芯微电子股份有限公司 | 一种自适应电压频率调节方法和装置 |
-
2022
- 2022-06-16 CN CN202210680856.2A patent/CN114779913B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109510621A (zh) * | 2017-09-15 | 2019-03-22 | 福州瑞芯微电子股份有限公司 | 一种自适应电压频率调节方法和装置 |
| CN107608499A (zh) * | 2017-10-10 | 2018-01-19 | 成都蓉芯微科技有限公司 | 一种降低芯片功耗的方法及其系统 |
| CN207424805U (zh) * | 2017-10-10 | 2018-05-29 | 成都蓉芯微科技有限公司 | 一种降低芯片功耗的系统 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115616387A (zh) * | 2022-12-06 | 2023-01-17 | 长沙驰芯半导体科技有限公司 | 一种基于芯片的控制信号校准方法、系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114779913B (zh) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11681595B2 (en) | Techniques and system for optimization driven by dynamic resilience | |
| US11656943B2 (en) | Method and apparatus for predicting hard disk fault occurrence time, and storage medium | |
| US10282248B1 (en) | Technology system auto-recovery and optimality engine and techniques | |
| US10579459B2 (en) | Log events for root cause error diagnosis | |
| US10613799B2 (en) | Updating storage migration rates | |
| CN110708204A (zh) | 一种基于运维知识库的异常处理方法、系统、终端及介质 | |
| US20200166921A1 (en) | System and method for proactive repair of suboptimal operation of a machine | |
| CN105577440A (zh) | 一种网络故障时间定位方法和分析设备 | |
| CN114779913B (zh) | 一种自适应调整工作频率的复位方法和芯片 | |
| US10133651B2 (en) | Software defect analysis tool | |
| WO2020125929A1 (en) | Apparatus and method for detecting an anomaly among successive events and computer program product therefor | |
| CN110635962B (zh) | 用于分布式系统的异常分析方法及装置 | |
| CN104076809A (zh) | 数据处理装置以及数据处理方法 | |
| US20190220363A1 (en) | Method, apparatus and computer program product for improving inline pattern detection | |
| CN114217848A (zh) | 依赖关系处理方法、装置、电子设备及计算机存储介质 | |
| CN114153788A (zh) | 一种执行器的可追溯控制方法、执行器和控制系统 | |
| CN103823711A (zh) | 在Java虚拟机中提供相对定时的方法及装置 | |
| CN109254898B (zh) | 一种软件模块执行顺序监视方法及监视系统 | |
| CN111522680A (zh) | 一种自动修复异常任务节点的方法、装置及设备 | |
| CN112783705B (zh) | 一种测试方法、装置、系统、芯片和电子设备 | |
| CN112804104A (zh) | 一种预警方法、装置、设备及介质 | |
| Fullop et al. | Real time analysis and event prediction engine | |
| CN115312115B (zh) | 闪存芯片挂起功能的验证方法、装置、设备及介质 | |
| CN113987058B (zh) | 排放清单的确定方法和装置 | |
| CN115033412A (zh) | 一种任务日志归并方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 808, 8th Floor, Building A10, No. 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province, 214000 Patentee after: Jiangsu Yuntu Semiconductor Co.,Ltd. Address before: 215500 room 805, No. 1, Southeast Avenue, Changshu high tech Industrial Development Zone, Suzhou City, Jiangsu Province Patentee before: Suzhou yuntu Semiconductor Co.,Ltd. |
|
| CP03 | Change of name, title or address |