CN107578993A - 一种金属栅极结构及其形成方法 - Google Patents
一种金属栅极结构及其形成方法 Download PDFInfo
- Publication number
- CN107578993A CN107578993A CN201710772274.6A CN201710772274A CN107578993A CN 107578993 A CN107578993 A CN 107578993A CN 201710772274 A CN201710772274 A CN 201710772274A CN 107578993 A CN107578993 A CN 107578993A
- Authority
- CN
- China
- Prior art keywords
- tungsten
- layer
- barrier layer
- filled
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请实施例公开了一种金属栅极形成方法,该方法包括提供衬底,衬底上形成有栅极待填充区域,沿待填充区域表面形成第一阻挡层,向待填充区域填充含氟钨源制成的金属钨,形成金属钨电极层,对金属钨电极层进行反刻,在待填充区域的开口处形成凹槽,沿凹槽表面形成不含氟的第二阻挡层。该方法通过在金属钨电极层上形成一层第二阻挡层,由于第二阻挡层不含氟,也不与氟化物反应,可以抑制金属钨电极层中的氟侵蚀氧化硅,避免了氟侵蚀造成的器件漏电和击穿电压异常,提升器件的可靠性。本申请实施例还公开了一种金属栅极结构。
Description
技术领域
本申请涉及半导体领域,特别是涉及一种金属栅极形成方法及金属栅极结构。
背景技术
随着半导体工艺的发展,半导体器件的特征尺寸越来越小,集成电路的集成度越来越高。在半导体发展前期,多晶硅常常被用作器件的栅极填充材料。多晶硅本质上是半导体,可以通过掺杂不同极性的杂质改变其功函数,进而改变晶体管的临界电压。此外,在半导体制造工艺中,常常使用退火等工艺提升器件特性,而半导体由于融点较高,可以承受退火时的高温。以上这些特性,使得多晶硅栅极在中小规模集成电路上得到广泛应用。
然而,随着大规模以及超大规模集成电路的发展,器件的尺寸缩小到一定程度,栅极氧化层变得非常薄时,例如缩到1nm左右,产生了一种现象“多晶硅耗尽”。以金属氧化物半导体晶体管MOS为例,当MOS的反型层形成时,栅极多晶硅靠近氧化层处形成一个耗尽层(depletion layer),影响MOS的导通性。为此,业界尝试以新的栅极填充材料,例如功函数金属,包括钨、铜、铝等,代替传统的多晶硅栅极,以改善器件的导通性。
金属钨栅极结构由于具有很高的深宽比,为了实现良好的栅极性能,一般采用低温环境下的化学气相沉积法形成金属钨薄膜。然而,即使在低温条件下,金属钨也无法填满整个栅级,在缝隙中仍有氟残留。在后续热处理过程中,氟会腐蚀二氧化硅,使得器件产生漏电,击穿电压(Break Voltage)异常甚至导致器件损坏。
发明内容
为了解决上述技术问题,本申请提供了一种金属栅极形成方法,及金属栅极结构,改善了器件漏电以及击穿电压异常等现象,提升了器件的稳定性。
本申请实施例公开了如下技术方案:
第一方面,本申请实施例公开了一种金属栅极形成方法,该方法包括:
提供衬底,衬底上形成有栅极待填充区域;
沿待填充区域表面形成第一阻挡层;
向待填充区域填充含氟钨源制成的金属钨,以形成金属钨电极层;
对金属钨电极层进行反刻形成凹槽,沿凹槽表面形成不含氟的第二阻挡层。
可选的,第二阻挡层可以通过无氟化合物热分解,与离子化氢气发生还原反应形成。
可选的,第二阻挡层可以通过化学气相沉积法形成。
可选的,在凹槽内形成第二阻挡层之后还包括在第二阻挡层表面形成氧化层。
可选的,第二阻挡层可以是无氟金属钨层。
可选的,栅极待填充区域可以为氧化硅/氮化硅层堆叠结构中的氮化硅层被去除后形成的镂空层。
第二方面,本申请实施例提供了一种金属栅极结构,包括:
衬底,衬底上形成有栅极待填充区域;
在栅极待填充区域内依次形成有第一阻挡层、金属钨电极层和第二阻挡层;其中,金属钨电极通过含氟钨源淀积,第二阻挡层不含氟。
该金属栅极结构的有益效果可以参见与方法对应的有益效果,这里不再赘述。
可选的,该金属栅极结构还包括位于第二阻挡层之上的氧化层。
可选的,该金属栅极结构可以应用于3D NAND存储器件中。
由上述技术方案可以看出,本申请通过提供衬底,衬底上形成有栅极待填充区域,沿待填充区域表面形成第一阻挡层,向待填充区域填充含氟钨源制成的金属钨,形成金属钨电极层,在金属钨电极层上形成不含氟的第二阻挡层,其中第二阻挡层是在对金属钨电极层反刻形成的凹槽上形成的。由于第二阻挡层不含氟,也不与氟化物发生化学反应,可以抑制电极层缝隙或空洞中残留的氟化物侵蚀氧化硅,避免了因氟侵蚀导致的器件漏电和击穿电压异常,提升器件的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为传统的金属钨栅极工艺流程图;
图2为本申请实施例提供的一种金属栅极形成方法的流程图;
图3A至图3F为本申请实施例提供的一种金属栅极形成方法一系列工序形成的结构对应的剖面示意图;
图4A和图4B分别为本申请实施例提供的不具有第二阻挡层的金属钨栅极与具有第二阻挡层的金属钨栅极的剖面示意图。
具体实施方式
在半导体器件制造领域中,金属钨是一种应用比较广泛、工艺比较成熟的材料。图1所示为传统的金属钨淀积过程示意图。金属钨难以直接淀积在介质膜101(氧化硅或氮化硅)表面,一般在淀积金属钨薄膜103前,先淀积一层氮化钛薄膜102,作为钨成核的表面。同时,氮化钛也作为阻挡层,阻挡下层器件被六氟化钨WF6腐蚀。金属钨薄膜往往是大面积淀积的,需要去除多余的部分,以在待填充区域内形成凹槽104,并在凹槽104内形成氧化层105。金属钨薄膜103形成过程中往往会有氟残留,氟元素可以侵蚀氧化层105,使得器件性能下降或器件损坏。
金属钨薄膜通常采用化学气相沉积法CVD进行淀积。金属钨薄膜淀积主要包括3个步骤:硅烷浸泡、成核、淀积。在浸泡过程中,硅烷SiH4在阻挡层表面分解,形成单原子硅层。这层单原子硅保护了下层,避免成核开始WF6的腐蚀。在成核过程中,SiH4和氢气H2的混合气体与WF6气体反应,形成薄层钨,这一薄层钨可以视为后续钨淀积的种子层,具体反应过程如下:
3SiH 4+2WF 6→2W(s)+3SiF 4+6H2 (1)
WF6还会和SiH4分解的单原子硅反应,还原成金属钨,反应方程式如下
2Si+WF 6→W+2SiF 4 (2)
成核过程中对WF6以及SiH4的流量比例严格控制,SiH4比例过高,将产生在未到达表面就发生反应,这种气相反应生成的固体落到晶圆表面将形成小丘。而WF6比例过高,将穿过阻挡层,腐蚀下层硅等。为了在淀积过程中,形成均匀且特性良好的薄膜,应当控制好反应物比例。在成核完成以后,大量淀积开始,具体反应过程如下:
WF 6+3H2→W(s)+6HF (3)
H2与WF6的反应没有SiH4剧烈,但是H2分子尺寸比SiH4小得多,可以得到等角度的淀积,因而具有更好的台阶覆盖性和填充性能。
在金属钨栅极结构中,填充金属钨是以大面积淀积方式进行,因此会产生多余的钨,需要通过反刻的方式去除,以便在钨薄膜上形成绝缘的氧化层层,氧化层通常为SiO2。在淀积金属钨的过程中,由于金属钨的电迁移特性,不可避免地会产生空隙,而淀积金属钨的副产物HF残留在空隙中。后续的热处理工序,例如对栅极进行退火时,HF将与绝缘层的SiO2发生反应,腐蚀氧化层,降低氧化层的厚度,改变了器件的击穿电压BreakdownVoltage,导致器件产生漏电,腐蚀严重甚至导致器件损坏。
可见,由于在淀积金属钨的过程中采用了含氟化合物,使得氟残留在金属钨中,导致与金属钨相邻的氧化层被腐蚀,器件性能下降,甚至不工作。为此本申请提供了一种金属栅极的形成方法,通过在淀积金属钨薄膜之后,再淀积一层不含氟,且不会被氟腐蚀的第二阻挡层。通过本申请的方法形成的金属栅极由于在金属钨与氧化层之间存在第二阻挡层,氧化层不会被金属钨中残留的氟腐蚀,避免了因氧化层腐蚀导致的器件性能异常。
下面结合附图对本申请实施例提供的金属栅极形成方法进行介绍。
图2所示为本申请实施例提供的一种金属栅极形成方法的流程图,图3A至图3C为该形成方法一系列工序对应的局部结构示意图。
请参阅图2,本申请实施例提供的金属栅极形成方法包括以下步骤:
S201:提供衬底,所述衬底上形成有栅极待填充区域301。
衬底在半导体领域,可以理解为一种用于在其上形成晶体管或其他半导体器件的基底。衬底一方面起机械支撑作用,通过物理或化学的方式在衬底上形成薄膜,通过光刻、离子注入等工艺形成半导体器件。另一方面,衬底具有改善薄膜特性的作用,薄膜是在衬底上形成的,衬底材料性质和衬底表面形状对薄膜特性影响较大,由于薄膜厚度通常在纳米与微米之间,因而对衬底表面平整度要求较高。薄膜和衬底的结合也会对薄膜特性产生影响,如果二者晶格不匹配,在薄膜形成初期阶段会形成一个较长的过渡区域。
衬底可以是仅晶圆形成的衬底,也可以是已经形成图案的衬底。衬底上设置有待填充区域,待填充区域可以理解为需要填充的沟槽,在填充相应的材料后,可以形成半导体器件的栅极。
待填充区域的结构是多种多样的,可以是二维存储器或芯片中的开口向上的沟槽结构,也可以是应用于三维非易失性存储器件中,氧化硅/氮化硅堆叠结构中的氮化硅层被去除后形成的镂空层。待填充区域一般可以为一种类似U型的结构,在二维器件中,U型结构往往开口向上;在三维器件中,由于存储单元的堆叠,U型结构往往开口在侧边。
图3A所示为设置有待填充区域的衬底的一种结构的示意图。该结构可以通过在衬底平面上进行蚀刻得到。需要说明的是,图3A所示的结构仅为本申请衬底结构的一个示例,并不能作为对本申请实施例的一个限定,在本申请其他实施方式中,设置有待填充区域的衬底的结构还可以是其他的样式。
S202:沿所述待填充区域301表面形成第一阻挡层302。
在半导体器件中,通常以Si或SiO2作为衬底材料,在衬底上形成金属膜的时候,为了避免高活性的金属扩散到Si或SiO2中,可以在二者之间形成第一阻挡层,用于阻挡高活性的金属的扩散。
第一阻挡层一般可以为TiN或TiN等材料中的至少一种,为了降低接触电阻,在沉积TiN或TiN之前,还可以形成一层较薄的金属钽Ta或金属钛Ti,厚度约为几百埃。
第一阻挡层可以通过物理气相沉积法形成。例如,以溅镀的方式形成阻挡层。具体的,可以在真空反应腔或反应室中,充入惰性气体,以氩气Ar作为一个示例,在金属靶材和衬底上施加高压直流电,由于辉光放电产生的电子,激发Ar产生等离子体,具有较高动能的等离子体轰击靶材表面,使金属粒子以气相的形态溅射而出,沉积在衬底表面形成薄膜。以金属Ta的靶材作为一个示例,在轰击金属钽Ta的靶材的过程中,通入氮气N2,可以形成氮化钽TaN。还可以通过与生成氮化物相同的方式,通入CO2、O2等气体,形成碳化物、氧化物等。
在沉积第一阻挡层之前,还可以沿待填充区域表面形成高介电层。
传统栅极工艺一般采用SiO2作为栅极介电层,热生长法制备的SiO2具有良好的绝缘鞋、热稳定性,缺陷密度低,与Si的晶格失配度小,与Si能够形成良好的界面,因而可以作为形成栅极介电层的材料。
随着晶体管的尺寸越来越小,集成度越来越高,栅极氧化层的厚度接近原子间距,可以引起隧道效应。经研究发现,SiO2厚度由3.5nm减至1.5nm时,栅极漏电流由1*10-12A/cm2增大到10A/cm2,而较高的漏电流可以导致芯片的高功耗以及相应的散热问题。
为此可以引进高介电材料改善隧道效应。高介电材料可以理解为相对介电常数大于Si的材料(Si的介电常数为3.9),可以用于降低漏极电流。作为本申请的一个示例,可以采用氧化铝AlOx形成高介电层,改善隧道效应,降低漏极电流,从而提升器件性能。
待填充区域表面除了内壁和底部,还可以包括台阶上表面。如图3B所示,为沉积阻挡层之后的衬底结构剖面示意图。需要说明的是,附图中的结构仅为本申请实施例的一种实现方式,在本申请其他实施例中也可以是其他的实现方式,本申请对此不做限定。
S203:沿所述第一阻挡层302表面向所述待填充区域内填充含氟钨源制成的金属钨,以形成金属钨电极层303。
金属钨由于电阻率较高,因此电流通过金属钨形成的栅级时,电流密度相对较小,使得电场的作用力较小,自由电子受到电场的作用向阳极移动时,与钨原子发生碰撞,产生动量交换,由于钨原子的半径较大,质量较大,因而速度相对较小,而电场力也会阻碍钨原子向阳极移动,因此钨原子迁移到阳极相对比较困难,难以在钨栅极上形成大量的空穴,在宏观上体现为,难以形成导致线路开路的空洞,提高了钨栅极器件的稳定性。基于此,可以填充金属钨形成钨栅极,与铜栅级或铝栅级相比,大大提高了金属栅极的抗电迁移性能。
金属钨电极层303可以采用化学气相沉积CVD工艺沉积。具体的,可以通过SiF6与SiH4等发生化学反应得到。在反应过程中,需注意控制SiH4和SiF6的流量。SiH4与WF6在反应的初始阶段形成薄层钨W和氢气H2,薄层钨可以作为后续大量淀积金属钨303的种子层,在大量淀积阶段,主要是通过H2还原WF6得到。反应气体比例适当,若SiH4过多,则将在气相发生反应形成固体落到表面,在表面形成小丘,若WF6过多,则将残留在空隙中腐蚀阻挡层以及氧化层等。
第一阻挡层302表面可以为待填充区域301内壁,底部,还可以包括台阶面。在待填充区域301内填充金属钨可以为通过CVD将金属钨填满整个待填充区域,金属钨可以覆盖台阶面。
图3C所示为向待填充区域内填充金属钨,形成金属钨电极层303后的衬底的一种结构示意图。需要说明的是图3C仅为本申请的一个示例,在本申请其他实施例中也可以是其他的结构,图3C不应当理解为对本申请金属栅极形成方法的限定。
S204:对所述金属钨电极层303进行反刻,以在所述待填充区域的开口处形成凹槽304。
由于钨淀积往往采用地毯式的淀积方式,无选择性地在表面以及待填充区域进行淀积,而非填充区表面的钨往往并不是所期望的,一般可以通过平坦化工艺去除。平坦化工艺包括机械化学研磨CMP、反刻Etch Back、玻璃回流BPSG Reflow、旋涂玻璃SOG。具体到本申请,可以采用反刻工艺去除多余的金属钨。
反刻可以视为一种通过比刻蚀牺牲层填充材料更快的刻蚀速率来刻蚀减小台阶高度的平坦化方法。具体的,在表面图形形成的表面起伏处,填充一层厚的介质或其他材料,例如光刻胶,作为平坦化的牺牲层,通过干法刻蚀技术刻蚀掉这一牺牲层,采用比低处图形快的刻蚀速率刻蚀掉高出的图形使表面平坦化。这种平坦化是一种局部的平坦化工艺。
通过控制牺牲材料以及金属钨的选择比,可以将金属钨刻蚀出一个深度可调整的凹槽。凹槽的深度可以随着选择比的变化而变化。选择比,可以理解为在同一种刻蚀条件下,被刻蚀材料的刻蚀速率与另一种材料的刻蚀速率的比值。在刻蚀工艺中,选择比的确定,可以根据被刻蚀膜膜质的情况、图形的结构和所要刻蚀图形的形状、尺寸的要求,来选择适当的选择比。
通过控制工艺参数可以实现选择比的控制。例如,通过改变刻蚀剂类型、刻蚀剂浓度和/或其他工艺参数,可以改变刻蚀速率,进而改变刻蚀选择比。通过设置不同的刻蚀选择比,可以得到不同深度的凹槽。
图3D所示为对金属钨电极层303进行反刻,在待填充区域的开口处形成凹槽304的一种结构示意图。需要说明的是图3D仅为本申请的一个示例,在本申请其他实施例中也可以是其他的结构,图3D不应当理解为对本申请金属栅极形成方法的限定。
S205:在所述凹槽内形成第二阻挡层305,所述第二阻挡层不含有氟。
在填充金属钨形成金属钨电极层303时,往往采用钨的含氟化合物进行分解或还原反应,进而沉积在第一阻挡层表面302上。由于在反应过程中,钨的含氟化合物作为反应源,可以形成具有强氧化性的氟化氢HF和四氟化硅SiF4,可以与硅以及硅的氧化物发生化学反应,腐蚀硅以及氧化硅等材料。为了避免上述氟化钨残留在金属钨电极层中,进一步腐蚀氧化硅,可以在凹槽内形成第二阻挡层305,用于阻挡氟化物腐蚀氧化硅等。
第二阻挡层305可以是一种无氟金属钨层,由于该金属钨层不含氟,而且也不与氟化物反应,不会受氟的侵蚀,也不会侵蚀与其相邻的氧化层,因此可以用于阻挡氟化物的侵蚀,作为第二阻挡层。
该无氟金属钨层可以是选择性的无氟金属钨层。选择性可以理解为仅在特定表面形成该无氟金属钨层,而不在其他表面形成。通过选择性的形成方式,可以避免在形成无氟金属钨层后,再通过化学机械研磨CMP工艺进行平坦化,减少一道工序,降低因CMP对器件的损害。
由于金属和非金属传导热的能力像差一般较大,可以将金属表面作为特定表面,用于形成无氟金属钨。具体的,可以利用无氟钨源在金属表面,包括金属钨电极层303和第一阻挡层302表面,吸收热量,然后进行热分解,再通过离子化氢气H2plasma还原,从而在302和303表面得到钨。这种钨由于是无氟钨源制备得到,而且仅在302和303的金属表面上形成,因此可以视为选择性的无氟金属钨层。
选择性的无氟钨金属薄膜可以通过化学气相沉积法CVD或原子层沉积ALD得到,具体沉积方法如下:
A:在反应腔内,通入气相无氟钨源。
无氟钨源,用于制备选择性的无氟金属钨。无氟钨源可以是钨的无氟有机物W(CH)xOy,也可以是钨的氯化物WClx,本申请对无氟钨源不做限定。在本申请实施例中,以六氯化钨WCl6作为示例,对选择性的无氟金属钨的制备过程进行说明。
六氯化钨一般以固相形态存在,熔点在275℃左右,沸点在346℃左右,为了得到气相的六氯化钨一般可以通过将其升温,形成四氯化钨的液态源,再通过液态源蒸发系统,以载气鼓泡的形式实现六氯化钨的气化。其中,载气一般为高纯惰性气体,例如氮气N2、氩气Ar、氢气H2等。也可以将液态源直接蒸发,形成六氯化钨蒸汽,输送到反应腔。
反应腔为发生化学反应,以形成无氟金属钨的腔体。为了避免形成的无氟金属钨被氧化,反应腔一般可以设置为真空状态或填充惰性气体,例如Ar。
B:六氯化钨与氢等离子体发生反应,形成无氟金属钨。
高温下氢的还原能力大大增强,可以通过氢气或氢的等离子体将六氯化钨还原,具体反应过程如下:
WCl6+6H=W+6HCl (4)
WCl 6+3H2=W+6HCl (5)
反应式(4)、(5)为主反应过程,随着温度升高,反应趋势越来越大,提高温度有利于向生成钨的方向发展。
氢还原氯化钨的过程可以视为一个氢还原、热分解、逆向反应同时进行的复杂化学反应过程。除了上述反应过程,还可以包括如下反应过程:
WCl6+H2=WHCl5+HCl (6)
WHCl5=WCl4+HCl (7)
WHCl 5+2H2=W(s)+5HCl (8)
WCl 4+2H2=W(s)+4HCl (9)
以上仅为该反应过程的一部分,在不同的反应阶段,不同的反应条件,例如不同的反应物浓度,不同的反应温度,将发生不同的反应。
在反应过程中,为了控制反应物浓度,将多余的反应物排出,可以采用通入惰性气体进行净化的方式,将反应物排出。
需要说明的是,在本申请实施例中第二阻挡层可以是无氟金属钨,也可以是其他无氟材料形成的。上述无氟金属钨层的形成方式不限于金属钨,也可以适用于其他无氟材料,以便形成第二阻挡层。可以理解,第二阻挡层可以通过无氟化合物热分解,与离子化氢气发生还原反应形成。具体的,第二阻挡层可以通过化学气相沉积法CVD工艺进行淀积。第二阻挡层也可以通过原子层沉积ALD进行淀积,本申请对此不做限定。
图3E所示为在凹槽内形成第二阻挡层305后的衬底的一种结构示意图。需要说明的是图3E仅为本申请的一个示例,在本申请其他实施例中也可以是其他的结构,图3E不应当理解为对本申请金属栅极形成方法的限定。
本申请实施例通过在填充金属钨形成金属钨电极层303之后,对金属钨电极层反刻形成凹槽304,在凹槽304内形成第二阻挡层305,用于阻挡金属钨电极层中残留的氟化物对氧化层的侵蚀,避免了栅极厚度的变化引起的器件击穿电压BV的降低以及侵蚀导致的器件漏电。
为使本申请的有益效果更加突出,本申请的发明人还进行了验证实验,实验设计如下:
对照组:提供以传统工艺形成的钨栅极器件样品,具体为,沿衬底的待填充区域表面形成第一阻挡层TaN,向待填充区域内填充WF6制成的金属钨,形成金属钨电极层。
实验组:提供以本申请的金属栅极形成方法形成的钨栅极器件样品,具体的,沿衬底的待填充区域表面形成第一阻挡层TaN,向待填充区域内填充WF6制成的金属钨,形成金属钨电极层,对金属钨电极层进行反刻形成凹槽,在凹槽内填充由WCl6形成的选择性的无氟金属钨,作为第二阻挡层。
对实验组和对照组的样品分别进行加速寿命实验,收集两组样品的电迁移失效时间数据,对数据进行统计学分析。或者对每组的实验样品沿纵向剖开,通过扫描式电子显微镜观察剖面结构图。本申请的发明人提供的实验结果如图4A和图4B所示,图4A为对照组的样品的金属栅极剖面图,图4B为实验组的样品的金属栅极剖面图。图4A的金属栅极中存在白色气泡,该白色气泡可以视为氧化层被腐蚀形成的孔洞。图4B中未观察到与图4A类似的孔洞形状。
对比图4A和图4B,可知本申请实施例提供的金属栅极所形成的器件,位于金属栅极至少的氧化层并未被氟侵蚀,形成空洞,可见在含氟钨源形成的金属钨电极层上形成一层无氟金属钨层,可以有效抑制氟扩散,降低氟侵蚀风险,提高器件的稳定性,延长器件寿命。
作为本申请的一可选实施例,该方法还包括:
S206:在第二阻挡层305表面形成氧化层306。
氧化层作用在于形成层间介电层,隔离元件,避免元件之间短路。
氧化层一般可以为二氧化硅SiO2,可以通过四氯化硅与氢气发生还原得到单原子硅,再通入氧气进行氧化反应得到。具体的,可以通过化学气相沉积法形成。
执行完该步骤后对应的剖面结构示意图如图3F所示。
图3F所示的剖面结构示意图为形成的金属栅极的结构示意图。该金属栅极可以应用于三维非易失性存储器3D NAND,也可以应用二维存储器件,也可以应用于芯片结构中。如图3F所示,该金属栅极结构包括:
衬底,衬底上设置的栅极待填充区域301;
位于待填充区域之上的第一阻挡层302;
位于第一阻挡层302之上的金属钨电极层303;
位于金属钨电极层303之上的第二阻挡层305;
位于第二阻挡层305之上的氧化层306;
其中,所述第二阻挡层305是在对金属钨电极层303反刻后形成的凹槽304上形成的,所述第二阻挡层不含氟。
在图3F所示的金属栅极结构中,介于金属钨电极层303与氧化层306之间的第二阻挡层305由于不含氟,也不与氟化物发生反应,不会受到相邻的金属钨电极层303中残留氟化物的侵蚀,可以阻挡金属钨电极层中的氟化物侵蚀氧化层306,避免了氧化层厚度变化导致的器件击穿电压的降低,也避免了因氟化物侵蚀导致的漏电。
作为本申请的一个可选的实施例,本申请的金属栅极结构也可以不包括氧化层306。氧化层306并不影响本申请实施例实现对氟侵蚀的改善,本申请对此不做限定。
普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述,仅为本申请的一种具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种金属栅极的形成方法,其特征在于,所述方法包括:
提供衬底,所述衬底上形成有栅极待填充区域;
沿所述待填充区域表面形成第一阻挡层;
向所述待填充区域填充含氟钨源制成的金属钨,以形成金属钨电极层;
对所述金属钨电极层进行反刻形成凹槽,沿所述凹槽表面形成不含氟的第二阻挡层。
2.根据权利要求1所述的方法,其特征在于,所述第二阻挡层是通过无氟化合物热分解,与离子化氢气发生还原反应形成的。
3.根据权利要求1所述的方法,其特征在于,所述第二阻挡层是通过化学气相沉积法形成的。
4.根据权利要求1所述的方法,其特征在于,所述在凹槽内形成不含氟的第二阻挡层之后,还包括:
在第二阻挡层表面形成氧化层。
5.根据权利要求1-4任意一项所述的方法,其特征在于,所述第二阻挡层包括无氟金属钨层。
6.根据权利要求1-4任意一项所述的方法,其特征在于,所述第一阻挡层包括氮化钛层或氮化钽层。
7.根据权利要求1所述的方法,其特征在于,所述方法应用于3D NAND存储器件,所述待填充区域包括氧化硅/氮化硅层堆叠结构中的氮化硅层被去除后形成的镂空层。
8.一种金属栅极结构,其特征在于,所述结构包括:
衬底,所述衬底上形成有栅极待填充区域;
在所述栅极待填充区域内依次形成有第一阻挡层、金属钨电极层和第二阻挡层;所述金属钨电极层是通过含氟钨源淀积的,所述第二阻挡层不含氟。
9.根据权利要求8所述的结构,其特征在于,所述结构还包括:
位于所述第二阻挡层之上的氧化层。
10.根据权利要求8或9所述的结构,其特征在于,所述金属栅极结构应用于3D NAND存储器件中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710772274.6A CN107578993A (zh) | 2017-08-31 | 2017-08-31 | 一种金属栅极结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710772274.6A CN107578993A (zh) | 2017-08-31 | 2017-08-31 | 一种金属栅极结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107578993A true CN107578993A (zh) | 2018-01-12 |
Family
ID=61030675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710772274.6A Pending CN107578993A (zh) | 2017-08-31 | 2017-08-31 | 一种金属栅极结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107578993A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109935594A (zh) * | 2019-03-26 | 2019-06-25 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN111180320A (zh) * | 2020-01-02 | 2020-05-19 | 长江存储科技有限责任公司 | 栅极的制造方法及其结构与半导体器件 |
-
2017
- 2017-08-31 CN CN201710772274.6A patent/CN107578993A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109935594A (zh) * | 2019-03-26 | 2019-06-25 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN111180320A (zh) * | 2020-01-02 | 2020-05-19 | 长江存储科技有限责任公司 | 栅极的制造方法及其结构与半导体器件 |
CN111180320B (zh) * | 2020-01-02 | 2022-10-28 | 长江存储科技有限责任公司 | 栅极的制造方法及其结构与半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10096516B1 (en) | Method of forming a barrier layer for through via applications | |
JP4679193B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20090004849A1 (en) | Method for fabricating an inter dielectric layer in semiconductor device | |
US8372739B2 (en) | Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication | |
US20110104891A1 (en) | Methods and apparatus of creating airgap in dielectric layers for the reduction of rc delay | |
JP2008532271A (ja) | 原子層堆積のための表面のプラズマ前処理 | |
US6774005B2 (en) | Method for fabricating a metal carbide layer and method for fabricating a trench capacitor containing a metal carbide | |
CN111180320B (zh) | 栅极的制造方法及其结构与半导体器件 | |
TW202040653A (zh) | 半導體裝置的形成方法 | |
US12046508B2 (en) | Method of dielectric material fill and treatment | |
US20130316540A1 (en) | Method for removing oxide | |
CN107578993A (zh) | 一种金属栅极结构及其形成方法 | |
CN112420732B (zh) | 三维存储器及其制备方法 | |
US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
US20200251340A1 (en) | Methods and apparatus for filling a feature disposed in a substrate | |
US9679802B2 (en) | Method of etching a porous dielectric material | |
TWI594370B (zh) | 作爲先進互連之介電覆蓋障壁的含金屬膜 | |
JPH08255770A (ja) | 半導体装置の製造方法 | |
US20220246626A1 (en) | Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces | |
Wu et al. | Integration methodology of chemical vapor deposition TiN, chemical vapor deposition W and W chemical mechanical planarization for sub-quarter micron process application | |
CN112909013B (zh) | 三维存储器及制备三维存储器的方法 | |
TWI779413B (zh) | 互連層及其形成方法 | |
JP2023057062A (ja) | 傾斜酸化を用いたシームレスな間隙充填のための方法 | |
CN116093015A (zh) | 半导体结构的制造方法 | |
KR100732764B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180112 |