CN107578794B - 用于储存多比特位数据的eprom器件及eprom器件的读取电路 - Google Patents

用于储存多比特位数据的eprom器件及eprom器件的读取电路 Download PDF

Info

Publication number
CN107578794B
CN107578794B CN201710541419.1A CN201710541419A CN107578794B CN 107578794 B CN107578794 B CN 107578794B CN 201710541419 A CN201710541419 A CN 201710541419A CN 107578794 B CN107578794 B CN 107578794B
Authority
CN
China
Prior art keywords
output signal
bit line
signal
level
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710541419.1A
Other languages
English (en)
Other versions
CN107578794A (zh
Inventor
宋贤旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107578794A publication Critical patent/CN107578794A/zh
Application granted granted Critical
Publication of CN107578794B publication Critical patent/CN107578794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种EPROM器件可以包括单位单元、切换单元、解码器以及比较单元。单位单元可以设置在接地电压端子和与编程电压供应线耦接的位线之间。切换单元可以根据输入的切换控制信号来控制编程电压供应线与单位单元之间的电耦接。解码器可以根据二进制数据的输入来产生多个输出信号。比较单元可以将多个参考电压中的每个与位线电压进行比较以及产生编程模式输出信号。电平转换器可以接收解码器的输出信号中的至少一个输出信号和编程模式输出信号，以及可以将解码器的输出信号或编程模式输出信号输出为切换控制信号。

Description

用于储存多比特位数据的EPROM器件及EPROM器件的读取电路
相关申请的交叉引用
本申请要求2016年7月5日提交的申请号为10-2016-0085041的韩国申请的优先权，其通过引用整体合并于此。
技术领域
本公开的各种实施例总体而言涉及一种非易失性存储器件，更具体地，涉及一种用于储存多比特位数据的EPROM器件及EPROM器件的读取电路。
背景技术
半导体存储器件根据其数据易失性通常被分为随机存取存储(RAM)器件和只读存储(ROM)器件。RAM器件是需要电力来保留其数据(例如，二进制信息)并且当电源中断时丢失储存的数据的易失性存储器件。相反，即使在电源中断时，ROM器件也可以保留储存的数据。ROM器件还可以根据其数据输入方法(例如，数据编程方法)被分类为可编程ROM(PROM)器件和掩模ROM器件。PROM器件可以是即使在PROM器件的制造完成之后也可以由客户(即，用户)编程的ROM的形式。掩模ROM器件可以在其制造期间使用基于由用户请求的数据来制造的注入掩模进行编程。PROM器件的示例可以包括一次性PROM(OTPROM)器件、可擦除PROM(EPROM)器件以及电可擦除PROM(EEPROM)器件。一旦EPROM器件被编程，就不能电改变EPROM器件的编程数据。可以通过诸如UV照射的物理手段来擦除EPROM器件的编程数据。
诸如EPROM器件的非易失性存储器件可以采用NMOS晶体管或PMOS晶体管作为单元晶体管。如果使用PMOS晶体管用作非易失性存储器件的单元晶体管，则PMOS晶体管可以具有关断状态作为初始状态，以及可以具有导通状态作为编程状态。可以通过感测编程电流是否流过PMOS晶体管来执行PMOS晶体管的读取操作。
发明内容
EPROM器件可以包括单位单元、切换单元、解码器、比较单元以及电平转换器。单位单元可以设置在与编程电压的电源线耦接的位线与接地电压端子之间。切换单元可以设置在位线与编程电压供应线之间，并且可以根据切换控制信号来控制编程电压供应线与单位单元之间的电耦接。解码器可以根据二进制数据的输入来产生多个输出信号。比较单元可以由解码器的部分输出信号来使能。比较单元可以将多个参考电压中的每个与位线电压进行比较以及可以产生编程模式输出信号。电平转换器可以接收解码器的输出信号中的至少一个输出信号和编程模式输出信号，以及可以将解码器的输出信号或编程模式输出信号输出为切换控制信号。
根据本公开的实施例的EPROM器件可以包括单位单元、切换单元、多路复用器以及比较器。单位单元可以设置在与编程电压的电源线耦接的位线与接地电压端子之间。切换单元可以设置在位线与编程电压供应线之间，并且可以根据切换控制信号来控制在编程电压供应线与单位单元之间的电耦接。多路复用器可以根据二进制数据的输入来选择性地输出第一参考电压、第二参考电压和第三参考电压。比较器可以将多路复用器的输出信号与位线电压进行比较，以及产生切换控制信号。
根据本公开的实施例的EPROM器件可以包括单元阵列、控制器、切换单元、解码器、比较单元、电平转换器、或门、位线电压选择单元。单元阵列可以包括设置在多个位线和多个选择使能信号线的交叉点处的单位单元，多个位线耦接到编程电压的电源线并且构成列，多个选择使能信号线构成行。控制器可以输出用于在行之中选择其中包括选中单位单元的行的选择使能信号。控制器可以输出根据编程模式的二进制数据。控制器可以输出用于在列之中选择其中包括选中单位单元的列的位线选择信号。切换单元可以设置在编程电压供应线与位线的每个之间，并且可以根据切换控制信号来控制在编程电压供应线与耦接到位线的每个的单位单元之间的电耦接。解码器可以根据二进制数据的输入来产生多个输出信号。比较单元可以由解码器的输出信号来使能。比较单元可以将多个输入参考电压的每个与位线电压进行比较以及可以产生编程模式输出信号。电平转换器可以接收在解码器的输出信号之中的至少一个输出信号和编程模式输出信号，以及输出解码器的输出信号或编程模式输出信号。或门可以设置在切换单元和电平转换器之间，并且可以接收位线选择信号和电平转换器的输出信号中的一个以及产生切换控制信号。位线电压选择单元可以接收位线的位线电压，响应于位线选择信号来输出位线电压之中选中位线的位线电压，以及将位线电压输入到比较单位。
根据本公开的实施例的EPROM器件可以包括单元阵列、控制器、切换单元、多路复用器、比较单元、或门以及位线电压选择单元。单元阵列可以包括相对设置在多个位线和多个选择使能信号线的交叉点处的单位单元，多个位线耦接到编程电压的电源线并且构成列，多个选择使能信号线构成行。控制器可以输出用于在行之中选择其中包括选中单位单元的行的选择使能信号。控制器可以输出根据编程模式的二进制数据。控制器可以输出用于在列之中选择其中包括选中单位单元的列的位线选择信号。切换单元可以设置在编程电压供应线与位线的每个之间，并且可以根据输入的切换控制信号来切换编程电压供应线与耦接到位线的每个的单位单元之间的电耦接。多路复用器可以根据二进制数据来选择性地输出第一参考电压、第二参考电压和第三参考电压。比较单元被配置为根据通过比较多路复用器的输出信号与位线电压获得的比较结果来产生输出信号。或门可以设置在切换单元和比较器之间，并且可以接收位线选择信号中的一个和比较器的输出信号以及产生切换控制信号。位线电压选择单元可以接收位线的位线电压，可以输出由位线选择信号选中的位线的位线电压，以及可以将位线电压输入到比较单元。
根据本公开的实施例的EPROM器件的读取电路，该EPROM器件包括设置在与读取电压的电源线耦接的位线与接地电压端子之间的单位单元，该读取电路可以包括第一比较器、第二比较器、第三比较器以及编码器。第一比较器可以接收位线电压和比读取电压小的第一读取参考电压，以及可以产生第一输出信号。第二比较器可以接收位线电压和比第一读取参考电压小的第二读取参考电压，以及可以产生第二输出信号。第三比较器可以接收位线电压和比第二读取参考电压小的第三读取参考电压，以及可以产生第三输出信号。编码器可以根据第一输出信号、第二输出信号和第三输出信号的组合来输出二进制数据。
根据本公开的实施例的EPROM器件的读取电路，该EPROM器件包括设置在与读取电压的电源线耦接的位线与接地电压端子之间的单位单元，该读取电路可以包括多路复用器、比较器以及编码器。多路复用器可以依次输出第一读取参考电压、比第一读取参考电压小的第二读取参考电压以及比第二读取参考电压小的第三读取参考电压。比较器可以依次比较从多路复用器依次输入的第一读取参考电压、第二读取参考电压和第三读取参考电压，以及可以依次产生输出信号。编码器可以根据从比较器依次输出的输出信号的组合来输出二进制数据。
附图说明
鉴于附图和所附的详细描述，本发明构思的各种实施例将变得更加明显，其中：
图1是图示根据本公开的实施例的构成EPROM器件的单位单元的初始状态下的单元晶体管的示例的截面图；
图2是图示根据本公开的实施例的构成EPROM器件的单位单元的编程状态下的单元晶体管的示例的截面图；
图3是图示根据本公开的实施例的EPROM器件的示例的示图；
图4是图示根据本公开的实施例的与构成EPROM器件的解码器的二进制数据输入一致的编程模式和输出信号的图表；
图5是图示在根据本公开的实施例的EPROM器件的第一编程模式下的编程操作的示例的时序图；
图6是图示在根据本公开的实施例的EPROM器件的第一编程模式下的编程操作期间的编程电流和位线电压的变化的曲线图；
图7是图示在根据本公开的实施例的EPROM器件的第二编程模式下的编程操作的示例的时序图；
图8是图示在根据本公开的实施例的EPROM器件的第二编程模式下的编程操作期间的编程电流和位线电压的变化的曲线图；
图9是图示在根据本公开的实施例的EPROM器件的第三编程模式下的编程操作的示例的时序图；
图10是图示在根据本公开的实施例的EPROM器件的第三编程模式下的编程操作期间的编程电流和位线电压的变化的曲线图；
图11是图示在根据每个编程模式来编程的EPROM器件的单位单元的数量与编程电流之间的关系的曲线图；
图12是图示根据本公开的实施例的根据每个编程模式的EPROM器件的位线电压的单位单元的分布的曲线图；
图13是图示根据本公开的实施例的EPROM器件的示例的电路图；
图14是图示在根据本公开的实施例的EPROM器件的第一编程模式下的编程操作的示例的时序图；
图15是图示在根据本公开的实施例的EPROM器件的第二编程模式下的编程操作的示例的时序图；
图16是图示在根据本发明的实施例的EPROM器件的第三编程模式下的编程操作的示例的时序图；
图17是图示根据本公开的实施例的EPROM器件的示例的电路图；
图18是图示根据本公开的实施例的EPROM器件的位线选择单元的示例的电路图；
图19是图示根据本公开的实施例的EPROM器件的示例的电路图；
图20是图示根据本公开的实施例的EPROM器件的读取电路的示例的电路图；
图21是图示根据本公开的实施例的针对位线电压的单位单元的分布以解释EPROM器件的读取电路的操作的曲线图；
图22是图示根据本公开的实施例的根据EPROM器件的单位单元的编程模式的输出数据的图表；以及
图23是图示根据本公开的实施例的EPROM器件的读取电路的示例的电路图。
具体实施方式
下面将参考附图通过各种实施例来描述本公开。
然而，本公开可以以各种不同的形式来实现，并且不应被解释为仅限于本文所示的实施例。相反，这些实施例作为示例被提供，使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本公开的各个方面和特征。
将理解的是，虽然在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件也可以被称为第二元件或第三元件。
附图不一定成比例，并且在某些情况下，为了清楚地图示实施例的特征，比例可能被夸大了。
本文中使用的术语仅用于描述特定实施例的目的，而非意在限制本公开。如本文中所用，除非上下文另外清楚地指出，否则单数形式意在也包括复数形式。还将理解的是，术语“包含”、“包含有”、“包括”和“包括有”在本说明书中使用时，表示所述元件的存在，但不排除一个或更多个其他元件的存在或添加。如本文中所用，术语“和/或”包括一个或更多个相关联的列出项的任何组合和所有组合。
除非另外定义，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域技术人员通常所理解的意思相同的意思。还将理解的是，诸如在通用词典中定义的术语应当被解释为具有与相关领域的环境中的意思一致的意思，而将不以理想化或过度形式化的意义来解释，除非本文中明确如此定义。
在下面的描述中，阐述了大量具体细节以提供对本公开的透彻理解。可以在无这些具体细节中的一些或全部的情况下实施本公开。在其他情况下，未详细描述公知的工艺结构和/或工艺，以免不必要地混淆本公开。
此外，当一元件被称作位于另一元件“上”、“之上”、“上面”、“之下”或“下方”时，意在表示相对位置关系，但并非用于限制一个元件直接接触另一元件或者在两者之间存在至少一个中间元件的特定情况。因此，在本文中使用的诸如“上”、“之上”、“上面”、“之下”、“下方”或“下面”等的术语仅用于描述特定实施例的目的，不是意在限制本公开的范围。此外，当一元件被称作“连接”或“耦接”到另一元件时，该元件可以直接电连接或直接机械连接或者直接电耦接或直接机械耦接到另一元件，或者可以通过替换两者之间的其他元件来形成连接关系或耦接关系。
图1是图示根据本公开的实施例的构成EPROM器件的单位单元220I的初始状态下的单元晶体管的示例的截面图。
参考图1，在初始状态下的单位单元220I包括设置在P型衬底101中的N型阱区102。限定有源区的沟槽隔离层103可以设置在P型衬底101的上部。在为N型阱区102的上部的第一区域中，第一P+型结区111、第二P+型结区112和第三P+型结区113彼此间隔开。N+型接触区120设置在为N型阱区102的上部的第二区域中。设置在N型阱区102的上部中的第一区域和第二区域可以通过沟槽隔离层103彼此隔离。第一P+型结区111和第二P+型结区112通过第一沟道区131彼此间隔开。第二P+型结区112和第三P+型结区113通过第二沟道区132彼此间隔开。
选择栅绝缘层141和选择栅电极层151设置在第一沟道区131之上。浮置栅绝缘层142和浮置栅电极层152设置在第二沟道区132之上。第一P+结区111、第一沟道区131、第二P+型结区112、选择栅绝缘层141以及选择栅电极层151构成可以用作选择晶体管的第一PMOS晶体管PM1。第二P+型结区112、第二沟道区132、第三P+型结区113、浮置栅绝缘层142以及浮置栅电极层152构成可以用作单元晶体管的第二PMOS晶体管PM2。
作为选择晶体管的第一PMOS晶体管PM1的选择栅电极层151耦接到选择使能信号线201。选择栅电极层151可以通过选择使能信号线201来接收选择使能信号SELEN。第二PMOS晶体管PM2的浮置栅电极层152是电浮置的，因为它不耦接到直接电连接线。第一P+型结区111和第二P+型结区112分别构成第一PMOS晶体管PM1的源极和漏极。第二P+型结区112和第三P+型结区113分别构成第二PMOS晶体管PM2的源极和漏极。因此，第二P+型结区112用作第一PMOS晶体管PM1的漏极和第二PMOS晶体管PM2的源极。第二P+型结区112被设置在电浮置状态。第一P+型结区111耦接到位线。第三P+型结区113耦接到接地电压端子。
如果用作单元晶体管的第二PMOS晶体管PM2在初始状态，则在第二沟道区132中不形成反型层。由于浮置栅电极层152在浮置状态，所以第二PMOS晶体管PM2保持关断。在这种情况下，即使用作选择晶体管的第一PMOS晶体管PM1导通(即，即使在第一沟道区131中形成反型层)，由于第二PMOS晶体管PM2保持关断，所以如果不考虑泄漏电流，则电流不会在位线BL和接地电压端子之间流动。
图2是图示根据本公开的实施例的构成EPROM器件的单位单元220P的编程状态下的单元晶体管的示例的截面图。在图2中，与图1中使用的那些相同的附图标记或标志符表示相同的元件，并且将省略或简化任何重复的详细描述。
参考图2，为了形成被编程的单位单元220P，低电平(例如，0V的电压)的选择使能信号SELEN被施加到第一PMOS晶体管PM1的选择栅电极层151。正编程位线电压+Vpbl被施加到第一PMOS晶体管PM1的源极(即，第一P+型结区111)。当着0V的电压被施加到选择栅电极层151时，第一PMOS晶体管PM1导通。正编程位线电压+Vpbl被施加到第一P+型结区111，并且第二P+型结区112是浮置的。由于第三P+型结区113耦接到接地电压端子，所以通过第二P+型结区112和第三P+型结区113之间的电场在第二P+型结区112附近感应出热电子，并且热电子被注入到第二PMOS晶体管PM2的浮置栅电极层152中。当热电子被注入到浮置栅电极层152中时，在第二沟道区132中形成P型反型层，因此第二PMOS晶体管PM2导通。尽管未示出，但是正编程位线电压+Vpbl可以被施加到N+型接触区120。
因此，在用作单元晶体管的第二PMOS晶体管PM2被编程之后，在第二沟道区132中已经形成P型反型层。因此，第二PMOS晶体管PM2保持导通。当用作单元晶体管的第一PMOS晶体管PM1在读取操作期间导通时(即，当在第一沟道区131中形成反型层时)，电流在位线BL和接地电压端子之间流动。
图3是图示根据本公开的实施例的EPROM器件200的示例的示图。参考图3，EPROM器件200可以包括控制器210、单位单元220、切换单元230、电平转换器240、比较单元250以及解码器260。控制器210接收编程命令PC/读取命令RC以及地址信号ADR。当编程命令PC被输入时，编程模式PM信息也被输入。响应于地址信号ADR，可以选择单位单元220以执行编程操作或读取操作。如果编程命令PC或读取命令RC被输入，则控制器210产生选择使能信号SELEN，并且通过选择使能信号线201发送它，以及产生二进制数据信号A和B，并且通过数据输出线203和204发送它们。选择使能信号SELEN被输入到单位单元220，并且二进制数据A和B被输入到解码器260。
单位单元220包括串联设置在位线BL与接地电压端子之间的第一PMOS晶体管PM1和第二PMOS晶体管PM2。如参考图1和图2所述，第一PMOS晶体管PM1构成选择晶体管，而第二PMOS晶体管PM2构成单元晶体管。第一PMOS晶体管PM1的栅极通过选择使能信号线201耦接到控制器210。因此，选择使能信号SELEN可以被施加到第一PMOS晶体管PM1的栅极。第一PMOS晶体管PM1的源极和漏极分别耦接到第二PMOS晶体管PM2的漏极和位线BL。第二PMOS晶体管PM2的栅极是浮置的。第二PMOS晶体管PM2的源极和漏极分别耦接到接地电压端子和第一PMOS晶体管PM1的源极。如果低电平的选择使能信号SELEN被施加到第一PMOS晶体管PM1的栅极，则用作选择晶体管的第一PMOS晶体管PM1导通。用作单元晶体管的第二PMOS晶体管PM2电耦接到位线BL，可以执行针对第二PMOS晶体管PM2的编程操作或读取操作。另一方面，当高电平的选择使能信号SELEN被施加到第一PMOS晶体管PM1的栅极时，第一PMOS晶体管PM1关断。在这种情况下，作为单元晶体管的第二PMOS晶体管PM2与位线BL电断开，并且不执行针对第二PMOS晶体管PM2的编程操作或读取操作。
切换单元230可以包括设置在编程电压供应线202与位线BL之间的第三PMOS晶体管PM3。从电平转换器240输出的输出信号LS_OUT被施加到第三PMOS晶体管PM3的栅极。第三PMOS晶体管PM3的漏极和源极分别耦接到编程电压供应线202和位线BL。根据被施加到第三PMOS晶体管PM3的栅极的电平转换器240的输出信号LS_OUT，进行第三PMOS晶体管PM3的切换操作。
在实施例中，当低电平的输出信号LS_OUT从电平转换器240被施加第三PMOS晶体管PM3的栅极时，第三PMOS晶体管PM3导通。在这种情况下，如果不考虑第三PMOS晶体管PM3的电阻分量，则通过编程电压供应线202供给的编程电源电压VPP被施加到位线BL。在单位单元220的第一PMOS晶体管PM1和切换单元230的第三PMOS晶体管PM3两者都导通的时间段期间，可以执行针对单位单元220的第二PMOS晶体管PM2的编程操作。另一方面，当高电平的输出信号LS_OUT从电平转换器240被施加到第三PMOS晶体管PM3的栅极时，第三PMOS晶体管PM3关断。当切换单元230的第三PMOS晶体管PM3关断时，即使单位单元220的第一PMOS晶体管PM1导通，也不执行针对单位单元220的第二PMOS晶体管PM2的编程操作。
电平转换器240分别通过第一输入端子和第二输入端子接收第一输入信号LS_IN1和第二输入信号LS_IN2。电平转换器240根据第一输入信号LS_IN1和第二输入信号LS_IN2来产生控制切换单元230的第三PMOS晶体管PM3的切换操作的输出信号LS_OUT。第一输入信号LS_IN1是与从解码器260输出的输出信号D0相同的信号。第二输入信号LS_IN2与从比较单元250输出的编程模式输出信号PM_OUT相同。在实施例中，当第一输入信号LS_IN1是高电平信号时，不管第二输入信号LS_IN2如何，电平转换器240产生高电平的输出信号LS_OUT。在这种情况下，切换单元230的第三PMOS晶体管PM3关断。在实施例中，当第一输入信号LS_IN1为低电平信号时，电平转换器240输出与第二输入信号LS_IN2在相同电平的输出信号LS_OUT。换言之，当第二输入信号LS_IN2为低电平信号时，电平转换器240产生低电平的输出信号LS_OUT，而当第二输入信号LS_IN2为高电平信号时，电平转换器240产生高电平的输出信号LS_OUT。
比较单元250可以包括第一比较器251、第二比较器252和第三比较器253。在实施例中，选择性地操作第一比较器至第三比较器251-253。换言之，当编程操作开始时，根据编程模式PM，第一比较器至第三比较器251-253中的一个被使能而其他比较器被禁止。更具体地，第一比较器251由解码器260的输出信号D1来使能或禁止。第二比较器252由解码器260的输出信号D2来使能或禁止。第三比较器253由解码器260的输出信号D3来使能或禁止。为了选择性地使能第一比较器至第三比较器251-253中的一个，解码器260的输出信号D1-D3被设置为使得输出信号D1-D3中仅有一个被使能，而其他输出信号被禁止。
第一比较器251、第二比较器252和第三比较器253的输出端子构成公共输出端子，并且通过公共输出端子输出编程模式输出信号PM_OUT。编程模式输出信号PM_OUT构成输入到电平转换器240的第二输入信号LS_IN2。当电平转换器240的第一输入信号LS-IN1为低电平信号时，可以根据第一比较器至第三比较器251-253的输出信号中的一个来执行切换单元230的第三PMOS晶体管PM3的切换操作。例如，在电平转换器240的第一输入信号LS_IN1为低电平信号的情况下，如果第一比较器251、第二比较器252和第三比较器253中的一个比较器输出低电平的编程模式输出信号PM_OUT，则电平转换器240将低电平的输出信号LS_OUT施加到第三PMOS晶体管PM3的栅极，因此第三PMOS晶体管PM3导通。另一方面，在电平转换器240的第一输入信号LS_IN1为低电平信号的情况下，如果第一比较器251、第二比较器252和第三比较器253中的一个比较器输出高电平的编程模式输出信号PM_OUT，则电平转换器240将高电平的输出信号LS_OUT施加到第三PMOS晶体管PM3的栅极，因此第三PMOS晶体管PM3关断。
第一比较器251接收第一参考电压VREF1和位线电压VBL。第二比较器252接收第二参考电压VREF2和位线电压VBL。第三比较器253接收第三参考电压VREF3和位线电压VBL。位线电压VBL表示在第一节点N1处的电压。第一节点N1表示将构成单位单元220的第一PMOS晶体管PM1的漏极耦接到构成切换单元230的第三PMOS晶体管PM3的源极的点。第一参考电压VREF1具有比编程电源电压VPP小的值。第二参考电压VREF2具有比第一参考电压VREF1小的值。第三参考电压VREF3具有比第二参考电压VREF2小的值。
在实施例中，当第一比较器251响应于高电平的解码器260的输出信号D1而被使能时，第一比较器251开始输出低电平的编程模式输出信号PM_OUT。被使能的第一比较器251将第一参考电压VREF1与位线电压VBL进行比较，以及如果位线电压VBL等于或小于第一参考电压VREF1，则第一比较器251将编程模式输出信号PM_OUT的电平改变为高电平。当第二比较器252响应于高电平的解码器260的输出信号D2而被使能时，第二比较器252开始输出低电平的编程模式输出信号PM_OUT。被使能的第二比较器252将第二参考电压VREF2与位线电压VBL进行比较，以及如果位线电压VBL等于或小于第二参考电压VREF2，则第二比较器252将编程模式输出信号PM_OUT的电平改变为高电平。当第三比较器253响应于高电平的解码器260的输出信号D3而被使能时，第三比较器253开始输出低电平的编程模式输出信号PM_OUT。被使能的第三比较器253将第三参考电压VREF3与位线电压VBL进行比较，以及如果位线电压VBL等于或小于第三参考电压VREF3，则第三比较器253将编程模式输出信号PM_OUT的电平改变为高电平。
解码器260从控制器210接收二进制数据信号A和B，以及产生四个输出信号D0-D3。施加到解码器260的二进制数据信号A和B用作判断是否执行编程操作以及确定编程操作的编程模式的信息。来自解码器260的输出信号D0构成电平转换器240的第一输入信号LS_IN1。解码器260的输出信号D1判断是否要操作第一比较器251。在实施例中，高电平的输出信号D1用作第一比较器251的使能信号，而低电平的输出信号D1用作第一比较器251的禁止信号。解码器260的输出信号D2判断是否要操作第二比较器252。在实施例中，高电平的输出信号D2用作第二比较器252的使能信号，而低电平的输出信号D2用作第二比较器252的禁止信号。解码器260的输出信号D3判断是否要操作第三比较器253。在实施例中，高电平的输出信号D3用作第三比较器253的使能信号，而低电平的输出信号D3用作第三比较器253的禁止信号。
在下文中，将详细描述根据本公开的实施例的根据EPROM器件的编程模式的操作。
图4是图示根据本公开的实施例的与构成EPROM器件的解码器的二进制数据输入一致的编程模式和输出信号的图表。
参考图4和图3，当编程命令PC和编程模式PM被输入到控制器210时，控制器210根据编程模式来输出低电平的选择使能信号SELEN和二进制数据信号A和B。输入到解码器260的二进制数据信号A和B可以根据编程模式PM而包括四种组合。在实施例中，编程模式PM可以是非编程模式PM0、第一编程模式PM1、第二编程模式PM2以及第三编程模式PM3中的一个。当输入到解码器260的二进制数据信号A和B的组合为“00”时，解码器260产生针对非编程模式PM0的输出信号D0-D3。构成电平转换器240的第一输入信号LS_IN1的输出信号D0为高电平信号。剩余的输出信号D1-D3为低电平信号。因此，在非编程模式PM0中，不管第二输入信号LS_IN2具有什么信号电平，电平转换器240都输出高电平信号。高电平的输出信号LS_OUT可以关断第三PMOS晶体管PM3。
当输入到解码器260的二进制数据信号A和B的组合为“01”时，解码器260产生针对第一编程模式PM1的输出信号D0-D3。在这种情况下，解码器260的输出信号D1为高电平信号，而剩余的输出信号D0、D2、D3为低电平信号。当输入到解码器260的二进制数据信号A和B的组合为“10”时，解码器260产生针对第二编程模式PM2的输出信号D0-D3。在这种情况下，解码器260的输出信号D2为高电平信号，而剩余的输出信号D0、D1、D3为低电平信号。当输入到解码器260的二进制数据信号A和B的组合为“11”时，解码器260产生针对第三编程模式PM3的输出信号D0-D3。在这种情况下，解码器260的输出信号D3为高电平信号，而剩余的输出信号D0、D1、D2为低电平信号。
图5是图示根据本公开的实施例的EPROM器件的第一编程模式下的编程操作的示例的时序图。图6是图示根据本公开的实施例的EPROM器件的第一编程模式下的编程操作期间的编程电流和位线电压的变化的曲线图。
参见图3至图5，当读取命令RC被输入到控制器210，或者单位单元220处于未执行编程操作或读取操作的空闲状态时，控制器210将作为与非编程模式PM0相对应的二进制数据信号A和B的组合的数据“00”输入到解码器260。解码器260仅允许在输出信号D0-D3之中构成电平转换器240的第一输入信号LS_IN1的输出信号D0处于高电平High，而剩余的输出信号D1、D2、D3处于低电平Low。当输出信号D1、D2、D3处于低电平Low时，构成比较单元250的第一比较器251、第二比较器252和第三比较器253变成禁止。因此，不产生比较单元250的编程模式输出信号PM_OUT。由于输出信号D0处于高电平High，因此高电平High的第一输入信号LS_IN1被输入到电平转换器240。不管第二输入信号LS_IN2如何，电平转换器240产生高电平信号High作为输出信号LS_OUT。高电平信号High被施加到构成切换单元230的第三PMOS晶体管PM3的栅极。第三PMOS晶体管PM3关断，并且不执行针对单位单元220的编程操作。
在这种状态下，当用于第一编程模式PM1的编程命令PC被输入到控制器210时，控制器210将作为与第一编程模式PM1相对应的二进制数据信号A和B的组合的数据“01”输入到解码器260。解码器260仅允许施加到比较单元250的第一比较器251的输出信号D1处于高电平High，而剩余信号D0、D2、D3处于低电平Low。由于构成电平转换器240的第一输入信号LS_IN1的输出信号D0处于低电平Low，因此由电平转换器240产生的输出信号LS_OUT与第二输入信号LS_IN2处于相同的电平。当输出信号D2和D3两者都处于低电平Low时，构成比较单元250的第二比较器252和第三比较器253两者都被禁止。另一方面，当输出信号D1处于高电平High时，构成比较单元250的第一比较器251被使能。此外，比较单元250的编程模式输出信号PM_OUT包括第一比较器251的输出信号。
由高电平的解码器260的输出信号D1使能的第一比较器251产生低电平信号Low作为编程模式输出信号PM_OUT。低电平信号Low作为第二输入信号LS_IN2被输入到电平转换器240。由于第一输入信号LS_IN1为低电平信号Low，所以电平转换器240输出与第二输入信号LS_IN2相同电平的信号，即，低电平信号Low。低电平信号Low被输入到第三PMOS晶体管PM3的栅极，并且导通第三PMOS晶体管PM3。当第三PMOS晶体管PM3导通时，执行针对用作单位单元220的单元晶体管的第二PMOS晶体管PM2的编程操作。
如图6所示，当执行根据第一编程模式PM1的编程操作时，如参考图2所述，电子被注入到第二PMOS晶体管PM2的浮置栅电极层中，因此编程电流IP开始流动。随着编程操作继续，注入到第二PMOS晶体管PM2的浮置栅电极层中的电子的量逐渐增加。结果，流过单位单元220的编程电流IP逐渐增加。随着编程电流IP增加，电压降的量因第一PMOS晶体管PM1和第二PMOS晶体管PM2的电阻分量而增加，并且第一节点N1的位线电压VBL开始从编程电源电压VPP逐渐减小。在第一时间点T1处，编程电流IP增加到第一编程电流IP1，而位线电压VBL减小到第一参考电压VREF1。在实施例中，当位线电压VBL变为第一参考电压VREF1时，第一编程电流IP1可以被定义为流过单位单元220的编程电流IP。
返回参考图3和图5，第一比较器251将第一参考电压VREF1与位线电压VBL进行比较。作为比较的结果，在位线电压VBL比第一参考电压VREF1大的时间段期间，编程模式输出信号PM_OUT被维持在低电平Low。此外，持续执行针对单位单元220的编程操作。在位线电压VBL达到第一参考电压VREF1的第一时间点T1处，第一比较器251产生变为高电平信号High的编程模式输出信号PM_OUT。高电平信号High作为第二输入信号LS_IN2被输入到电平转换器240。由于第一输入信号LS_IN1为低电平信号Low，所以电平转换器240产生与第二输入信号LS_IN2在相同电平的输出信号LS_OUT，即，高电平信号High。高电平信号High被施加到比较单元230的第三PMOS晶体管PM3的栅极，并且第三PMOS晶体管PM3关断。当第三PMOS晶体管PM3关断时，不再执行针对单位单元220的编程操作。因此，在第一编程模式PM1下被编程的单位单元220变为允许第一编程电流IP1流动的状态。
图7是图示根据本公开的实施例的EPROM器件的第二编程模式下的编程操作的示例的时序图。图8是图示根据本公开的实施例的在EPROM器件的第二编程模式下的编程操作期间的编程电流和位线电压的变化的曲线图。
参考图3、图4和图7，当读取命令RC被输入到控制器210，或者单位单元220处于未执行编程操作或读取操作的空闲状态时，控制器210将作为与非编程模式PM0相对应的二进制数据信号A和B的组合的“00”输入到解码器260。解码器260仅允许在输出信号D0-D3之中构成电平转换器240的第一输入信号LS_IN1的一个输出信号D0处于高电平High，而剩余的输出信号D1、D2、D3处于低电平Low。当输出信号D1、D2、D3处于低电平Low时，构成比较单元250的第一比较器251、第二比较器252和第三比较器253被禁止，因此从比较单元250不产生编程模式输出信号PM_OUT。由于输出信号D0处于高电平High，所以高电平High的第一输入信号LS_IN1被输入到电平转换器240。不管第二输入信号LS_IN2如何，电平转换器240产生高电平信号High作为输出信号LS_OUT。高电平信号High被施加到构成切换单元230的第三PMOS晶体管PM3的栅极。第三PMOS晶体管PM3关断，并且不执行针对单位单元220的编程操作。
在这个状态下，当用于第二编程模式PM2的编程命令PC被输入到控制器210时，控制器210将作为与第二编程模式PM2相对应的二进制数据信号A和B的组合的“10”输入到解码器260。解码器260仅允许在输出信号D0-D3之中被施加到比较单元250的第二比较器252的一个输出信号D2处于高电平High，而剩余的输出信号D0、D1、D3处于低电平Low。由于构成电平转换器240的第一输入信号LS_IN1的输出信号D0处于低电平Low，所以电平转换器240产生与第二输入信号LS_IN2在相同电平的输出信号LS_OUT。由于输出信号D1、D3两者都处于低电平Low，所以构成比较单元250的第一比较器251和第三比较器253被禁止。另一方面，当输出信号D2处于高电平high时，构成比较单元250的第二比较器252被使能。此外，比较单元250的编程模式输出信号PM_OUT包括第二比较器252的输出信号。
响应于高电平的解码器260的输出信号D2，第二比较器252产生低电平信号Low作为编程模式输出信号PM_OUT。低电平信号Low作为第二输入信号LS_IN2被输入到电平转换器240。由于第一输入信号LS_IN1处于低电平Low，所以电平转换器240输出与第二输入信号LS_IN2在相同电平的信号，即，低电平信号Low。低电平信号Low被施加到第三PMOS晶体管PM3的栅极，并且导通第三PMOS晶体管PM3。当第三PMOS晶体管PM3导通时，执行针对用作单位单元220的单元晶体管的第二PMOS晶体管PM2的编程操作。
如图8所示，当执行根据第二编程模式PM2的编程操作时，如参考图2所述，电子被注入到第二PMOS晶体管PM2的浮置栅电极层中，因此编程电流IP开始流动。随着编程操作继续，注入到第二PMOS晶体管PM2的浮置栅电极层中的电子的量逐渐增加。结果，流过单位单元220的编程电流IP逐渐增加。随着流过单位单元220的编程电流IP增加，电压降的量因第一PMOS晶体管PM1和第二PMOS晶体管PM2的电阻分量而增加，并且第一节点N1的位线电压VBL开始从编程电源电压VPP逐渐减小。在第二时间点T2，编程电流IP增加到第二编程电流IP2，并且位线电压VBL减小到第二参考电压VREF2。在实施例中，当位线电压VBL变为第二参考电压VREF2时，第二编程电流IP2可以被定义为流过单位单元220的编程电流IP。第二参考电压VREF2具有比第一参考电压VREF1小的值，因此第二编程电流IP2具有比第一编程电流IP1大的值。
返回参考图3和图7，第二比较器252将第二参考电压VREF2与位线电压VBL进行比较。作为比较的结果，在位线电压VBL比第二参考电压VREF2大的时间段期间，编程模式输出信号PM_OUT被维持在低电平Low。此外，持续执行针对单位单元220的编程操作。当位线电压VBL达到第二参考电压VREF2的第二时间点T2，第二比较器252产生变为高电平信号High的编程模式输出信号PM_OUT。高电平信号High作为第二输入信号LS_IN2被输入到电平转换器240。由于第一输入信号LS_IN1为低电平信号Low，所以电平转换器240产生与第二输入信号LS_IN2在相同电平的输出信号LS_OUT，即，高电平信号High。高电平信号High被施加到切换单元230的第三PMOS晶体管PM3的栅极，并且第三PMOS晶体管PM3关断。当第三PMOS晶体管PM3关断时，不再执行针对单位单元220的编程操作。因此，在第二编程模式PM2下被编程的单位单元220变为允许第二编程电流IP2流动的状态。
图9是图示根据本公开的实施例的在EPROM器件的第三编程模式下的编程操作的示例的时序图；图10是图示根据本公开的实施例的在EPROM器件的第三编程模式下的编程操作期间的编程电流和位线电压的变化的曲线图。
首先参考图3、图4和图9，当读取命令RC被输入到控制器210，或者单位单元220处于未执行编程操作或读取操作的空闲状态时，控制器210将作为与非编程模式PM0相对应的二进制数据信号A和B的组合的“00”输入到解码器260。解码器260仅允许在输出信号D0-D3之中构成电平转换器240的第一输入信号LS_IN1的一个输出信号D0处于高电平High，而剩余的输出信号D1、D2、D3处于低电平Low。当输出信号D1、D2、D3处于低电平Low时，构成比较单元250的第一比较器251、第二比较器252和第三比较器253被禁止。因此，从比较单元250不产生编程模式输出信号PM_OUT。由于输出信号D0处于高电平High，所以高电平的第一输入信号LS_IN1被输入到电平转换器240。不管第二输入信号LS_IN2如何，电平转换器240产生高电平信号High作为输出信号LS_OUT。高电平信号High被施加到构成切换单元230的第三PMOS晶体管PM3的栅极。第三PMOS晶体管PM3关断，并且不执行针对单位单元220的编程操作。
在这个状态下，当用于第三编程模式PM3的编程命令PC被输入控制器210时，控制器210将作为与第三编程模式PM3相对应的二进制数据信号A和B的组合的“11”输入到解码器260。解码器260仅允许在输出信号D0-D3之中施加到比较单元250的第三比较器253的一个输出信号D3处于高电平High，而剩余的输出信号D0、D1、D2处于低电平Low。由于构成电平转换器240的第一输入信号LS_IN1的输出信号D0处于低电平Low，所以电平转换器240产生与第二输入信号LS_IN2在相同电平的输出信号LS_OUT。由于输出信号D1、D2两者都处于低电平Low，所以构成比较单元250的第一比较器251和第二比较器252被禁止。另一方面，当输出信号D3处于高电平High时，构成比较单元250的第三比较器253被使能。此外，比较单元250的编程模式输出信号PM_OUT包括第三比较器253的输出信号。
响应于高电平的解码器260的输出信号D3，第三比较器253产生低电平信号Low作为编程模式输出信号PM_OUT。低电平信号Low作为第二输入信号LS_IN2被输入到电平转换器240。由于第一输入信号LS_IN1为低电平信号Low，所以电平转换器240输出与第二输入信号LS_IN2在相同电平的信号，即，低电平信号Low。低电平信号Low被施加到第三PMOS晶体管PM3的栅极，并且导通第三PMOS晶体管PM3。当第三PMOS晶体管导通时，执行针对作为单位单元220的单元晶体管的第二PMOS晶体管PM2的编程操作。
如图10所示，当执行根据第三编程模式PM3的编程操作时，如参考图2所述，电子被注入到第二PMOS晶体管PM2的浮置栅电极层中，因此编程电流IP开始流动。随着编程操作继续，注入到第二PMOS晶体管PM2的浮置栅电极层中的电子的量逐渐增加。结果，流过单位单元220的编程电流IP逐渐增加。随着流过单位单元220的编程电流IP增加，电压降的量因第一PMOS晶体管PM1和第二PMOS晶体管PM2的电阻分量而增加，并且第一节点N1的位线电压VBL开始从编程电源电压VPP逐渐减小。在第三时间点T3处，编程电流IP增加到第三编程电流IP3，并且位线电压VBL减小到第三参考电压VREF3。在实施例中，当位线电压VBL达到第三参考电压VREF3时，第三编程电流IP3可以被定义为流过单位单元220的编程电流IP。第三参考电压VREF3具有比第二参考电压VREF2小的值，因此第三编程电流IP3具有比第二编程电流IP2大的值。
返回参考图9与图3，第三比较器253将第三参考电压VREF3与位线电压VBL进行比较。作为比较的结果，在位线电压VBL比第三参考电压VREF3大的时间段期间，编程模式输出信号PM_OUT被维持在低电平Low。此外，持续执行针对单位单元220的编程操作。在第三时间点T3处，当位线电压VBL达到第三参考电压VREF3时，第二比较器252产生变为高电平信号High的编程模式输出信号PM_OUT。高电平信号High作为第二输入信号LS_IN2被输入到电平转换器240。由于第一输入信号LS_IN1为低电平信号Low，所以电平转换器240产生与第二输入信号LS_IN2在相同电平的输出信号LS_OUT，即，高电平信号High。高电平信号High被施加到切换单元230的第三PMOS晶体管PM3的栅极，并且第三PMOS晶体管PM3关断。当第三PMOS晶体管PM3关断时，不再执行针对单位单元220的编程操作。因此，在第三编程模式PM3下被编程的单位单元220变为允许第三编程电流IP3流动的状态。
图11是图示在根据每个编程模式来编程的EPROM器件的单位单元的数量与编程电流之间的关系的曲线图。
参考图11，流过被编程的单位单元的编程电流IP根据编程模式而变化。与第一编程电流IP1及其相邻编程电流值相对应的编程电流IP可以流过在第一编程模式PM1下被编程的第一单位单元220P1。与比第一编程电流IP1大的第二编程电流IP2及其相邻编程电流值相对应的编程电流IP可以流过在第二编程模式PM2下被编程的第二单位单元220P2。与比第二编程电流IP2大的第三编程电流IP3及其相邻编程电流值相对应的编程电流IP可以流过在第三编程模式PM3下被编程的第三单位单元220P3。由于编程电流IP不流经未被编程的单位单元(即，在初始状态下的单位单元)，所以可以基于编程电流IP的存在来判断单位单元是在编程状态还是在初始状态。此外，可以根据编程电流IP的量来判断以哪个编程模式来编程单位单元。
图12是图示根据本公开的实施例的根据每个编程模式的EPROM器件的位线电压的单位单元的分布的曲线图。
参考图12，如果单位单元220I处于初始状态，则由于编程电流IP不流过单位单元220I，所以单位单元为开路，并且位线电压VBL具有编程电源电压VPP的值。如果单位单元220P1在第一编程模式PM1中被编程，则位线电压VBL具有与第一参考电压VREF1及其相邻值相对应的值。如果单位单元220P2在第二编程模式PM2中被编程，则位线电压VBL具有与比第一参考电压VREF1小的第二参考电压VREF2及其相邻值相对应的值。如果单位单元220P3在第三编程模式PM3中被编程，则位线电压VBL具有与比第二参考电压VREF2小的第三参考电压VREF3及其相邻值相对应的值。
图13是图示根据本公开的实施例的EPROM器件300的示例的电路图。
参考图13，根据实施例的EPROM器件300可以包括控制器310、单位单元320、切换单元330、比较器340以及多路复用器350。控制器310从外部设备(例如，主机)接收编程命令PC和/或读取命令RC。当编程命令PC被输入时，关于编程模式PM的信息也被输入到控制器310。当编程命令PC或读取命令RC被输入时，控制器310产生选择使能信号SELEN并且通过选择使能信号线301发送它，通过选择线303和304产生二进制数据信号A和B以及通过比较器使能信号线305产生比较器使能信号COMEN。选择使能信号SELEN被输入到单位单元320。二进制数据信号A和B被输入到多路复用器350。比较器使能信号COMEN被输入到比较器340。
单位单元320包括串联设置在位线BL与接地电压端子之间的第一PMOS晶体管PM1和第二PMOS晶体管PM2。如参考图1和图2所述，第一PMOS晶体管PM1构成选择晶体管，而第二PMOS晶体管PM2构成单元晶体管。第一PMOS晶体管PM1的栅极通过选择使能信号线301耦接到控制器310。因此，选择使能信号SELEN可以被施加到第一PMOS晶体管PM1的栅极。第一PMOS晶体管PM1的源极和漏极分别耦接到第二PMOS晶体管PM2的漏极和位线BL。第二PMOS晶体管PM2的栅极是电浮置的。第二PMOS晶体管PM 2的源极和漏极分别耦接到接地电压端子和第一PMOS晶体管PM1的源极。
当低电平的选择使能信号SELEN被施加到用作选择晶体管的第一PMOS晶体管PM1的栅极时，第一PMOS晶体管PM1导通。用作单元晶体管的第二PMOS晶体管PM2电连接到位线BL，并且可以执行针对第二PMOS晶体管PM2的编程操作或读取操作。另一方面，当高电平的选择使能信号SELEN被施加到第一PMOS晶体管PM1的栅极时，第一PMOS晶体管PM1关断。在这种情况下，用作单元晶体管的第二PMOS晶体管PM2与位线BL电断开，并且对第二PMOS晶体管PM2既不执行编程操作也不执行读取操作。
切换单元330可以包括设置在编程电压供应线302与位线BL之间的第三PMOS晶体管PM3。比较器340的输出信号COM_OUT被施加到第三PMOS晶体管PM3的栅极。第三PMOS晶体管PM3的源极和漏极分别耦接到编程电压供应线302和位线BL。根据施加到第三PMOS晶体管PM3的栅极的比较器340的输出信号COM_OUT，来执行第三PMOS晶体管PM3的切换操作。
在实施例中，当低电平的输出信号COM_OUT从比较器340被施加到第三PMOS晶体管PM3的栅极时，第三PMOS晶体管PM3导通。在这种情况下，如果不考虑第三PMOS晶体管PM3的电阻分量，则通过编程电压供应线302供给的编程电源电压VPP被施加到位线BL。在单位单元320的第一PMOS晶体管PM1和切换单元330的第三PMOS晶体管PM3两者都导通的时间段期间，可以执行针对单位单元320的第二PMOS晶体管PM2的编程操作。另一方面，如果从比较器340输出的高电平的输出信号COM_OUT被施加到第三PMOS晶体管PM3的栅极，则第三PMOS晶体管PM3关断。如果切换单元330的第三PMOS晶体管PM3关断，则即使单位单元320的第一PMOS晶体管PM1导通，也不执行针对第二PMOS晶体管PM2的编程操作。
比较器340通过从控制器310输出的比较器使能信号COMEN来使能，并且分别通过第一输入端子和第二输入端子接收多路复用器350的输出信号MUX_OUT和位线电压VBL。此外，比较器340基于比较器使能信号COMEN的信号电平、多路复用器350的输出信号MUX_OUT的值以及位线电压VBL的值，来产生控制切换单元330的第三PMOS晶体管PM3的切换操作的输出信号COM_OUT。位线电压VBL表示第一节点N1的电压。第一节点N1表示将构成单位单元320的第一PMOS晶体管PM1的漏极耦接到构成切换单元330的第三PMOS晶体管PM3的源极的点。在实施例中，当高电平的比较器使能信号COMEN被施加到比较器340时，比较器340被使能并且产生低电平的比较器输出信号COM_OUT。另一方面，当低电平的比较器使能信号COMEN被施加到比较器340时，比较器340被禁止。在实施例中，当比较器340被禁止时，比较器340可以产生高电平的比较器输出信号COM_OUT。在比较器340被使能的状态下，比较器340将多路复用器350的输出信号MUX_OUT与位线电压VBL进行比较，以及如果位线电压VBL变得等于或小于多路复用器的输出信号MUX_OUT 350，则比较器340将比较器输出信号COM_OUT改变为高电平信号。
多路复用器350使用通过两条选择线303和304输入的二进制数据信号A和B来输出从第一参考电压VREF1、第二参考电压VREF2和第三参考电压VREF3中选中的一个。第一参考电压VREF1具有比编程电源电压VPP小并且比第二参考电压VREF2大的值。第二参考电压VREF2具有比第三参考电压VREF3大的值。被施加到多路复用器350的二进制数据信号A和B用作在执行编程操作时确定编程模式的信息。例如，在以第一编程模式执行编程操作的情况下，通过二进制数据信号A和B从多路复用器350输出第一参考电压VREF1。在以第二编程模式执行编程操作的情况下，通过二进制数据信号A和B从多路复用器350输出第二参考电压VREF2。此外，在以第三编程模式执行编程操作的情况下，通过二进制数据信号A和B从多路复用器350输出第三参考电压VREF3。
图14是图示根据本公开的实施例的EPROM器件的第一编程模式下的编程操作的示例的时序图。
参考图13和图14，在未执行编程操作或读取操作的空闲状态的情况下，控制器310通过将高电平信号High作为选择使能信号SELEN施加到第一PMOS晶体管PM1的栅极来关断第一PMOS晶体管PM1。此外，控制器310通过将低电平信号Low作为比较器使能信号COMEN施加到比较器340来禁止比较器340。当比较器340被禁止时，可以产生高电平信号High作为比较器输出信号COM_OUT，并且第三PMOS晶体管PM3关断。控制器310将作为与非编程模式PM0相对应的二进制数据信号A和B的组合的“00”输入到多路复用器350。当作为二进制数据信号A和B的组合的选择数据“00”被输入到多路复用器350时，多路复用器350不产生多路复用器输出信号MUX_OUT。因此，比较器输出信号COM_OUT被维持在高电平High。当用作单位单元320的选择晶体管的第一PMOS晶体管PM1关断并且切换单元330的第三PMOS晶体管PM3关断时，不执行针对用作单位单元320的单元晶体管的第二PMOS晶体管PM2的编程操作。
在这个状态下，当用于第一编程模式PM1的编程命令PC被输入到控制器310时，控制器310产生低电平信号Low作为选择使能信号SELEN、以及高电平信号High作为比较器使能信号COMEN。低电平信号Low作为选择使能信号SELEN被施加到第一PMOS晶体管PM1的栅极，以允许第一PMOS晶体管PM1导通。高电平的比较器使能信号COMEN使能比较器340。被使能的比较器340将低电平信号Low输出为比较器输出信号COM_OUT。低电平信号Low导通第三PMOS晶体管PM3。这样，当第一PMOS晶体管PM1和第三PMOS晶体管PM3两者都导通时，开始执行第二PMOS晶体管PM2的编程操作。
控制器310将作为与第一编程模式PM1相对应的二进制数据信号A和B的组合的选择数据“00”输入到多路复用器350。数据信号“0”表示低电平信号Low，而数据信号“1”表示高电平信号High。多路复用器350响应于为二进制数据信号A和B的组合的选择数据“01”，来将第一参考电压至第三参考电压VREF1、VREF2和VREF3中的第一参考电压VRE1输出为比较器输出信号COM_OUT。第一参考电压VREF1和位线电压VBL被输入到比较器340。比较器340将第一参考电压VREF1与位线电压VBL进行比较，因此在位线电压VBL比第一参考电压VREF1大的时间段期间，比较器输出信号COM_OUT被维持在低电平。在比较器输出信号COM_OUT被维持在低电平的时间段期间，持续执行根据第一编程模式PM1的编程操作。
如参考图11所述，随着根据第一编程模式PM1的编程操作继续，流过单位单元320的编程电流IP的量增加，因此第一节点N1的位线电压VBL从编程电源电压VPP逐渐减小。当编程时间达到位线电压VBL降低到第一参考电压VREF1的第一时间点T1时，比较器340产生变为高电平信号High的比较器输出信号COM_OUT。高电平信号High被施加到切换单元330的第三PMOS晶体管PM3的栅极，并且第三PMOS晶体管PM3关断。当第三PMOS晶体管PM3关断时，不再执行针对单位单元320的编程操作。因此，与在第一编程模式PM1下被编程的单位单元320相对应的位线电压VBL是与第一参考电压VREF1或其相邻值相同的电压。
图15是图示根据本公开的实施例的EPROM器件的第二编程模式下的编程操作的示例的时序图。
参考图13和图15，在非编程模式PM0不执行编程操作的状态下，当用于第二编程模式PM2的编程命令PC被输入到控制器310时，控制器310产生低电平信号Low作为选择使能信号SELEN以及高电平信号High作为比较器使能信号COMEN。低电平的选择使能信号SELEN被施加到第一PMOS晶体管PM1的栅极并且导通第一PMOS晶体管PM1。高电平的比较器使能信号COMEN使能比较器340。被使能的比较器340将低电平信号Low输出为比较器输出信号COM_OUT。低电平信号Low导通第三PMOS晶体管PM3。照此，当第一PMOS晶体管PM1和第三PMOS晶体管PM3两者都导通时，开始执行针对第二PMOS晶体管PM2的编程操作。
控制器310将作为与第二编程模式PM2相对应的二进制数据信号A和B的组合的选择数据“10”输入到多路复用器350。多路复用器350响应于作为二进制数据信号A和B的组合的选择数据“10”，将第一参考电压至第三参考电压VREF1、VREF2和VREF3之中的第二参考电压VRE2输出为比较器输出信号COM_OUT。第二参考电压VREF2和位线电压VBL被输入到比较器340。比较器340将第二参考电压VREF2与位线电压VBL进行比较，因此在位线电压VBL比第二参考电压VREF2大的时间段期间，比较器输出信号COM_OUT被维持在低电平。在比较器输出信号COM_OUT被维持在低电平Low的时间段期间，持续执行根据第二编程模式PM2的编程操作。
如参考图11所述，随着根据第二编程模式PM2的编程操作继续，流过单位单元320的编程电流IP的量逐渐增加，因此第一节点N1的位线电压VBL从编程电源电压VPP逐渐减小。当编程时间达到位线电压VBL减小到第二参考电压VREF2的第二时间点T2时，比较器340产生变为高电平信号High的比较器输出信号COM_OUT。高电平信号High被施加到切换单元330的第三PMOS晶体管PM3的栅极，并且第三PMOS晶体管PM3关断。当第三PMOS晶体管PM3关断时，不再执行单位单元320的编程操作。因此，与在第二编程模式PM2下被编程的单位单元320相对应的位线电压VBL是与第二参考电压VREF2或其相邻值相同的电压。
图16是图示根据本发明的实施例的EPROM器件的第三编程模式下的编程操作的示例的时序图。
参考图13和图16，在不执行根据非编程模式PM0的编程操作的状态下，当用于第三编程模式PM3的编程命令PC被输入到控制器310时，控制器310产生低电平信号Low作为选择使能信号SELEN以及高电平信号High作为比较器使能信号COMEN。低电平的选择使能信号SELEN被施加到第一PMOS晶体管PM1的栅极并且导通第一PMOS晶体管PM1。高电平的比较器使能信号COMEN使能比较器340。被使能的比较器340将低电平信号Low输出为比较器输出信号COM_OUT。低电平信号Low导通第三PMOS晶体管PM3。如此，当第一PMOS晶体管PM1和第三PMOS晶体管PM3两者都导通时，开始执行针对第二PMOS晶体管PM2的编程操作。
控制器310将作为与第三编程模式PM3相对应的二进制数据信号A和B的组合的选择数据“11”输入到多路复用器350。多路复用器350响应于作为二进制数据信号A和2的组合的选择数据“11”，将第一参考电压至第三参考电压VREF1、VREF2和VREF3之中的第三参考电压VRE3输出为比较器输出信号COM_OUT。第三参考电压VREF3和位线电压VBL被输入到比较器340。比较器340将第三参考电压VREF3与位线电压VBL进行比较，因此在位线电压VBL比第三参考电压VREF3大的时间段期间，比较器输出信号COM_OUT被维持在低电平。在比较器输出信号COM_OUT被维持在低电平Low的时间段期间，持续执行根据第三编程模式PM3的编程操作。
如参考图11所述，随着根据第三编程模式PM3的编程操作继续，流过单位单元320的编程电流IP的量逐渐增加，因此第一节点N1的位线电压VBL从编程电源电压VPP逐渐减少。当编程时间达到位线电压VBL降低到第三参考电压VREF3的第三时间点T3时，比较器340产生变为高电平信号High的比较器输出信号COM_OUT。高电平信号High被施加到切换单元330的第三PMOS晶体管PM3的栅极，并且第三PMOS晶体管PM3关断。当第三PMOS晶体管PM3关断时，不再执行针对单位单元320的编程操作。因此，与在第三编程模式PM3下被编程的单位单元320相对应的位线电压VBL是与第三参考电压VREF3或其相邻值相同的电压。
在根据实施例的EPROM器件中，在根据编程模式来编程的单位单元的分布与编程电流之间的关系与图11所示的曲线图相同。此外，在根据编程模式来编程的单位单元的分布与位线电压之间的关系与图12所示的曲线图相同。因此，在第一编程模式PM1下编程的第一单位单元的情况下，具有与第一编程电流IP1及其相邻值相对应的值的编程电流IP可以流过第一单位单元。与比第一编程电流IP1大的第二编程电流IP2及其相邻值相对应的编程电流IP可以流过在第二编程模式PM2下编程的第二单位单元。与比第二编程电流IP2大的第三编程电流IP3及其相邻值相对应的编程电流IP可以流过在第三编程模式PM3下编程的第三单位单元。类似地，在第一编程模式PM1下编程的第一单位单元的情况下，位线电压VBL具有与第一参考电压VREF1及其相邻值相对应的值。在第二编程模式PM2下编程的第二单位单元的情况下，位线电压VBL具有与比第一参考电压VREF1小的第二参考电压VREF2及其相邻值相对应的值。在第三编程模式PM3下编程的第三单位单元的情况下，位线电压VBL具有与比第二参考电压VREF2小的第三参考电压VREF3及其相邻值相对应的值。
图17是图示根据本公开的实施例的EPROM器件400的示例的电路图。图18是图示根据本公开的实施例的EPROM器件的位线选择单元440的示例的电路图。在图17中，与图3中使用的那些相同的附图标记或标志符表示相同的元件，并且将省略或简化任何重复的详细描述。
首先参考图17，根据实施例的EPROM装置400包括控制器210、单元阵列420、多个切换单元230-1、……、230-n、多个或门430-1、……、430-n、电平转换器240、比较单元250、解码器260以及位线电压选择单元440。
单元阵列420包括多个单位单元220-11、……、220-1n、……、220-m1、……、220-mn。单位单元220-11、……、220-1n、……、220-m1、……、220-mn的每个被设置在多个位线BL1、……、BLn和多个选择使能线201-1、……、201-m彼此相交的交叉点。因此，单元阵列420可以具有m×n的矩阵类型。位线BL1、……、BLn中的每个构成单元阵列420的列，而选择使能线201-1、……、201-m中的每个构成单元阵列420的行。第一选择使能线201-1共同耦接到设置在第一行中的单位单元220-11、……、220-1n。第m选择使能线201-m共同耦接到设置在第m行中的单位单元220-m1、……、220-mn。第一位线BL1共同耦接到设置在第一列中的单位单元220-11、……、220-m1。第n位线BLn共同耦接到设置在第n列的单位单元220-1n、……、220-mn。
单位单元220-11、……、220-1n、……、220-m1、……、220-mn中的每个可以具有与参考图1和2所述的结构相同的结构。第一行和第一列的单位单元220-11包括串联设置在第一位线BL1与接地电压端子之间的第一PMOS晶体管PM1-11和第二PMOS晶体管PM2-11。第一PMOS晶体管PM1-11和第二PMOS晶体管PM2-11分别构成单位单元220-11的选择晶体管和单元晶体管。第一行和第n列的单位单元220-1n包括串联设置在第n位线BLn与接地电压端子之间的第一PMOS晶体管PM1-1n和第二PMOS晶体管PM2-1n。第一PMOS晶体管PM1-1n和第二PMOS晶体管PM2-1n分别构成单位单元220-1n的选择晶体管和单元晶体管。第m行和第一列的单位单元220-m1包括串联设置在第一位线BL1与接地电压端子之间的第一PMOS晶体管PM1-m1和第二PMOS晶体管PM2-m1。第一PMOS晶体管PM1-m1和第二PMOS晶体管PM2-m1分别构成单位单元220-m1的选择晶体管和单元晶体管。第m行和第n列的单位单元220-mn包括串联设置在第n位线BLn与接地电压端子之间的第一PMOS晶体管PM1-mn和第二PMOS晶体管PM2-mn。第一PMOS晶体管PM1-mn和第二PMOS晶体管PM2-mn分别构成单位单元220-mn的选择晶体管和单元晶体管。
第一行的单位单元220-11、……、220-1n的第一PMOS晶体管PM1-11、……、PM1-1n的栅极共同耦接到第一选择使能线201-1。第m行的单位单元220-m1、……、220-mn的第一PMOS晶体管PM1-m1、……、PM1-mn的栅极共同耦接到第m选择使能线201-m。第一列的单位单元220-11、……、220-m1的第二PMOS晶体管PM2-11、……、PM2-m1的源极共同耦接到第一位线BL1。第n列的单位单元220-1n、……、220-mn的第二PMOS晶体管PM2-1n、……、PM2-mn的源极共同耦接到第n位线BLn。
多个切换单元230-1、……、230-n中的每个设置在编程电压供应线202与每个位线之间。第一位线BL1通过第一节点VN1耦接到编程电压供应线202。第一切换单元230-1设置在第一节点VN1与第一位线BL1之间。如参考图3所述，第一切换单元230-1可以包括第一个第三PMOS晶体管PM3-1。第一个第三PMOS晶体管PM3-1的源极和漏极耦接到第一节点VN1和第一位线BL1。类似地，第n位线BLn通过第n节点VNn耦接到编程电压供应线202。第n切换单元230-n设置在第n节点VNn与第n位线BLn之间。如参考图3所述，第n切换单元230-n可以包括第n个第三PMOS晶体管PM3-n。第n个第三PMOS晶体管PM3-n的源极和漏极耦接到第n节点VNn和第n位线BLn。
多个或门430-1、……、430-n分别耦接到第三PMOS晶体管PM3-1、……、PM3-n的栅极。更具体地，第一个第三PMOS晶体管PM3-1的栅极耦接到第一或门430-1的输出线。类似地，第n个第三PMOS晶体管PM3-n的栅极耦接到第n或门430-n的输出线。第一或门430-1的输入端子分别耦接到与控制器210耦接的第一位线选择信号线401-1和电平转换器240的输出线。第n或门401-n的输入端子分别耦接到与控制器210耦接的第n位线选择信号线401-n和电平转换器240的输出线。电平转换器240的输出线共同耦接到来自第一或门430-1至第n或门430-n的或门的输入端子。
位线选择单元440设置在多个位线BL1、……、BLn与比较单元250之间。如图18所示，位线选择单元440可以包括多个切换器件440-1、440-2、……、440-n。多个切换器件440-1、440-2、……、440-n中的每个可以包括PMOS晶体管。第一切换器件440-1的源极耦接到第一位线BL1。第二切换器件440-2的源极耦接到第二位线BL2。类似地，第n切换器件440-n的源极耦接到第n位线BLn。每个切换器件440-1、440-2、……、440-n的漏极耦接到公共输出线442。第一切换器件440-1的栅极耦接到第一位线选择信号线401-1。第二切换器件440-2的栅极耦接到第二位线选择信号线401-2。类似地，第n切换器件440-n的栅极耦接到第n位线选择信号线401-n。
位线电压选择单元440选择性地输出从多个位线BL1、BL2、……、BLn中选中的一个位线的位线电压VBL。可以通过从多个位线选择信号线401-1、……、401-n输入的位线选择信号BLS1、BLS2、……、BLSn来选择位线。例如，当第一位线BL1被选中时，第一位线选择信号BLS1变为低电平信号，而其他位线选择信号变为高电平信号。在这种情况下，仅第一切换器件440-1导通，而剩余的切换器件440-2、……、440-n关断。因此，位线选择单元440选择性地输出第一位线BL1的位线电压VBL。
在根据实施例的EPROM器件400中，为了执行编程操作或读取操作，需要从构成单元阵列420的单位单元220-11、……、220-1n、……、220-m1、……、220-mn之中选择单位单元(以下，被称为“选中单位单元”)作为编程目标单元或读取目标单元。为此，需要选择耦接到选中单位单元的行和列。可以通过从控制器210产生的选择使能信号SELEN1、……、SELENm来选择包括选中单位单元的行。例如，当设置在第一列和第一列的单位单元220-11(以下，被称为“选中单位单元”)被计划编程时，为了选择其中包括选中单位单元220-11的第一行，控制器210产生低电平信号作为第一选择使能信号SELEN1，以及产生高电平信号作为剩余的选择使能信号。在这种情况下，第一行的单位单元220-11、……、220-1n的第一PMOS晶体管PM1-11、……、PM1-1n导通，而剩余行的单位单元的每个的第一PMOS晶体管关断。
为了选择其中包括选中单位单元220-11的第一列，控制器210产生低电平信号并通过第一位线选择信号线401-1发送该低电平信号，以及产生高电平信号并且通过剩余的位线选择信号线……、401-n发送这些高电平信号。当通过第一位线选择信号线401-1输入低电平信号时，第一或门430-1输出与电平转换器240的输出信号在相同电平的输出信号。结果，当电平转换器240的输出信号处于高电平时，第一个第三PMOS晶体管PM3-1关断，而当电平转换器240的输出信号处于低电平时，第一个第三PMOS晶体管PM3-1导通。此外，当通过第一位线选择信号线401-1输入低电平信号时，位线电压选择单元440将第一位线BL1的位线电压VBL1传送到比较单元250。因此，在这种情况下，可以对单元阵列420的选中单位单元220-11执行与图3的单位单元220的编程操作相同的操作。另一方面，当通过位线选择信号线输入高电平信号时，不管电平转换器240的输出信号的电平如何，剩余的或门430-2(未示出)、……、430-n的每个输出高电平信号。因此，剩余的第三PMOS晶体管PM3-2(未示出)、……、PM3-n的每个保留关断。
图19是图示根据本公开的实施例的EPROM器件的示例的电路图。在图19中，与图13中使用的那些相同的附图标记或标志符表示相同的元件，并且将省略或简化任何重复的详细描述。
参考图19，根据实施例的EPROM器件500可以包括控制器310、单元阵列520、多个切换单元330-1、……、330-n、多个或门530-1、……、530-n、比较器340、多路复用器350和位线电压选择单元540。单元阵列520包括多个单位单元320-11、……、320-1n、320-m1、……、320-mn。单元阵列520的配置与参考图17所述的单元阵列420的配置相同。第一行的单位单元320-11、……、320-1n的第一PMOS晶体管PM1-11、……、PM1-1n的栅极共同耦接到第一选择使能线301-1。第m行的单位单元320-m1、……、320-mn的第一PMOS晶体管PM1-m1、……、PM1-mn的栅极共同耦接到第m选择使能线301-m。第一列的单位单元320-11、……、320-m1的第二PMOS晶体管PM1-11、……、PM1-m1的源极共同耦接到第一位线BL1。第n列的单位单元320-1n、……、320-mn的第二PMOS晶体管PM2-1n、……、PM2-mn的源极共同耦接到第n位线BLn。
多个切换单元330-1、……、330-n中的每个设置在编程电压供应线302与位线BL1、……、BLn中的每个之间。第一位线BL1通过第一节点VN1耦接到编程电压供应线302。第一切换单元330-1设置在第一节点VN1与第一位线BL1之间。如参考图13所述，第一切换单元330-1可以包括第一个第三PMOS晶体管PM3-1。第一个第三PMOS晶体管PM3-1的源极和漏极分别耦接到第一节点VN1和第一位线BL1。类似地，第n位线BLn通过第n节点VNn耦接到编程电压提供线302。第n切换单元330-n设置在第n节点VNn与第n位线BLn之间。如参考图13所述，第n切换单元330-n可以包括第n个第三PMOS晶体管PM3-n。第n个第三PMOS晶体管PM3-n的源极和漏极分别耦接到第n节点VNn和第n位线BLn。
多个或门530-1、……、530-n中的每个耦接到第三PMOS晶体管PM3-1、……、PM3-n的每个的栅极。更具体地，第一个第三PMOS晶体管PM3-1的栅极耦接到第一或门530-1的输出线。类似地，第n个第三PMOS晶体管PM3-n的栅极耦接到第n或门530-n的输出线。第一或门530-1的输入端子分别耦接到与控制器310耦接的第一位线选择信号线501-1和比较器340的输出线。第n或门530-n的输入端子分别耦接到与控制器310耦接的第n位线选择信号线501-n和比较器340的输出线。比较器340的输出线共同耦接到或门(例如，第一或门530-1至第n或门530-n)的输入端子。
位线选择单元540设置在多个位线BL1、……、BLn与比较器340之间。位线电压选择单元540的配置与参考图18所述的配置相同。因此，位线选择单元540选择地输出从多个位线BL1、BL2、……、BLn中选中位线的位线电压VBL。可以基于从多个位线选择信号线501-1、……、501-n输入的位线选择信号BLS1、BLS2、……、BLSn来选择位线。
在根据实施例的EPROM器件500中，为了执行编程操作或读取操作，需要从构成单元阵列520的单位单元320-11、……、320-1n、……、320-m1、……、320-mn中选择单位单元(以下，被称为“选中单位单元”)作为编程目标单元或读取目标单元。为此，需要选择耦接到选中单位单元的行和列。可以通过从控制器310产生的选择使能信号SELEN1、……、SELENm来选择包括选中单位单元的行。例如，当设置在第一行和第一列中的单位单元320-11(以下，被称为“选中单位单元”)被计划编程时，为了选择其中包括选中单位单元320-11的第一行的目的，控制器310产生低电平信号作为第一选择使能信号SELEN1，并且产生高电平信号作为剩余的选择使能信号。在这种情况下，第一行的单位单元320-11、……、320-1n的第一PMOS晶体管PM1-11、……、PM1-1n导通，而剩余行的单位单元的每个的第一PMOS晶体管关断。
为了选择其中包括选中单位单元320-11的第一列，控制器310通过第一位线选择信号线501-1产生低电平信号作为第一位线选择信号BLS1，并且通过剩余的位线选择信号线501-2、……、501-n产生高电平信号。当通过第一位线选择信号线501-1输入低电平信号时，第一或门530-1输出与比较器340的输出信号在相同电平的输出信号。结果，当比较器340的输出信号为高电平信号时，第一个第三PMOS晶体管PM3-1关断，而当比较器340为低电平信号时，第一个第三PMOS晶体管PM3-1导通。此外，当通过第一位线选择信号线501-1输入低电平信号时，位线电压选择单元540将第一位线BL1的位线电压VBL输入到比较器340。在这种情况下，可以对单元阵列520的选中单位单元320-11执行与图13的单位单元320编程操作相同的操作。另一方面，当通过位线选择信号线输入高电平信号时，不管比较器340的输出信号电平如何，剩余的或门430-2、……、430-n的每个都输出高电平信号。因此，剩余的第三PMOS晶体管PM3-2、……、PM3-n中的每个保留关断。
图20是图示根据本公开的实施例的EPROM器件的读取电路700的示例的电路图。参考图20，EPROM器件的读取电路700耦接到位线BL，该位线BL耦接到读取电压VDD的电源线。负载电阻器600和单位单元220耦接到位线BL。单位单元220包括串联设置在位线BL与接地电压端子之间的第一PMOS晶体管PM1和第二PMOS晶体管PM2。第一PMOS晶体管PM1用作选择晶体管，而第二PMOS晶体管PM2用作单元晶体管。第一PMOS晶体管PM1根据施加到其栅极的选择使能信号SELEN的电压电平而导通或关断。
读取电路700可以包括第一比较器711、第二比较器712、第三比较器713和编码器720。第一比较器711接收位线电压VBL和第一读取参考电压VRREF1。第一比较器711在位线电压VBL比第一读取参考电压VRREF1大时，输出低电平信号Low，而在位线电压VBL比第一读取参考电压VRREF1小时，输出高电平信号High。第一比较器711的输出信号构成编码器720的第一输入信号D1。第二比较器712接收位线电压VBL和第二读取参考电压VRREF2。第二比较器712在位线电压VBL比第二读取参考电压VRREF2大时，输出低电平信号Low，而在位线电压VBL比第二读取参考电压VRREF2小时，输出高电平信号High。第二比较器712的输出信号构成编码器720的第二输入信号D2。第三比较器713接收位线电压VBL和第三读取参考电压VRREF3。第三比较器713在位线电压VBL比第三读取参考电压VRREF3大时，输出低电平信号Low，而在位线电压VBL比第三读取参考电压VRREF3小时，输出高电平信号High。第三比较器713的输出信号构成编码器720的第三输入信号D3。
编码器720通过分别第一输入端子、第二输入端子和第三输入端子接收第一输入信号D1、第二输入信号D2和第三输入信号D3。第一输入信号D1是第一比较器711的输出信号，第二输入信号D2是第二比较器712的输出信号，以及第三输入信号D3是第三比较器713的输出信号。编码器720根据输入信号D1、D2和D3的信号电平的组合来输出由二进制数据信号C和D组成的两比特位数据。由二进制数据信号C和D组成的两比特位数据的示例包括“00”、“01”、“10”和“11”。
图21是图示根据本公开的实施例的针对位线电压的单位单元的分布以解释EPROM器件的读取电路的操作的曲线图。图22是图示根据本公开的实施例的根据EPROM器件的单位单元的编程模式的输出数据的图表。
首先参考图21，单位单元220可以处于初始状态或编程状态。编程电流不流过初始状态的单位单元220，因此位线电压VBL0变为读取电源电压VDD。在被编程的单位单元220P1、220P2、220P3的情况下，流过单位单元的编程电流的量根据以哪个编程模式来编程单位单元而变化，因此单位单元可以具有彼此不同的位线电压。例如，在以第一编程模式PM1编程单位单元220P1的情况下，与单位单元220P1相对应的第一位线电压VBL1比读取电源电压VDD小。在第二编程模式PM2下被编程的单位单元220P2与比第一位线电压VBL1小的第二位线电压VBL2相对应。以及，与在第三编程模式PM3下被编程的单位单元220P3相对应的第三位线电压VBL3比第二位线电压VBL2小。第三位线电压VBL3比接地电压(例如，在高编程电流的情况下为0V)大。
输入到第一比较器711的第一读取参考电压VRREF1可以具有在第一位线电压VBL1与读取电源电压VDD之间的值。结果，第一比较器711输出用于在初始状态下的单位单元220I的低电平信号，以及输出用于被编程的单位单元220P1、220P2、220P3的高电平信号。输入到第二比较器712的第二读取参考电压VRREF2被设置为在第二位线电压VBL2与第一位线电压VBL1之间的值。因此，第二比较器712输出用于初始状态的单位单元220I以及在第一编程模式PM1下被编程的单位单元220P1的低电平信号，以及输出用于在第二编程模式PM2和第三编程模式PM3下被编程的单位单元220P2、2P2P3的高电平信号。输入到第三比较器713的第三读取参考电压VRREF3被设置为在第三位线电压VBL3和第二位线电压VBL2之间的值。因此，第三比较器713输出用于在初始状态下的单位单元220I以及在第一编程模式PM1和第二编程模式PM2下被编程的单位单元220P1和220P2的低电平信号，以及输出用于在第三编程模式PM3下被编程的单位单元220P3的高电平信号。
参考图20、图21和图22，在非编程模式PM0下的单位单元的情况下(即，在初始状态下的单位单元220I的情况下)，当导通第一PMOS晶体管PM1并且将读取电源电压VDD施加到位线BL时，位线电压VBL0具有读取电源电压VDD的值。当位线电压VBL0比第一读取参考电压VRREF1、第二读取参考电压VRREF2和第三读取参考电压VRREF3大时，第一比较器711、第二比较器712和第三比较器713输出低电平信号Low。换言之，编码器720的第一输入信号D1、第二输入信号D2和第三输入信号D3包括低电平信号Low，并且编码器720将“00”输出为二进制数据信号C和D的组合。
在以第一编程模式PM1编程的单位单元220P1的情况下，当导通第一PMOS晶体管PM1并且将读取电源电压VDD施加到位线BL时，与单位单元220P1相对应的第一位线电压VBL1比读取电源电压VDD小。第一位线电压VBL1具有在第一读取参考电压VRREF1和第二读取参考电压VRREF2之间的值。由于第一位线电压VBL1比第一读取参考电压VRREF1小，所以第一比较器711输出高电平信号。另一方面，由于第一位线电压VBL1比第二读取参考电压VRREF2和第三读取参考电压VRREF3大，所以第二比较器712和第三比较器713两者都输出低电平信号Low。换言之，编码器720的第一输入信号D1、第二输入信号D2和第三输入信号D3分别是高电平信号High、低电平信号Low和低电平信号Low，并且编码器720将“01”输出为二进制数据信号C和D的组合。
在以第二编程模式PM2编程的单位单元220P2的情况下，当导通第一PMOS晶体管PM1并且将读取电源电压VDD施加到位线BL时，与单位单元220P2相对应的第二位线电压VBL2比第一位线电压VBL1小且比第三位线电压VBL3大。第二位线电压VBL2具有在第二读取参考电压VRREF2和第三读取参考电压VRREF3之间的值。由于第二位线电压VBL2比第一读取参考电压VRREF1和第二读取参考电压VRREF2小，所以第一比较器711和第二比较器712输出高电平信号High。另一方面，由于第一位线电压VBL1比第三读取参考电压VRREF3大，所以第三比较器713输出低电平信号Low。换言之，编码器720的第一输入信号D1、第二输入信号D2和第三输入信号D3分别是高电平信号High、高电平信号High和低电平信号Low，并且编码器720将“10”输出为二进制数据信号C和D的组合。
在以第三编程模式PM3编程的单位单元220P3的情况下，当导通第一PMOS晶体管PM1并且将读取电源电压VDD施加到位线BL时，与单位单元220P3相对应的第三位线电压VBL3比第二位线电压VBL2小。第三位线电压VBL3具有比第一读取参考电压VRREF1、第二读取参考电压VRREF2和第三读取参考电压VRREF3小的值。因此，第一比较器711、第二比较器712和第三比较器713输出高电平信号High。换言之，编码器720的第一输入信号D1、第二输入信号D2和第三输入信号D3是高电平信号High，并且编码器720将“11”输出为二进制数据信号C和D的组合。
图23是图示根据本公开的实施例的EPROM器件的读取电路800的示例的电路图。在图23中，与图20中使用的那些相同的附图标记或标志符表示相同的元件。
参考图23，EPROM器件的读取电路800耦接到位线BL，该位线BL耦接到读取电源电压VDD的电源线。读取电路800可以包括比较器810、多路复用器820和编码器830。比较器810接收位线电压VBL和多路复用器820的输出信号。比较器810在位线电压VBL比多路复用器820的输出信号大时，输出低电平信号Low，而在位线电压VBL比多路复用器820的输出信号小时，比较器810输出高电平信号High。比较器810的输出信号构成编码器830的输入信号。多路复用器820接收第一读取参考电压VRREF1、第二读取参考电压VRREF2和第三读取参考电压VRREF3。此外，多路复用器820将输入的第一读取参考电压VRREF1、第二读取参考电压VRREF2和第三读取参考电压VRREF3依次输出到比较器810。由于第一读取参考电压VRREF1被输出，所以在经过预定时间之后，多路复用器820输出第二读取参考电压VRREF2。以及，在再次经过预定时间之后，多路复用器820输出第三读取参考电压VRREF3。结果，比较器810依次接收第一读取参考电压VRREF1、第二读取参考电压VRREF2和第三读取参考电压VRREF3。
在位线电压VBL和第一读取参考电压VRREF1被输入到比较器810期间，比较器810比较两个电压，以及在位线电压VBL比第一读取参考电压VRREF1大时，输出低电平信号Low，而在位线电压VBL比第一读取参考电压VRREF1小时，输出高电平信号High。在位线电压VBL和第二读取参考电压VRREF2被输入到比较器810期间，比较器810比较两个电压，以及在位线电压VBL比第二读取参考电压VRREF2大时，输出低电平信号Low，而在位线电压VBL比第二读取参考电压VRREF2小时，输出高电平信号High。在位线电压VBL和第三读取参考电压VRREF3被输入到比较器810期间，比较器810比较两个电压，以及在位线电压VBL比第三读取参考电压VRREF3大时，输出低电平信号Low，而在位线电压VBL比第三读取参考电压VRREF3小时，输出高电平信号High。
编码器830组合依次输入的比较器810的输出信号，以及输出二进制数据C、D。如参考图21和图22所述，在初始状态下的单位单元220I的情况下，三个低电平信号Low被依次输入到编码器830，以及编码器830输出“00”作为二进制数据信号C和D的组合。在以第一编程模式PM1编程的单位单元220P1的情况下，高电平信号High、低电平信号Low和低电平信号Low被依次输入到编码器830，以及编码器830输出“01”作为二进制数据信号C和D的组合。在以第二编程模式PM2编程的单位单元220P2的情况下，高电平信号High、高电平信号High和低电平信号Low被依次输入到编码器830，以及编码器830输出“10”作为二进制数据信号C和D的组合。在以第三编程模式PM3编程的单位单元220P3的情况下，三个高电平信号High被依次输入到编码器830，以及编码器830输出“11”作为二进制数据信号C和D的组合。
上面已经为了说明性目的公开了本发明构思的实施例。本领域普通技术人员将理解，在不脱离如所附权利要求中公开的发明构思的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (17)

1.一种EPROM器件，包括：
单位单元，其设置在与编程电压的电源线耦接的位线与接地电压端子之间；
切换单元，其设置在位线与编程电压供应线之间，并且根据切换控制信号来控制编程电压供应线与单位单元之间的电耦接；
解码器，其被配置为根据二进制数据的输入而产生多个输出信号；
比较单元，其被配置为由解码器的输出信号中的一些来使能，所述比较单元将多个参考电压中的每个与位线电压进行比较以及产生编程模式输出信号；以及
电平转换器，其被配置为接收解码器的输出信号之中的至少一个输出信号和编程模式输出信号，所述电平转换器将解码器的输出信号或编程模式输出信号输出为切换控制信号。
2.如权利要求1所述的EPROM器件，
其中，单位单元包括选择晶体管和单元晶体管，所述选择晶体管和单元晶体管串联设置在位线与接地电压端子之间，
其中，选择晶体管包括第一PMOS晶体管，所述第一PMOS晶体管具有耦接到选择使能信号线的栅极、耦接到位线的源极以及漏极；以及
其中，单元晶体管包括第二PMOS晶体管，所述第二PMOS晶体管具有浮置状态的栅极、耦接到接地电压端子的漏极以及耦接到第一PMOS晶体管的漏极的源极。
3.如权利要求1所述的EPROM器件，其中，切换单元包括第三PMOS晶体管，所述第三PMOS晶体管具有施加了电平转换器的切换控制信号的栅极、耦接到编程电压供应线的源极以及耦接到位线的漏极。
4.如权利要求3所述的EPROM器件，
其中，解码器在非编程模式下将高电平的输出信号输入到电平转换器，并且将低电平的第一输出信号、第二输出信号和第三输出信号输入到比较单元，
其中，解码器在第一编程模式、第二编程模式和第三编程模式下将低电平的输出信号输入到电平转换器；
其中，解码器在第一编程模式下将高电平的第一输出信号、低电平的第二输出信号以及低电平的第三输出信号输入到比较单元；
其中，解码器在第二编程模式下将低电平的第一输出信号、高电平的第二输出信号以及低电平的第三输出信号输入到比较单元；以及
其中，解码器在第三编程模式下将低电平的第一输出信号、低电平的第二输出信号以及高电平的第三输出信号输入到比较单元。
5.如权利要求4所述的EPROM器件，其中，比较单元包括：
第一比较器，其被配置为由高电平的第一输出信号来使能，以根据通过比较第一参考电压与位线电压获得的比较结果来产生编程模式输出信号；
第二比较器，其被配置为由高电平的第二输出信号来使能，以根据通过比较输入的第二参考电压与位线电压获得的比较结果来产生编程模式输出信号；以及
第三比较器，其被配置为由高电平的第三输出信号来使能，以根据通过比较输入的第三参考电压与位线电压获得的比较结果来产生编程模式输出信号，
其中，第一参考电压具有比编程电压小的值，第二参考电压具有比第一参考电压小的值，以及第三参考电压具有比第二参考电压小的值，
其中，第一比较器在位线电压达到第一参考电压之前，输出低电平的编程模式输出信号，以及在位线电压达到第一参考电压时，第一比较器输出高电平的编程模式输出信号；
其中，第二比较器在位线电压达到第二参考电压之前，输出低电平的编程模式输出信号，以及在位线电压达到第二参考电压时，第二比较器输出高电平的编程模式输出信号；以及
其中，第三比较器在位线电压达到第三参考电压之前，输出低电平的编程模式输出信号，以及在位线电压达到第三参考电压时，第三比较器输出高电平的编程模式输出信号。
6.如权利要求5所述的EPROM器件，其中，当高电平的输出信号从解码器被输入时，电平转换器输出高电平的切换控制信号，而当低电平的输出信号从解码器被输入时，电平转换器输出与从比较单元输出的编程模式输出信号在相同电平的切换控制信号，
其中，电平转换器在非编程模式下将在高电平的解码器的输出信号输出为切换控制信号；
其中，电平转换器在第一编程模式下输出与第一比较器的编程模式输出信号在相同电平的切换控制信号；
其中，电平转换器在第二编程模式下输出与第二比较器的编程模式输出信号在相同电平的切换控制信号；以及
其中，电平转换器在第三编程模式下输出与第三比较器的编程模式输出信号在相同电平的切换控制信号。
7.一种EPROM器件，包括：
单元阵列，其被配置为包括设置在多个位线和多个选择使能信号线的交叉点处的单位单元，所述多个位线耦接到编程电压的电源线并且构成列，所述多个选择使能信号线构成行；
控制器，其被配置为输出选择使能信号、二进制数据以及位线选择信号，选择使能信号用于在行之中选择其中包括选中单位单元的行，二进制数据根据编程模式来确定，位线选择信号用于在列之中选择其中包括选中单位单元的列；
切换单元，其设置在编程电压供应线与位线的每个之间，所述切换单元根据切换控制信号来控制在编程电压供应线与耦接到位线中的每个的单位单元之间的电耦接；
解码器，其被配置为根据二进制数据的输入来产生多个输出信号；
比较单元，其被配置为由解码器的输出信号来使能，所述比较单元将多个参考电压中的每个与位线电压进行比较，以及产生编程模式输出信号；
电平转换器，其被配置为接收解码器的输出信号之中的至少一个输出信号和编程模式输出信号，以及输出解码器的输出信号或编程模式输出信号；
或门，其设置在切换单元与电平转换器之间，OR门接收位线选择信号中的一个和电平转换器的输出信号以及产生切换控制信号；以及
位线电压选择单元，其被配置为接收位线的位线电压，响应于位线选择信号来输出在位线电压之中选中位线的位线电压，以及将位线电压输入到比较单元。
8.如权利要求7所述的EPROM器件，其中，切换单元包括第三PMOS晶体管，所述第三PMOS晶体管具有施加了或门的切换控制信号的栅极、耦接到编程电压供应线的源极以及耦接到位线的漏极。
9.如权利要求8所述的EPROM器件，
其中，解码器在非编程模式下将高电平的输出信号输入到电平转换器，并且将低电平的第一输出信号、第二输出信号和第三输出信号输出到比较单元，
其中，解码器在第一编程模式、第二编程模式和第三编程模式下将低电平的输出信号输入到电平转换器；
其中，解码器在第一编程模式下将高电平的第一输出信号、低电平的第二输出信号和低电平的第三输出信号输入到比较单元；
其中，解码器在第二编程模式下将低电平的第一输出信号、高电平的第二输出信号和低电平的第三输出信号输入到比较单元；以及
其中，解码器在第三编程模式下将低电平的第一输出信号、低电平的第二输出信号和高电平的第三输出信号输入到比较单元。
10.如权利要求9所述的EPROM器件，
其中，比较单元包括：
第一比较器，其被配置为由高电平的第一输出信号来使能，所述第一比较器根据通过比较输入的第一参考电压与位线电压获得的比较结果来产生编程模式输出信号；
第二比较器，其被配置为由高电平的第二输出信号来使能，以根据通过比较输入的第二参考电压与位线电压获得的比较结果来产生编程模式输出信号；以及
第三比较器，其被配置为由高电平的第三输出信号来使能，以根据通过比较输入的第三参考电压与位线电压获得的比较结果来产生编程模式输出信号，
其中，第一参考电压具有比编程电压小的值，第二参考电压具有比第一参考电压小的值，以及第三参考电压具有比第二参考电压小的值，
其中，第一比较器在位线电压达到第一参考电压之前，输出低电平的编程模式输出信号，以及在位线电压达到第一参考电压时，第一比较器输出高电平的编程模式输出信号；
其中，第二比较器在位线电压达到第二参考电压之前，输出低电平的编程模式输出信号，以及在位线电压达到第二参考电压时，第二比较器输出高电平的编程模式输出信号；以及
其中，第三比较器在位线电压达到第三参考电压之前，输出低电平的编程模式输出信号，以及在位线电压达到第三参考电压时，第三比较器输出高电平的编程模式输出信号。
11.如权利要求10所述的EPROM器件，
其中，当高电平的输出信号从解码器被输入时，电平转换器输出高电平的输出信号，而当低电平的输出信号从解码器被输入时，电平转换器输出与从比较单元输出的编程模式输出信号在相同电平的输出信号，
其中，电平转换器在非编程模式下输出高电平的解码器的输出信号；
其中，电平转换器在第一编程模式下输出与第一比较器的编程模式输出信号在相同电平的输出信号；
其中，电平转换器在第二编程模式下输出与第二比较器的编程模式输出信号在相同电平的输出信号；以及
其中，电平转换器在第三编程模式下输出与第三比较器的编程模式输出信号在相同电平的输出信号。
12.一种EPROM器件，包括：
单元阵列，其被配置为包括相对设置在多个位线和多个选择使能信号线的交叉点处的单位单元，所述多个位线耦接到编程电压的电源线并且构成列，所述多个选择使能信号线构成行；
控制器，其被配置为输出选择使能信号、二进制数据以及位线选择信号，选择使能信号用于在行之中选择其中包括选中单位单元的行，二进制数据根据编程模式来确定，位线选择信号用于在列之中选择其中包括选中单位单元的列；
切换单元，其设置在编程电压供应线与位线中的每个之间，所述切换单元根据切换控制信号来控制在编程电压供应线与耦接到位线中的每个的单位单元之间的电耦接；
多路复用器，其被配置为根据二进制数据来选择性地输出第一参考电压、第二参考电压和第三参考电压；
比较单元，其被配置为根据通过比较多路复用器的输出信号与位线电压获得的比较结果来产生输出信号；
或门，其设置在切换单元与比较单元之间，或门接收位线选择信号中的一个和比较单元的输出信号以及产生切换控制信号；以及
位线电压选择单元，其被配置为接收位线的位线电压，输出由位线选择信号选中的位线的位线电压，以及将位线电压输入到比较单元。
13.如权利要求12所述的EPROM器件，
其中，单位单元中的每个包括选择晶体管和单元晶体管，所述选择晶体管和单元晶体管串联设置在位线与接地电压端子之间，
其中，选择晶体管包括第一PMOS晶体管，所述第一PMOS晶体管具有耦接到选择使能信号线的栅极、耦接到位线的源极以及漏极；
其中，单元晶体管包括第二PMOS晶体管，所述第二PMOS晶体管具有浮置状态的栅极、耦接到接地电压端子的漏极以及耦接到第一PMOS晶体管的漏极的源极，
其中，构成第n列的单位单元的第一PMOS晶体管的源极共同耦接到第n位线；以及
其中，第m选择使能信号被共同施加到构成第m行的单位单元的PMOS晶体管的栅极。
14.如权利要求13所述的EPROM器件，其中，切换单元包括第三PMOS晶体管，所述第三PMOS晶体管具有施加了或门的切换控制信号的栅极、耦接到编程电压供应线的源极以及耦接到位线的漏极。
15.如权利要求14所述的EPROM器件，其中，第一参考电压具有比编程电压小的值，第二参考电压具有比第一参考电压小的值，以及第三参考电压具有比第二参考电压小的值。
16.如权利要求15所述的EPROM器件，其中，当由二进制数据确定的编程模式为第一编程模式时多路复用器输出第一参考电压，当编程模式为第二编程模式时多路复用器输出第二参考电压，以及当编程模式为第三编程模式时多路复用器输出第三参考电压。
17.如权利要求16所述的EPROM器件，
其中，当由比较单元使能信号使能时，比较单元输出低电平的切换控制信号，而当由比较单元使能信号禁止时，比较单元输出高电平的切换控制信号，以及
其中，比较单元在位线电压达到多路复用器的输出信号之前，输出低电平的信号，以及在位线电压达到多路复用器的输出信号时，比较单元输出高电平的信号。
CN201710541419.1A 2016-07-05 2017-07-05 用于储存多比特位数据的eprom器件及eprom器件的读取电路 Active CN107578794B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160085041A KR102469810B1 (ko) 2016-07-05 2016-07-05 멀티-비트 데이터 저장을 위한 이피롬 장치 및 이피롬 장치의 리드 회로
KR10-2016-0085041 2016-07-05

Publications (2)

Publication Number Publication Date
CN107578794A CN107578794A (zh) 2018-01-12
CN107578794B true CN107578794B (zh) 2021-02-09

Family

ID=60812725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710541419.1A Active CN107578794B (zh) 2016-07-05 2017-07-05 用于储存多比特位数据的eprom器件及eprom器件的读取电路

Country Status (3)

Country Link
US (2) US9865354B1 (zh)
KR (1) KR102469810B1 (zh)
CN (1) CN107578794B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469810B1 (ko) * 2016-07-05 2022-11-24 에스케이하이닉스 주식회사 멀티-비트 데이터 저장을 위한 이피롬 장치 및 이피롬 장치의 리드 회로
US10276582B2 (en) * 2017-08-21 2019-04-30 Globalfoundries Singapore Pte. Ltd. High coupling ratio split gate memory cell
US11393512B2 (en) * 2019-11-15 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
US11862227B2 (en) * 2021-11-15 2024-01-02 Semibrain Inc. Memory cell driver circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5717632A (en) * 1996-11-27 1998-02-10 Advanced Micro Devices, Inc. Apparatus and method for multiple-level storage in non-volatile memories
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
WO2003025944A1 (en) 2001-09-18 2003-03-27 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US7426142B1 (en) 2005-05-05 2008-09-16 Cypress Semiconductor Corporation Device and method for sensing programming status of non-volatile memory elements
KR20140011790A (ko) * 2012-07-19 2014-01-29 삼성전자주식회사 멀티 레벨 안티퓨즈 메모리 장치 및 이의 동작 방법
US9378814B2 (en) * 2013-05-21 2016-06-28 Sandisk Technologies Inc. Sense amplifier local feedback to control bit line voltage
KR102469810B1 (ko) * 2016-07-05 2022-11-24 에스케이하이닉스 주식회사 멀티-비트 데이터 저장을 위한 이피롬 장치 및 이피롬 장치의 리드 회로

Also Published As

Publication number Publication date
US20180082749A1 (en) 2018-03-22
CN107578794A (zh) 2018-01-12
KR20180005322A (ko) 2018-01-16
US9865354B1 (en) 2018-01-09
KR102469810B1 (ko) 2022-11-24
US20180012661A1 (en) 2018-01-11
US10388383B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
CN107578794B (zh) 用于储存多比特位数据的eprom器件及eprom器件的读取电路
JP4187197B2 (ja) 半導体メモリ装置の制御方法
US7355903B2 (en) Semiconductor device including memory cells and current limiter
JP5361182B2 (ja) 半導体記憶装置
US7630263B2 (en) Exploiting a statistical distribution of the values of an electrical characteristic in a population of auxiliary memory cells for obtaining reference cells
US6621745B1 (en) Row decoder circuit for use in programming a memory device
US8077521B2 (en) Bitline current generator for a non-volatile memory array and a non-volatile memory array
KR100785185B1 (ko) 다치 데이터를 기억하는 불휘발성 반도체 기억 장치
JPH02254700A (ja) 集積回路メモリ
US20150228350A1 (en) Current detection circuit and semiconductor memory apparatus
JP5280660B2 (ja) 低電圧、低キャパシタンスのフラッシュメモリアレイ
CN100562944C (zh) 在非易失性存储元件中减少编程干扰的装置及其方法
JP4564151B2 (ja) 感知増幅器回路
US7755945B2 (en) Page buffer and method of programming and reading a memory
US20070230252A1 (en) Row selector for a semiconductor memory device
US7948803B2 (en) Non-volatile memory device and a programmable voltage reference for a non-volatile memory device
KR102150469B1 (ko) 저항성 메모리 장치
TW202145226A (zh) 記憶體元件及其操作方法
TWI728100B (zh) 具有一致程式化特性的電可程式化唯讀記憶體裝置和其程式化的方法
KR20070024750A (ko) 비휘발성 반도체 메모리 장치
US9384852B1 (en) Semiconductor device
TWI631562B (zh) 電阻式非揮發記憶群以及記憶體架構及操作方法
CN112542196A (zh) 非易失性存储器装置和读取该非易失性存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant