CN107564961A - 具有静电保护结构的金属氧化物半导体场效应管 - Google Patents

具有静电保护结构的金属氧化物半导体场效应管 Download PDF

Info

Publication number
CN107564961A
CN107564961A CN201610511218.2A CN201610511218A CN107564961A CN 107564961 A CN107564961 A CN 107564961A CN 201610511218 A CN201610511218 A CN 201610511218A CN 107564961 A CN107564961 A CN 107564961A
Authority
CN
China
Prior art keywords
doped region
metal oxide
oxide semiconductor
field effect
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610511218.2A
Other languages
English (en)
Other versions
CN107564961B (zh
Inventor
林中瑀
陈淑娴
史霄
胡金节
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201610511218.2A priority Critical patent/CN107564961B/zh
Publication of CN107564961A publication Critical patent/CN107564961A/zh
Application granted granted Critical
Publication of CN107564961B publication Critical patent/CN107564961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种具有静电保护结构的金属氧化物半导体场效应管，包括多个栅极，以及位于相邻的两个栅极之间的源极，源极包括P型掺杂区和N型掺杂区，P型掺杂区和N型掺杂区在第一方向上间隔排列，且P型掺杂区的平均宽度大于N型掺杂区的平均宽度。本发明的P型掺杂区的宽度大于N型掺杂区的宽度，因此P型掺杂区离沟道区更近，降低了BJT的基区电阻，进一步抑制了寄生BJT的作用，使ESD电流尽可能多的从寄生二极管流通，达到了提升抗ESD能力的目的。

Description

具有静电保护结构的金属氧化物半导体场效应管
技术领域
本发明涉及半导体制造技术，特别是涉及一种具有静电保护结构的金属氧化物半导体场效应管。
背景技术
半导体器件对ESD(静电放电)事件很敏感，随着高压器件在集成电路中的应用越来越广泛，对其抗静电能力的要求也越来越高。为了提升半导体器件的抗ESD能力，一般有两种思路：一种是通过外加的ESD保护器件，一种是在器件和工艺上进行优化提升器件本身的抗ESD能力。
发明内容
基于此，有必要提供一种通过版图优化的方式改变器件的结构以提高抗ESD能力的具有静电保护结构的金属氧化物半导体场效应管。
一种具有静电保护结构的金属氧化物半导体场效应管，包括多个栅极，以及位于相邻的两个栅极之间的源极，所述源极包括P型掺杂区和N型掺杂区，所述P型掺杂区和N型掺杂区在第一方向上间隔排列，所述第一方向为与所述相邻的两个栅极的间距方向相垂直的方向，且所述P型掺杂区在所述间距方向上的平均宽度大于所述N型掺杂区在所述间距方向上的平均宽度。
在其中一个实施例中，各P型掺杂区在所述间距方向上的宽度均大于属于同一对相邻栅极之间的各N型掺杂区在所述间距方向上的宽度。
在其中一个实施例中，各P型掺杂区在所述间距方向上的两端相对于属于同一对相邻栅极之间的各N型掺杂区在所述间距方向上的两端更突出。
在其中一个实施例中，同一对相邻栅极之间的各P型掺杂区在所述间距方向上的宽度均相等，且同一对相邻栅极之间的各N型掺杂区在所述间距方向上的宽度均相等。
在其中一个实施例中，各所述N型掺杂区在所述第一方向上的尺寸大于各所述P型掺杂区在所述第一方向上的尺寸。
在其中一个实施例中，各所述栅极平行设置。
在其中一个实施例中，还包括漏极，所述漏极位于栅极与所述源极相邻的一侧的相对侧。
在其中一个实施例中，所述金属氧化物半导体场效应管为横向扩散金属氧化物半导体。
在其中一个实施例中，同一对相邻栅极之间的各P型掺杂区距两侧的载流子沟道的间距小于同一对相邻栅极之间的各N型掺杂区距两侧的载流子沟道的间距。
在其中一个实施例中，通过齿形的栅极光刻版光刻并形成相应图案的栅极后进行离子注入，在所述栅极的阻挡下形成各所述P型掺杂区和各所述N型掺杂区。
上述具有静电保护结构的金属氧化物半导体场效应管，P型掺杂区的宽度大于N型掺杂区的宽度，因此P型掺杂区离载流子沟道(沟道区)更近(相对于现有技术)，降低了双极结型晶体管(BJT)的基区电阻，进一步抑制了寄生BJT的作用，使ESD电流尽可能多的从寄生二极管流通，达到了提升抗ESD能力的目的。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是一实施例中具有静电保护结构的金属氧化物半导体场效应管的局部示意图；
图2是另一实施例中具有静电保护结构的金属氧化物半导体场效应管的局部示意图；
图3是一对比例的金属氧化物半导体场效应管的局部示意图；
图4是图1所示实施例中包括漏极的局部示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
本发明提供一种具有静电保护结构的金属氧化物半导体场效应管，包括多个栅极，以及位于相邻的两个栅极之间的源极。源极包括P型掺杂区和N型掺杂区，它们在第一方向上间隔排列，即按照NPNPNP……或者PNPNPN……的方式排列。第一方向为与相邻的两个栅极的间距方向相垂直的方向，且P型掺杂区在间距方向上的平均宽度大于N型掺杂区在所述间距方向上的平均宽度。
上述具有静电保护结构的金属氧化物半导体场效应管，P型掺杂区的宽度大于N型掺杂区的宽度，因此P型掺杂区离载流子沟道(沟道区)更近(相对于现有技术)，降低了双极结型晶体管(BJT)的基区电阻和寄生电阻，进一步抑制了寄生BJT的作用，使ESD电流尽可能多的从寄生二极管流通，达到了提升抗ESD能力的目的。
图1是一实施例中具有静电保护结构的金属氧化物半导体场效应管的局部示意图，包括每个元胞中相互平行设置栅极10，和两相邻栅极10之间的源极的阱电位引出端，包括N型掺杂区22和P型掺杂区24，它们在图1中的Y轴方向上间隔排列。在本实施例中，N型掺杂区22为N+掺杂区，P型掺杂区24为P+掺杂区。各P型掺杂区24在图1中的X轴方向上的宽度均大于属于同一对相邻栅极10之间的各N型掺杂区22在X轴方向上的宽度，且各P型掺杂区24在X轴方向上的两端相对于属于同一对相邻栅极10之间的各N型掺杂区22在X轴方向上的两端更突出。
图3是一个对比例，由于图1的P型掺杂区24比图3更宽更细，N型掺杂区22比图3更粗，因此可以在保证同等的抗ESD能力的前提下，获得更低的导通电阻。
为了方便光刻版的制作，在图1所示实施例中，同一对相邻栅极10之间的各P型掺杂区24在X轴方向上的宽度均相等，且同一对相邻栅极10之间的各N型掺杂区22在X轴方向上的宽度均相等。在其他实施例中，P型掺杂区24和N型掺杂区22也可以为不整齐的排列，比如像图2所示那样，各N型掺杂区22的宽度不相等，在其他实施例中还可以包括各P型掺杂区24的宽度不相等、N型掺杂区22/P型掺杂区24不对齐等等。
由于P型掺杂区24更接近沟道区，因此可以使得器件在同样的导通电阻下获得更强的抗ESD能力，故可以在器件设计时采用更低的导通电阻。在图2所示实施例中，各N型掺杂区22在Y轴方向上的尺寸大于各P型掺杂区24在Y轴方向上的尺寸。
上述静电保护结构的尤其适用于横向扩散金属氧化物半导体(LDMOSFET)。可以理解的，其同样适用于源极的阱电位引出端包括N型掺杂区和P型掺杂区且设于两栅极之间的MOS器件。
图4示出了漏极30在金属氧化物半导体场效应管中的位置。如图4所示，漏极30位于栅极10与源极相邻的一侧的相对侧。
可以理解的，图1所示这种特殊的栅极10、N型掺杂区22、P型掺杂区24的结构是通过在版图设计时将栅极光刻版的形成按照栅极10的设计成齿形来形成的。栅极光刻时通过齿形的栅极光刻版形成相应形状的光刻胶图案，再将多余的栅极材料刻蚀掉以后，在栅极的阻挡下进行离子注入，形成P型掺杂区和各所述N型掺杂区。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种具有静电保护结构的金属氧化物半导体场效应管，包括多个栅极，以及位于相邻的两个栅极之间的源极，所述源极包括P型掺杂区和N型掺杂区，其特征在于，所述P型掺杂区和N型掺杂区在第一方向上间隔排列，所述第一方向为与所述相邻的两个栅极的间距方向相垂直的方向，且所述P型掺杂区在所述间距方向上的平均宽度大于所述N型掺杂区在所述间距方向上的平均宽度。
2.根据权利要求1所述的具有静电保护结构的金属氧化物半导体场效应管，其特征在于，各P型掺杂区在所述间距方向上的宽度均大于属于同一对相邻栅极之间的各N型掺杂区在所述间距方向上的宽度。
3.根据权利要求2所述的具有静电保护结构的金属氧化物半导体场效应管，其特征在于，各P型掺杂区在所述间距方向上的两端相对于属于同一对相邻栅极之间的各N型掺杂区在所述间距方向上的两端更突出。
4.根据权利要求3所述的具有静电保护结构的金属氧化物半导体场效应管，其特征在于，同一对相邻栅极之间的各P型掺杂区在所述间距方向上的宽度均相等，且同一对相邻栅极之间的各N型掺杂区在所述间距方向上的宽度均相等。
5.根据权利要求1所述的具有静电保护结构的金属氧化物半导体场效应管，其特征在于，各所述N型掺杂区在所述第一方向上的尺寸大于各所述P型掺杂区在所述第一方向上的尺寸。
6.根据权利要求1所述的具有静电保护结构的金属氧化物半导体场效应管，其特征在于，各所述栅极平行设置。
7.根据权利要求1所述的具有静电保护结构的金属氧化物半导体场效应管，其特征在于，还包括漏极，所述漏极位于栅极与所述源极相邻的一侧的相对侧。
8.根据权利要求1所述的具有静电保护结构的金属氧化物半导体场效应管，其特征在于，所述金属氧化物半导体场效应管为横向扩散金属氧化物半导体。
9.根据权利要求1所述的具有静电保护结构的金属氧化物半导体场效应管，其特征在于，同一对相邻栅极之间的各P型掺杂区距两侧的载流子沟道的间距小于同一对相邻栅极之间的各N型掺杂区距两侧的载流子沟道的间距。
10.根据权利要求1-9中任意一项所述的具有静电保护结构的金属氧化物半导体场效应管，其特征在于，通过齿形的栅极光刻版光刻并形成相应图案的栅极后进行离子注入，在所述栅极的阻挡下形成各所述P型掺杂区和各所述N型掺杂区。
CN201610511218.2A 2016-06-30 2016-06-30 具有静电保护结构的金属氧化物半导体场效应管 Active CN107564961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610511218.2A CN107564961B (zh) 2016-06-30 2016-06-30 具有静电保护结构的金属氧化物半导体场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610511218.2A CN107564961B (zh) 2016-06-30 2016-06-30 具有静电保护结构的金属氧化物半导体场效应管

Publications (2)

Publication Number Publication Date
CN107564961A true CN107564961A (zh) 2018-01-09
CN107564961B CN107564961B (zh) 2020-05-12

Family

ID=60968718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610511218.2A Active CN107564961B (zh) 2016-06-30 2016-06-30 具有静电保护结构的金属氧化物半导体场效应管

Country Status (1)

Country Link
CN (1) CN107564961B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641872A (zh) * 2004-01-07 2005-07-20 世界先进积体电路股份有限公司 具高静电放电防护耐受能力的高压组件结构
CN1979895A (zh) * 2005-12-05 2007-06-13 力晶半导体股份有限公司 半导体元件及静电放电保护元件
US20070205465A1 (en) * 2006-03-02 2007-09-06 Hiroaki Yabu Semiconductor device and fabrication method thereof
CN101047177A (zh) * 2006-03-29 2007-10-03 恩益禧电子股份有限公司 半导体装置
US20110284963A1 (en) * 2007-03-01 2011-11-24 Panasonic Corporation Semiconductor device
US20120299093A1 (en) * 2011-05-27 2012-11-29 Min-Hwan Kim Semiconductor device
CN103280458B (zh) * 2013-05-17 2015-07-29 电子科技大学 一种集成电路芯片esd防护用mos器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641872A (zh) * 2004-01-07 2005-07-20 世界先进积体电路股份有限公司 具高静电放电防护耐受能力的高压组件结构
CN1979895A (zh) * 2005-12-05 2007-06-13 力晶半导体股份有限公司 半导体元件及静电放电保护元件
US20070205465A1 (en) * 2006-03-02 2007-09-06 Hiroaki Yabu Semiconductor device and fabrication method thereof
CN101047177A (zh) * 2006-03-29 2007-10-03 恩益禧电子股份有限公司 半导体装置
US20110284963A1 (en) * 2007-03-01 2011-11-24 Panasonic Corporation Semiconductor device
US20120299093A1 (en) * 2011-05-27 2012-11-29 Min-Hwan Kim Semiconductor device
CN103280458B (zh) * 2013-05-17 2015-07-29 电子科技大学 一种集成电路芯片esd防护用mos器件

Also Published As

Publication number Publication date
CN107564961B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US9559171B2 (en) Semiconductor device
US9214572B2 (en) High voltage MOSFET devices and methods of making the devices
KR101379162B1 (ko) 반도체 장치 및 그 제조 방법
US8748982B2 (en) High breakdown voltage semiconductor device
US9362351B2 (en) Field effect transistor, termination structure and associated method for manufacturing
US8557653B2 (en) Junction-field-effect-transistor devices and methods of manufacturing the same
US20150214299A1 (en) Structures and methods with reduced sensitivity to surface charge
TWI388011B (zh) 半導體裝置及其形成方法
US9865729B1 (en) Laterally diffused metal oxide semiconductor with segmented gate oxide
JP6615348B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
US20130161740A1 (en) Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same
Hardikar et al. Realizing high-voltage junction isolated LDMOS transistors with variation in lateral doping
US20160104792A1 (en) High voltage mosfet devices and methods of making the devices
KR102255545B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11049938B2 (en) P-type lateral double diffused MOS transistor and method of manufacturing the same
US9653455B1 (en) FET—bipolar transistor combination
Oh et al. A snap-back suppressed shorted-anode lateral trench insulated gate bipolar transistor (LTIGBT) with insulated trench collector
US20200294993A1 (en) Electrostatic discharge (esd) robust transistors and related methods
Tsujiuchi et al. Evolution of 200V lateral-IGBT technology
CN107564961A (zh) 具有静电保护结构的金属氧化物半导体场效应管
US11316021B2 (en) High density power device with selectively shielded recessed field plate
TWI652768B (zh) 高靜電放電耐受力之靜電保護元件佈局結構
US9543149B2 (en) High voltage lateral extended drain MOS transistor with improved drift layer contact
Ningaraju et al. Design and optimization of 30áV fully isolated nLDMOS with low specific on-resistance for HVIC applications
TW202006921A (zh) 靜電放電防護結構及靜電放電強健型半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant