CN107562684A - 一种板间控制方法、装置、设备和存储介质 - Google Patents

一种板间控制方法、装置、设备和存储介质 Download PDF

Info

Publication number
CN107562684A
CN107562684A CN201710756941.1A CN201710756941A CN107562684A CN 107562684 A CN107562684 A CN 107562684A CN 201710756941 A CN201710756941 A CN 201710756941A CN 107562684 A CN107562684 A CN 107562684A
Authority
CN
China
Prior art keywords
control
destination address
instruction
plate
common board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710756941.1A
Other languages
English (en)
Other versions
CN107562684B (zh
Inventor
刘华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Tian Zheng Communication Co Ltd
Original Assignee
Guangzhou Tian Zheng Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Tian Zheng Communication Co Ltd filed Critical Guangzhou Tian Zheng Communication Co Ltd
Priority to CN201710756941.1A priority Critical patent/CN107562684B/zh
Publication of CN107562684A publication Critical patent/CN107562684A/zh
Application granted granted Critical
Publication of CN107562684B publication Critical patent/CN107562684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了板间控制方法、装置、设备和存储介质。该板间控制方法具体按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；基于所述目标地址对应的控制目标响应所述控制指令。板间控制总线所有的信号一对一连接，通过处理能力较低的芯片实现稳定高效的信号传输。

Description

一种板间控制方法、装置、设备和存储介质
技术领域
本发明涉及电子设备技术领域，尤其涉及一种板间控制方法、装置、设备和存储介质。
背景技术
GSM-R(GSM for Railways)系统是专门为铁路通信设计的综合专用数字移动通信系统。GSM-R在GSM(Global System of Mobile Communication，全球移动通信系统)Phase2+的规范协议的基础上，加入了基于位置寻址和功能寻址等功能，适用于铁路通信特别是铁路专用调度通信的需要。
GSM-R主要提供无线列调、编组调车通信、区段养护维修作业通信、应急通信、隧道通信等语音通信功能，可为列车自动控制与检测信息提供数据传输通道等信息。因此，对铁路列车的运行状态的监控是非常有必要的。
现有技术中，通常使用一种信令数据采集仪器对GSM-R网络的Abis接口、A接口的网络信令数据采集监测，通过监测信令数据可实现对列车呼叫完整性的分析。其对GSM-R网络监控与性能分析的基本原理是：当移动台(Mobile Station，简称MS)发起一个呼叫时，其将会产生一系列的信令数据流程(如呼叫发起、通道分配、呼叫建立、呼叫释放等)；用户通过使用信令采集仪器可捕获到当前网络中产生的信令数据，通过对其加以关联分析，来检查当前网络的呼叫是否完整或异常。
其中，Abis接口为GSM-R基站子系统的两个功能实体，即基站控制器(BaseStation Controller，BSC)和基站收发信台(Base Transceiver Station，BTS)之间的通信接口，用于BTS与BSC之间的远端互连方式。Abis接口速率为16kbps(Kilobits Per Second，千位每秒)，信号方式采用开放互连结构。A接口是GSM网络交换子系统与基站子系统之间的标准接口，在物理实体上表现为移动交换中心(Mobile Switching Center，简称MSC)与BSC之间的接口。
但由于GSM-R系统的复杂性，仅仅通过采集ABIS、A两个接口的信令数据是无法精确判断列车的行驶情况，因此无法实现有效、可靠的列车行驶监控。目前，GSM-R在中国列车运行控制系统3级(Chinese Train Control System，简称CTCS-3)中的应用对GSM-R网络的服务质量提出了更高的要求，GSM-R网络服务质量直接影响到CTCS-3的可靠性、可用性等关键指标。
现有技术中对GSM-R网络接口监测项目中用到的E1采集仪器，通过A/D Bus直接扩展的控制方式，导致一对多模式不同负载情况下，信号状态不确定，对芯片的要求也比较高。
发明内容
本发明实施例提供一种板间控制方法、装置、设备和存储介质，可以实现板间控制过程中通过处理能力较低的芯片实现稳定高效的信号传输。
第一方面采用一种板间控制方法，包括：
按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；
通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；
基于所述目标地址对应的控制目标响应所述控制指令。
其中，所述通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令，包括：
通过公共板的映射寄存器组中的双端口RAM的第一端口以并行信号的方式发送控制指令；
在所述双端口RAM的第二端口将所述控制指令转换为串行信号发送到所述目标地址。
其中，所述基于所述目标地址对应的控制目标响应所述控制指令，包括：
若所述控制指令为写指令，将所述写指令对应的写数据信号转换为并行信号并锁存后写入所述目标地址对应的控制目标；
若所述控制指令为读指令，将所述目标地址对应的控制目标的状态数据通过所述双端口RAM发送到所述公共板。
其中，所述将所述目标地址对应的控制目标的状态数据通过所述双端口RAM发送到所述公共板，具体为：
通过所述双端口RAM的第二端口以串行信号的方式发送所述目标地址对应的控制目标的状态数据。
第二方面采用一种板间控制装置，包括：
地址获取单元，用于按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；
指令发送单元，用于通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；
指令响应单元，用于基于所述目标地址对应的控制目标响应所述控制指令。
其中，所述指令发送单元，包括：
指令发送模块，用于通过公共板的映射寄存器组中的双端口RAM的第一端口以并行信号的方式发送控制指令；
信号转换模块，用于在所述双端口RAM的第二端口将所述控制指令转换为串行信号发送到所述目标地址。
其中，所述指令响应单元，包括：
第一响应模块，用于若所述控制指令为写指令，将所述写指令对应的写数据信号转换为并行信号并锁存后写入所述目标地址对应的控制目标；
第二响应模块，用于若所述控制指令为读指令，将所述目标地址对应的控制目标的状态数据通过所述双端口RAM发送到所述公共板。
其中，所述第二响应模块，具体用于：
通过所述双端口RAM的第二端口以串行信号的方式发送所述目标地址对应的控制目标的状态数据。
第三方面采用一种设备，所述设备包括：
一个或多个处理器，
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如前文中任一所述的板间控制方法。
第四方面采用一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如前文中任一所述的板间控制方法。
本发明实施例提供板间控制方法、装置、设备和存储介质，具体按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；基于所述目标地址对应的控制目标响应所述控制指令。板间控制总线所有的信号一对一连接，通过处理能力较低的芯片实现稳定高效的信号传输。
附图说明
图1是本发明实施例一提供的一种板间控制方法的方法流程图；
图2是本发明实施例二提供的一种板间控制方法的方法流程图；
图3是本发明实施例三提供的一种板间控制装置的结构方框图；
图4是本发明实施例四提供的一种计算机设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。
另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图1为本发明实施例一提供的一种板间控制方法的流程图，本实施例可适用于多类型业务采集设备的公共板和采集板之间的控制和通信，该方法可以由板间控制装置来执行，具体包括如下步骤：
步骤S110：按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址。
本方案中的多类型业务采集设备设置有公共板和采集板，公共板包括一个中央处理单元和核心处理芯片，中央处理单元与公共板的核心处理芯片之间通过A/D Bus相连，A/D Bus含16位地址总线、32位数据总线、读信号、写信号和片选信号等。公共板的核心处理芯片设置有本板寄存器，并内置映射寄存器组。本板寄存器用于中央处理单元对本板相关配置的操作及状态的读取，通过A/D Bus直接访问。映射寄存器组的组数根据采集板的数目而定，一个映射寄存器组对应一个采集板，映射寄存器组有多个双端口RAM组成。中央处理单元对采集板的访问，采用地址映射方式实现，即每个双端口RAM的一个端口通过A/D Bus与中央处理单元通信，另一个端口与采集板的核心处理芯片相连，以一定周期定期对采集板进行控制交互。
步骤S120：通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令。
基于设定公共板和采集板的架构以及二者之间的连接关系，通过公共板的映射寄存器组中的双端口RAM向目标地址发送控制指令。总线系统时钟频率为32.768MHz，总线帧同步头频率为250Hz，每根数据总线的速率为32.768Mbit/s，每帧可传递的数据容量为4096个地址32为数据。对应的，在映射寄存器组，对每根数据总线的控制指令，在中央处理单元的地址空间中分配一个4096个地址大小的区域。进而实现了信号连接采用单方向一对一方式，可靠性更高。
步骤S130：基于所述目标地址对应的控制目标响应所述控制指令。
采集板的核心处理芯片，通过板间控制总线的时钟信号(频率为32.768MHz)与帧同步信号(频率为250Hz)，恢复出总线5位位地址信号与12位字地址信号。
针对采集板接入的待检测设备，由于响应相关控制指令的过程中相关数据量比较大，在采集板中会专门分配地址空间进行操作。
综上所述，本实施例提供的板间控制方法，按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；基于所述目标地址对应的控制目标响应所述控制指令。板间控制总线所有的信号一对一连接，通过处理能力较低的芯片实现稳定高效的信号传输。
实施例二
图2为本发明实施例二提供的一种板间控制方法的流程图，具体包括如下步骤：
步骤S210：按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址。
在本方案中，公共板与采集板之间的板间控制总线，所有的信号都是一对一连接，不存在一个信号驱动多个负载的情况，避免了读写共用一个信号线及一对多模式不同负载情况下信号状态不确定的问题。
另外，本总线信号速率为32.768Mbit/s，一个槽位对应的有效控制信号只有15根，实际产品中采用普通的64芯欧式插座进行连接，设计及生产工艺上都无效特别的要求；相比传统A/D Bus直接扩展的控制方式，本方式的信号线更少，相比高速SERDES的方式，本方式对公共板和采集板的核心处理芯片的处理能力要求更低，对芯片选择的适应面更宽。
步骤S220：通过公共板的映射寄存器组中的双端口RAM的第一端口以并行信号的方式发送控制指令。
从地址空间获取到的目标地址发送公共板对应于采集板中的控制目标(主要是待检测网络设备)的控制指令。
步骤S230：在所述双端口RAM的第二端口将所述控制指令转换为串行信号发送到所述目标地址。
具体而言，在第二端口经并/串变换后转换成32.768Mbit/s速率的串行信号，实现控制指令向目标地址的传输。
步骤S240：若所述控制指令为写指令，将所述写指令对应的写数据信号转换为并行信号并锁存后写入所述目标地址对应的控制目标。
步骤S250：若所述控制指令为读指令，将所述目标地址对应的控制目标的状态数据通过所述双端口RAM发送到所述公共板。
在公共板与采集板的控制过程中，主要的控制指令有两种，写指令和读指令。对于写指令，采集板的核心处理芯片，对公共板送过来的写数据信号进行串/并转换及锁存处理后送到采集板的对应模块，完成公共板对采集板的写控制操作。对于读指令，采集板的核心处理芯片，对本板的控制目标送过来的状态信号，按总线地址顺序进行编码，并按总线位地址进行并/串转换后，作为板间控制总线的读信号送给公共板，即通过所述双端口RAM的第二端口以串行信号的方式发送所述目标地址对应的控制目标的状态数据，以完成公共板对采集板的读控制操作。
表1板间控制总线信号列表
表1为本实施例中板间控制总线的信号列表，总线系统时钟频率为32.768MHz，总线帧同步头频率为250Hz，每根数据总线的速率为32.768Mbit/s，每帧可传递的数据容量为4096个地址32位数据。NMTx1/NMTx2为板间控制总线的管理发送线，用于传递公共板对采集板的主要写操作控制信息；NMRx1/NMRx2为板间控制总线的管理接收线，用于传递公共板对采集板的主要读操作状态信息。WrDXC1/WrDXC2为板间控制总线的写交叉表信号线，用于传递公共板对采集板交叉连接表写操作的控制信息，由于采集板业务交叉连接表的地址范围比较大，所以专门分配了地址空间进行操作。RdScan为板间控制总线的读扫描状态信号线，用于传递公共板对采集板信令或业务帧扫描状态的读控制操作，由于采集板扫描状态数据量比较大，所以专门分配了地址空间进行操作。RdPkgSum1～RdPkgSum4为板间控制总线的读包统计信号线，用于传递公共板对采集板信令或业务包统计信息的读控制操作，由于采集板包统计信息的数据量比较大，所以专门分配了地址空间进行操作。
本方案中的总线设置，一个槽位对应的有效控制信号只有15根，实际产品中采用普通的64芯欧式插座进行连接，其中公共信号只有3根，其余均为读写总线信号，每个读总线或写总线对应4096个地址的操作，极简情况下，总共5根线即可完成4096个读地址和4096个写地址的控制操作；实际产品可以根据需操作地址范围的实际情况，通过减少或增加总线读写信号线的数量，来实现对控制总线的简化和扩展。
综上所述，本实施例提供的板间控制方法，按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；基于所述目标地址对应的控制目标响应所述控制指令。板间控制总线所有的信号一对一连接，通过处理能力较低的芯片实现稳定高效的信号传输。
实施例三
图3为本发明实施例三提供的一种板间控制装置的结构方框图，本实施例可适用于多类型业务采集设备的公共板和采集板之间的控制和通信。
如图3所示，所述板间控制装置包括：
地址获取单元，用于按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；
指令发送单元，用于通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；
指令响应单元，用于基于所述目标地址对应的控制目标响应所述控制指令。
可选的，所述指令发送单元，包括：
指令发送模块，用于通过公共板的映射寄存器组中的双端口RAM的第一端口以并行信号的方式发送控制指令；
信号转换模块，用于在所述双端口RAM的第二端口将所述控制指令转换为串行信号发送到所述目标地址。
可选的，所述指令响应单元，包括：
第一响应模块，用于若所述控制指令为写指令，将所述写指令对应的写数据信号转换为并行信号并锁存后写入所述目标地址对应的控制目标；
第二响应模块，用于若所述控制指令为读指令，将所述目标地址对应的控制目标的状态数据通过所述双端口RAM发送到所述公共板。
可选的，所述第二响应模块，具体用于：
通过所述双端口RAM的第二端口以串行信号的方式发送所述目标地址对应的控制目标的状态数据。
综上所述，本实施例提供的板间控制装置，按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；基于所述目标地址对应的控制目标响应所述控制指令。板间控制总线所有的信号一对一连接，通过处理能力较低的芯片实现稳定高效的信号传输。在实际处理过程中，根据需操作地址范围的实际情况，通过减少或增加总线读写信号线的数量，来实现对控制总线的简化和扩展。
实施例四
图4为本发明实施例四提供的一种计算机设备的硬件结构示意图，如图4所示，本发明实施例四提供的计算机设备，包括一个或多个处理器410；
存储器420，用于存储一个或多个程序。处理器410和存储器420通过总线或其它方式连接。在图4中，处理器410的个数均为1个。
该节点设备中的存储器420作为一种计算机可读存储介质，可用于存储一个或多个程序，所述程序可以是软件程序、计算机可执行程序以及模块，如本发明实施例中板间控制方法对应的程序指令/模块(例如，图3所示的板间控制装置中的模块，包括：地址获取单元310、指令发送单元320和指令响应单元330)。处理器410通过运行存储在存储器420中的软件程序、指令以及模块，从而执行公共板和采集板之间的控制和数据传输，即实现上述方法实施例中的板间控制方法。
存储器420可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据设备的使用所创建的数据等。此外，存储器420可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器420可进一步包括相对于处理器410远程设置的存储器，这些远程存储器可以通过网络连接至设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
并且，当上述计算机设备所包括一个或者多个程序被所述一个或者多个处理器410执行时，程序进行如下操作：
按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；基于所述目标地址对应的控制目标响应所述控制指令。板间控制总线所有的信号一对一连接，通过处理能力较低的芯片实现稳定高效的信号传输。
此外，本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被控制装置执行时实现本发明实施例一或实施例二提供的板间控制方法，该方法包括：按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；基于所述目标地址对应的控制目标响应所述控制指令。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种板间控制方法，其特征在于，包括：
按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；
通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；
基于所述目标地址对应的控制目标响应所述控制指令。
2.根据权利要求1所述的方法，其特征在于，所述通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令，包括：
通过公共板的映射寄存器组中的双端口RAM的第一端口以并行信号的方式发送控制指令；
在所述双端口RAM的第二端口将所述控制指令转换为串行信号发送到所述目标地址。
3.根据权利要求2所述的方法，其特征在于，所述基于所述目标地址对应的控制目标响应所述控制指令，包括：
若所述控制指令为写指令，将所述写指令对应的写数据信号转换为并行信号并锁存后写入所述目标地址对应的控制目标；
若所述控制指令为读指令，将所述目标地址对应的控制目标的状态数据通过所述双端口RAM发送到所述公共板。
4.根据权利要求3所述的方法，其特征在于，所述将所述目标地址对应的控制目标的状态数据通过所述双端口RAM发送到所述公共板，具体为：
通过所述双端口RAM的第二端口以串行信号的方式发送所述目标地址对应的控制目标的状态数据。
5.一种板间控制装置，其特征在于，包括：
地址获取单元，用于按设定周期从公共板的地址空间中获取位于采集板的控制目标的目标地址；
指令发送单元，用于通过公共板的映射寄存器组中的双端口RAM向所述目标地址发送控制指令；
指令响应单元，用于基于所述目标地址对应的控制目标响应所述控制指令。
6.根据权利要求5所述的装置，其特征在于，所述指令发送单元，包括：
指令发送模块，用于通过公共板的映射寄存器组中的双端口RAM的第一端口以并行信号的方式发送控制指令；
信号转换模块，用于在所述双端口RAM的第二端口将所述控制指令转换为串行信号发送到所述目标地址。
7.根据权利要求6所述的装置，其特征在于，所述指令响应单元，包括：
第一响应模块，用于若所述控制指令为写指令，将所述写指令对应的写数据信号转换为并行信号并锁存后写入所述目标地址对应的控制目标；
第二响应模块，用于若所述控制指令为读指令，将所述目标地址对应的控制目标的状态数据通过所述双端口RAM发送到所述公共板。
8.根据权利要求7所述的装置，其特征在于，所述第二响应模块，具体用于：
通过所述双端口RAM的第二端口以串行信号的方式发送所述目标地址对应的控制目标的状态数据。
9.一种设备，其特征在于，所述设备包括：
一个或多个处理器，
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-4中任一所述的板间控制方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-4中任一所述的板间控制方法。
CN201710756941.1A 2017-08-29 2017-08-29 一种板间控制方法、装置、设备和存储介质 Active CN107562684B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710756941.1A CN107562684B (zh) 2017-08-29 2017-08-29 一种板间控制方法、装置、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710756941.1A CN107562684B (zh) 2017-08-29 2017-08-29 一种板间控制方法、装置、设备和存储介质

Publications (2)

Publication Number Publication Date
CN107562684A true CN107562684A (zh) 2018-01-09
CN107562684B CN107562684B (zh) 2018-09-21

Family

ID=60976299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710756941.1A Active CN107562684B (zh) 2017-08-29 2017-08-29 一种板间控制方法、装置、设备和存储介质

Country Status (1)

Country Link
CN (1) CN107562684B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281511A (zh) * 2007-04-02 2008-10-08 成都方程式电子有限公司 一种片上总线系统
CN102231886A (zh) * 2011-05-16 2011-11-02 铁道部运输局 Gsm-r网络接口监测系统
CN103218337A (zh) * 2013-03-13 2013-07-24 北京安拓思科技有限责任公司 基于wishbone总线实现主与主、从与从通信的片上系统和方法
CN103716398A (zh) * 2013-12-30 2014-04-09 北京奇虎科技有限公司 Cdn服务器的监控方法和监控系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281511A (zh) * 2007-04-02 2008-10-08 成都方程式电子有限公司 一种片上总线系统
CN102231886A (zh) * 2011-05-16 2011-11-02 铁道部运输局 Gsm-r网络接口监测系统
CN103218337A (zh) * 2013-03-13 2013-07-24 北京安拓思科技有限责任公司 基于wishbone总线实现主与主、从与从通信的片上系统和方法
CN103716398A (zh) * 2013-12-30 2014-04-09 北京奇虎科技有限公司 Cdn服务器的监控方法和监控系统

Also Published As

Publication number Publication date
CN107562684B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
CN100524252C (zh) 一种嵌入式系统芯片及数据读写处理方法
CN100414908C (zh) 一种支持虚拟接口的存储网络适配器
CN101866328B (zh) 一种自动访问的串行总线读写控制方法
KR101196547B1 (ko) 결정론적 ｓａｓ 검색 및 구성을 위한 방법
CN102761466B (zh) 一种ieee 1394 总线数据记录处理系统和方法
CN112269752B (zh) 一种PCIe虚拟通道的数据处理方法及相关装置
US9612934B2 (en) Network processor with distributed trace buffers
CN101194242A (zh) 存储器控制器和用于连接网络和存储器的方法
CN101308477A (zh) 系统总线的防死锁方法、装置及片上系统
CN105988905A (zh) 异常处理方法及装置
CN104951385B (zh) 动态可重构总线监听系统中的通道健康状态记录装置
CN101414283B (zh) 具有双控制器的存储服务装置及其高速缓存的镜射方法
CN110209605A (zh) Pcie总线网卡的寄存器读写方法和计算设备
CN105630727B (zh) 多SoC节点之间的访问方法、装置和系统
CN107562684B (zh) 一种板间控制方法、装置、设备和存储介质
CN116185499B (zh) 寄存器数据传输方法、寄存器缓存模块、智能设备和介质
CN103106177B (zh) 多核网络处理器的片上互联结构及其方法
CN116126763A (zh) 总线互联系统、数据处理方法、装置、电子设备及介质
CN114970428A (zh) 用于SoC中Flexray总线控制器的验证系统及方法
CN104572515B (zh) 跟踪模块、方法、系统和片上系统芯片
CN101488119B (zh) 地址译码方法、装置及单板
CN1790990B (zh) 基于地址空间访问的异步串行总线通信方法及从节点
CN101727375A (zh) 新世代周边连接接口的测试系统及其测试方法
CN105591729B (zh) 网络设备和用于网络设备中的时间戳获取方法
EP2574012A1 (en) Bus control device and bus control method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant