CN101281511A - 一种片上总线系统 - Google Patents
一种片上总线系统 Download PDFInfo
- Publication number
- CN101281511A CN101281511A CNA2007100650762A CN200710065076A CN101281511A CN 101281511 A CN101281511 A CN 101281511A CN A2007100650762 A CNA2007100650762 A CN A2007100650762A CN 200710065076 A CN200710065076 A CN 200710065076A CN 101281511 A CN101281511 A CN 101281511A
- Authority
- CN
- China
- Prior art keywords
- bus
- control
- module
- data
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
Abstract
本发明提供了一种片上系统，包括微处理器模块、可编程交叉总线仲裁模块、中断控制模块、直接存储控制模块，还包括控制总线和数据总线，所述控制总线与所述微处理器模块、所述可编程交叉总线仲裁模块、所述中断控制模块以及所述直接存储控制模块相连，用于传输系统控制信息；所述数据总线与所述可编程交叉总线仲裁模块、所述中断控制模块以及所述直接存储控制模块相连，用于传输数据信息；所述控制总线和所述数据总线在物理上分开并且相互独立。本发明提供的片上系统节约了片上资源，降低了研发成本，又能够保证同一时刻多个设备之间的高速数据传输，相对较低的总线频率使系统的功耗控制在合理范围内。
Description
技术领域
本发明属于集成电路设计领域，尤其涉及一种片上总线系统。
背景技术
目前，一个嵌入式硬件系统(片上系统)通常由微处理器模块、总线和各种设备模块组成。其中微处理器模块是整个系统的控制核心，它控制整个系统实时工作；总线是各个模块相互连接的桥梁，是系统内部信息传递的公共通路。微处理器模块和各种设备模块通过总线连接在一起，构成一个完整的嵌入式系统。
微处理器是嵌入式系统的核心部分，是整个系统的核心控制单元，从低端的4位、8位微处理器到高端的32位ARM系列，这些微处理器在嵌入式系统中都有广泛应用。
总线信息通常分为控制信息和数据信息两种，控制信息为各个设备间相互控制的信号，一般数据量较少，而数据信息为各个设备间传递的数据信号，一般数据量较大。在通常嵌入式硬件系统中，只有一条总线，微处理器模块、可编程总线仲裁模块、中断控制模块、直接存储控制模块、和其它各种设备模块以设备接口形式接入总线组成片上系统，如图1所示。在该系统中，中断控制模块和微处理器模块相连，微处理器模块通过总线和其它各种设备模块交互控制信息和数据信息，可编程总线仲裁模块、直接存储控制模块以及其它各种设备模块也通过总线来传输数据信息。可编程总线仲裁模块，控制总线信息传输，它响应主设备的信息传输请求，建立主从设备间的总线连接；直接存储控制模块，可以直接同设备模块进行大批量数据信息传输，以提升传输效率；中断控制模块接收和锁定各设备模块中断，并按优先级排序后向微处理器申请中断，以实现系统实时控制。控制信息和数据信息由总线分时复用传输，由同一个设备接口接入总线；主设备可以发起总线传输请求，从设备接收请求并响应，主从设备由设计者根据应用而定。
在图1中，设备接口A1所接设备为主设备a，设备接口B1所接设备为从设备x，设备接口A2所接设备为主设备b，设备接口B2所接设备为从设备y，工作流程如下：
步骤S110：主设备a向可编程总线仲裁模块发出请求，请求对从设备x进行数据传输；
步骤S111：从设备x空闲，可编程总线仲裁模块响应主设备a请求，建立主设备a和从设备x之间的数据连接；
步骤S112：开始数据传输a-x；
步骤S113：主设备b向可编程总线仲裁模块发出请求，请求对从设备y进行数据传输；
步骤S114：由于总线繁忙，而主设备b发出的请求不高于主设备a发出的请求，所以主设备b等待；
步骤S115：微处理器接到中断请求，暂停数据传输a-x，暂时断开主设备a和从设备x之间的总线连接；
步骤S116：微处理器获得总线控制权，通过总线处理中断事件；
步骤S117：中断处理完成，清除中断；
步骤S118：继续数据传输a-x；
步骤S119：数据传输a-x完成；
步骤S120：可编程总线仲裁模块断开主设备a和从设备x之间的总线连接；
步骤S121：主设备a数据传输完成；
步骤S122：可编程总线仲裁模块响应主设备b请求，建立主设备b和从设备y之间的数据连接；
步骤S123：开始数据传输b-y；
步骤S124：数据传输b-y完成；
步骤S125：可编程总线仲裁模块断开主设备b和从设备y之间的总线连接；
步骤S126：主设备b数据传输完成。
从上述步骤可以看出，在图1的系统中，在同一时间，只有一个主设备和一个从设备进行数据传输，总线利用率低。同时，微处理器在处理中断请求时将和设备竞争总线。
图1中系统性能的提升主要通过采用更高端的微处理器以及提高总线频率来实现。当需要大批量数据传输，尤其是多个设备同时有大批量数据传输要求时，总线负荷大幅度增加，如果总线性能不能有效提高，保证设备要求的最低传送时间，将导致系统不能正常工作。
但是，高端微处理器会占用较多的片上资源，增加系统成本、研发成本(研发或者购买授权)以及后期应用开发成本，同时总线频率提升过高时，系统功耗会大幅度增加。
所以，迫切需要一种既能满足大批量数据传输要求，又不会大幅度增加成本和功耗的嵌入式硬件系统。
发明内容
本发明提供了一种片上系统和信息传输及控制方法，旨在解决现有技术中不能实现多个设备之间的同时高速数据传输、提升系统或者总线性能导致成本和功耗大幅度增加的问题，提供了一种低成本、低功耗、高性能、易开发的片上系统和高效的信息传输及控制方法。
为了实现上述目的，本发明提供了一种片上系统，包括微处理器模块、可编程交叉总线仲裁模块、中断控制模块、直接存储控制模块，其特点在于，还包括控制总线和数据总线，
所述控制总线与所述微处理器模块、所述可编程交叉总线仲裁模块、所述中断控制模块以及所述直接存储控制模块相连，用于传输系统控制信息；
所述数据总线与所述可编程交叉总线仲裁模块、所述中断控制模块以及所述直接存储控制模块相连，用于传输数据信息；
所述控制总线和所述数据总线在物理上分开并且相互独立。
上述的系统，其特点在于，还包括数据总线/控制总线转换桥接模块，与所述数据总线和所述控制总线相连，用于所述微处理器模块通过所述控制总线访问所述数据总线。
上述的系统，其特点在于，所述系统进一步包括至少一个设备接口模块，所述设备接口模块与所述数据总线和所述控制总线相连，用于连接外部设备。
上述的系统，其特点在于，所述设备接口包括一个控制接口和至少一个数据接口。
上述的系统，其特点在于，所述微处理器模块是8051微处理器。
上述的系统，其特点在于，所述数据总线是高速交叉数据总线。
为了实现上述目的，本发明又提供了一种信息传输及控制方法，包括
数据信息传输步骤，包括：
步骤11，可编程总线仲裁模块通过数据总线接收到目标设备的总线连接请求；
步骤12，如果所述目标设备空闲，所述可编程总线仲裁模块响应所述总线连接请求，在所述数据总线上建立所述总线连接，否则将所述请求放入排队列表，直到所述目标设备空闲再建立所述总线连接；
步骤13，通过所述数据总线上的所述总线连接传输数据信息；
步骤14，传输完成，断开所述数据总线上的所述总线连接；
控制信息传输步骤，包括：
步骤21，微处理器模块通过控制总线接收系统请求信息；
步骤22，所述微处理器模块和中断控制模块处理所述系统请求信息；
步骤23，所述微处理器通过所述控制总线发送所述系统请求的响应。
上述的方法，其特点在于，还包括跨线访问步骤，数据总线/控制总线转换桥接模块接收所述数据总线上的信息，并通过所述控制总线将其发送至所述微处理器模块。
上述的方法，其特点在于，所述总线连接设计为一个或者多个，所述系统请求信息包括中断请求信息。
上述的方法，其特点在于，所述数据总线设计为高速交叉数据总线。
本发明提供的片上系统和方法采用8051微处理器，面积较高端微处理器小很多，可以节约片上资源，降低研发成本，同时两条不同总线的设计既优化了系统控制，使低性能的8051微处理器就能满足整个系统控制，又能够保证同一时刻多个设备之间的高速数据传输，相对较低的总线频率又使系统的功耗控制在合理范围内。
附图说明
图1是现有技术的片上系统结构框图；
图2是本发明的片上系统结构框图；
图3是本发明中数据总线中的数据传输工作时序图；
图4是本发明中断控制工作时序图。
具体实施方式
图2所示为本发明的片上系统结构框图，包括8051微处理器模块、可编程交叉总线仲裁模块、中断控制模块、直接存储控制模块、系统控制总线和高速交叉数据总线，以及其它设备模块以设备接口模块A1至An、B1至Bn形式描述。其中8051微处理器和中断控制模块相连，8051微处理器、可编程交叉总线仲裁模块、中断控制模块、直接存储控制模块，以及设备接口模块A1至An、B1至Bn中的控制接口与系统控制总线相连，而可编程交叉总线仲裁模块、中断控制模块、直接存储控制模块，以及设备接口模块A1至An、B1至Bn中的数据接口与高速交叉数据总线相连。系统控制总线，为一条普通总线，它结构简单，操作简便，易于8051微处理器控制，高速交叉数据总线可同时进行多路主/从设备间的数据传输，两条总线分开、相互独立放置，并且各自传输不同的信息，高速交叉数据总线传输数据以及数据传输前总线建立、传输后总线断开相关的请求、响应信息，系统控制总线传输与系统控制相关的信息，比如寄存器状态和中断信息等等。另外系统还包括数据总线/控制总线转换桥接模块，当8051微处理器需要访问数据总线时，该模块能简单有效的完成数据总线和控制总线之间的转换，实现跨总线的信息传递。
如图2所示，该片上系统根据两条总线可以大致划分为两个部分：8051微处理器、系统控制总线、各设备控制接口、中断控制模块为该片上系统控制部分；高速交叉数据总线、可编程交叉总线仲裁模块、直接存储控制模块、各设备数据接口为该片上系统的数据传输部分。
下面的示例中，设备接口A1所接设备为主设备a，设备接口A2所接设备为主设备b，设备接口A3所接设备为主设备c，设备接口B1所接设备为从设备x，设备接口B2所接设备为从设备y，所接设备没有示出。
数据信息传输部分工作流程为：
步骤S210：主设备a向可编程交叉总线仲裁模块发出请求，请求对从设备x进行数据传输；
步骤S211：从设备x空闲，可编程交叉总线仲裁模块响应主设备a请求，建立主设备a和从设备x之间数据连接；
步骤S212：开始数据传输a-x；
步骤S213：主设备b和主设备c同时向可编程交叉总线仲裁模块发出请求，请求对从设备y进行数据传输；
步骤S214：从设备y空闲，因主设备b优先级较主设备c高，仲裁模块响应主设备b请求，建立主设备b和从设备y之间的数据连接；
步骤S215：开始数据传输b-y；
步骤S216：数据传输b-y完成；
步骤S217：可编程交叉总线仲裁模块断开主设备b和从设备y总线连接；
步骤S218：主设备b数据传输请求任务完成；
步骤S219：可编程交叉总线仲裁模块响应主设备c请求，建立主设备c和从设备y之间的数据连接；
步骤S220：数据传输c-y完成；
步骤S221：可编程交叉总线仲裁模块断开主设备c和从设备y之间的总线连接；
步骤S222：主设备c数据传输请求任务完成；
步骤S223：数据传输a-x完成；
步骤S224：可编程交叉总线仲裁模块断开主设备a和从设备x之间的总线连接；
步骤S225：主设备a数据传输请求任务完成。
上述的流程中，主设备通过仲裁模块向从设备发出数据传输申请，如果该从设备空闲，仲裁模块立刻响应主设备申请并建立该主设备和该从设备间数据连接，直至数据传输完成；若该从设备已经与其它主设备建立连接，仲裁模块不会响应主设备，主设备可以取消该次请求或者等从设备空闲后仲裁模块发出响应再进行数据传输。同一时刻多个不同的主设备可以和多个不同的空闲从设备建立数据传输，若有不同主设备对同一从设备进行数据传输请求，将按可编程交叉总线仲裁模块设定优先级顺序排序，优先级较高的设备将获得总线使用权。
上述数据传输流程将在高速交叉数据总线中实现，总线时序如图3所示，各请求信号和响应信号时序如下：
1、主设备a向可编程交叉总线仲裁模块发出请求，请求对从设备x进行数据传输；
2、从设备x空闲，可编程交叉总线仲裁模块响应主设备a请求，建立主设备a和从设备x之间数据连接；
3、开始数据传输a-x；
4、数据传输a-x完成；
5、可编程交叉总线仲裁模块断开主设备a和从设备x之间的总线连接；
6、主设备a数据传输请求任务完成；
7、主设备b和主设备c同时向可编程交叉总线仲裁模块发出请求，请求对从设备y进行数据传输；
8、从设备y空闲，因主设备b优先级较主设备c高，仲裁模块响应主设备b请求，建立主设备b和从设备y之间的数据连接；
9、开始数据传输b-y，此时，数据传输a-x和b-y同时进行；
10、数据传输b-y完成；
11、可编程交叉总线仲裁模块断开主设备b和从设备y总线连接；
12、主设备b数据传输请求任务完成；
13、主设备c和主设备b同时向可编程交叉总线仲裁模块发出请求，请求对从设备y进行数据传输；
14、因主设备c优先级较主设备b低，待数据传输b-y结束后，可编程交叉总线仲裁模块响应主设备c请求，建立主设备c和从设备y之间的数据连接；
15、开始数据传输c-y，此时，数据传输a-x和c-y同时进行；
16、数据传输c-y完成；
17、可编程交叉总线仲裁模块断开主设备c和从设备y之间的总线连接；
18、主设备c数据传输请求任务完成。
系统中断控制处理流程如下：
步骤S310：8051微处理器收到中断请求；
步骤S311：8051响应中断请求后，通过系统控制总线处理中断事件；
步骤S312：8051微处理器通过系统控制总线清除中断请求。
上述流程的总线时序如图4所示，其中中断1优先级高于中断2，各工作时序如下：
1、中断1和中断2同时发出请求；
2、中断控制模块锁定中断1和中断2请求；
3、由于中断1优先级高于中断2，中断控制模块优先向8051微处理器申请中断1请求，8051微处理器响应后进入中断1处理程序，通过系统控制总线对中断事件1进行实时处理；
4、由于中断2已有请求被锁定且未清除，该次请求被忽略；
5、中断1处理完成，8051微处理器通过系统控制总线清除中断1；
6、中断控制模块解除中断1锁定；
7、中断1处理完成，中断控制模块向8051微处理器申请中断2请求，8051微处理器响应后进入中断2处理程序，通过系统控制总线对中断事件2进行实时处理；
8、中断2处理完成，8051微处理器清除中断2；
9、中断控制模块解除中断2锁定。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1. 一种片上系统，包括微处理器模块、可编程交叉总线仲裁模块、中断控制模块、直接存储控制模块，其特征在于，还包括控制总线和数据总线，
所述控制总线与所述微处理器模块、所述可编程交叉总线仲裁模块、所述中断控制模块以及所述直接存储控制模块相连，用于传输系统控制信息；
所述数据总线与所述可编程交叉总线仲裁模块、所述中断控制模块以及所述直接存储控制模块相连，用于传输数据信息；
所述控制总线和所述数据总线在物理上分开并且相互独立。
2. 根据权利要求1所述的系统，其特征在于，还包括数据总线/控制总线转换桥接模块，与所述数据总线和所述控制总线相连，用于所述微处理器模块通过所述控制总线访问所述数据总线。
3. 根据权利要求1所述的系统，其特征在于，所述系统进一步包括至少一个设备接口模块，所述设备接口模块与所述数据总线和所述控制总线相连，用于连接外部设备。
4. 根据权利要求3所述的系统，其特征在于，所述设备接口包括一个控制接口和至少一个数据接口。
5. 根据权利要求1所述的系统，其特征在于，所述微处理器模块是8051微处理器。
6. 根据权利要求1所述的系统，其特征在于，所述数据总线是高速交叉数据总线。
7. 一种如权利要求1所述的片上系统的信息传输及控制方法，其特征在于，包括
数据信息传输步骤，包括：
步骤11，可编程总线仲裁模块通过数据总线接收到目标设备的总线连接请求；
步骤12，如果所述目标设备空闲，所述可编程总线仲裁模块响应所述总线连接请求，在所述数据总线上建立所述总线连接，否则将所述请求放入排队列表，直到所述目标设备空闲再建立所述总线连接；
步骤13，通过所述数据总线上的所述总线连接传输数据信息；
步骤14，传输完成，断开所述数据总线上的所述总线连接；
控制信息传输步骤，包括：
步骤21，微处理器模块通过控制总线接收系统请求信息；
步骤22，所述微处理器模块和中断控制模块处理所述系统请求信息；
步骤23，所述微处理器通过所述控制总线发送所述系统请求的响应。
8. 根据权利要求7所述的方法，其特征在于，还包括跨线访问步骤，数据总线/控制总线转换桥接模块接收所述数据总线上的信息，并通过所述控制总线将其发送至所述微处理器模块。
9. 根据权利要求7所述的方法，其特征在于，所述总线连接设计为一个或者多个，所述系统请求信息包括中断请求信息。
10. 根据权利要求7所述的方法，其特征在于，所述数据总线设计为高速交叉数据总线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100650762A CN101281511A (zh) | 2007-04-02 | 2007-04-02 | 一种片上总线系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100650762A CN101281511A (zh) | 2007-04-02 | 2007-04-02 | 一种片上总线系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101281511A true CN101281511A (zh) | 2008-10-08 |
Family
ID=40013992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100650762A Pending CN101281511A (zh) | 2007-04-02 | 2007-04-02 | 一种片上总线系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101281511A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937412A (zh) * | 2010-09-14 | 2011-01-05 | 硅谷数模半导体（北京）有限公司 | 一种片上系统及其访问方法 |
| CN101753393B (zh) * | 2008-12-19 | 2011-12-07 | 中国科学院沈阳自动化研究所 | 基于iec61158标准现场总线的通信芯片架构 |
| CN103166821A (zh) * | 2011-12-12 | 2013-06-19 | 深圳市华为安捷信电气有限公司 | 实现串口通信的方法、设备及系统 |
| CN103782551A (zh) * | 2011-09-14 | 2014-05-07 | 日本电气株式会社 | 网络系统 |
| CN107391413A (zh) * | 2017-07-21 | 2017-11-24 | 南京华捷艾米软件科技有限公司 | 同步零等待总线及其访问方法 |
| CN107562684A (zh) * | 2017-08-29 | 2018-01-09 | 广州市天正通信有限公司 | 一种板间控制方法、装置、设备和存储介质 |
-
2007
- 2007-04-02 CN CNA2007100650762A patent/CN101281511A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101753393B (zh) * | 2008-12-19 | 2011-12-07 | 中国科学院沈阳自动化研究所 | 基于iec61158标准现场总线的通信芯片架构 |
| CN101937412A (zh) * | 2010-09-14 | 2011-01-05 | 硅谷数模半导体（北京）有限公司 | 一种片上系统及其访问方法 |
| CN101937412B (zh) * | 2010-09-14 | 2013-03-20 | 硅谷数模半导体（北京）有限公司 | 一种片上系统及其访问方法 |
| CN103782551A (zh) * | 2011-09-14 | 2014-05-07 | 日本电气株式会社 | 网络系统 |
| CN103782551B (zh) * | 2011-09-14 | 2017-05-31 | 日本电气株式会社 | 网络系统 |
| CN103166821A (zh) * | 2011-12-12 | 2013-06-19 | 深圳市华为安捷信电气有限公司 | 实现串口通信的方法、设备及系统 |
| CN107391413A (zh) * | 2017-07-21 | 2017-11-24 | 南京华捷艾米软件科技有限公司 | 同步零等待总线及其访问方法 |
| CN107562684A (zh) * | 2017-08-29 | 2018-01-09 | 广州市天正通信有限公司 | 一种板间控制方法、装置、设备和存储介质 |
| CN107562684B (zh) * | 2017-08-29 | 2018-09-21 | 广州市天正通信有限公司 | 一种板间控制方法、装置、设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101281511A (zh) | 一种片上总线系统 | |
| CN100468378C (zh) | Spi设备通信电路 | |
| CN105657639A (zh) | 双模设备及其实现同时通信的方法 | |
| CN112231260B (zh) | 一种基于动态优先级的抢占式多主rs485总线通讯方法 | |
| CN1051994A (zh) | 数据传送操作透明抢占的总线主接口电路 | |
| CN1696917A (zh) | 主从系统中直接内存存取控制器及总线结构 | |
| CN113609039A (zh) | 一种边缘控制器主板、边缘控制器及数据处理方法 | |
| CN103488605A (zh) | 多处理器并行通讯的总线架构 | |
| CN102324126A (zh) | 门禁控制器及环形门禁系统 | |
| CN100541464C (zh) | 双总线无缝式自切换的方法 | |
| CN102445981A (zh) | 数据传输系统以及数据传输方法 | |
| CN1020814C (zh) | 使多总线多处理器系统解除阻断的方法 | |
| CN214751843U (zh) | 一种看门狗监控系统 | |
| CN112148663A (zh) | 一种数据交换芯片及服务器 | |
| CN1921476A (zh) | 用于窄带通信设备之间的业务级联方法及级联系统 | |
| CN205318374U (zh) | 一种rs-232串口的冗余电路 | |
| CN108984445A (zh) | 使用jesd204b数字接口的数据传输芯片及数据传输方法 | |
| CN111427830A (zh) | 一种数据处理方法及处理器 | |
| CN105425654B (zh) | Pas100控制系统的智能通信模块及其处理方法 | |
| CN202906949U (zh) | 一种rs485双主机通讯透传模块 | |
| CN202748784U (zh) | 一种3取2或2取2控制系统中的16位多总线电路 | |
| CN205594375U (zh) | 一种基于plc的通信系统 | |
| CN102682739B (zh) | 电视墙系统及其控制方法 | |
| CN1365060A (zh) | 多总线系统中提高桥接效率的方法与多端口pci桥结构 | |
| CN201465098U (zh) | 一种多通道交叉的dma |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081008 |