CN107561917A - 数字时间转换器系统及方法 - Google Patents

数字时间转换器系统及方法 Download PDF

Info

Publication number
CN107561917A
CN107561917A CN201710447746.0A CN201710447746A CN107561917A CN 107561917 A CN107561917 A CN 107561917A CN 201710447746 A CN201710447746 A CN 201710447746A CN 107561917 A CN107561917 A CN 107561917A
Authority
CN
China
Prior art keywords
signal
thermometer
bit
array
switched capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710447746.0A
Other languages
English (en)
Inventor
G·Y·帕拉斯卡斯
P·马多格里奥
P·普赖勒
R·巴宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN107561917A publication Critical patent/CN107561917A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种数字时间转换器(DTC)。DTC包括查找表、分频器、温度计阵列和开关电容器阵列。查找表配置为基于输入信号的温度计比特位生成一个或多个校正。分频器配置为基于一个或多个校正从振荡器信号生成多个分频器信号。温度计阵列配置为基于一个或多个校正从多个分频器信号生成中间近似值信号。开关电容器阵列配置为基于一个或多个校正和输入信号的开关电容器比特位从中间近似值信号生成数字延迟信号。

Description

数字时间转换器系统及方法
背景技术
数字时间(digital to time)转换器(DTC)通常用于射频(RF)收发器和类似系统。例如，DTC用于基于数字输入来生成参考信号的时间延迟。
DTC有三个显著特征：量化分辨率、频率范围和功耗。量化分辨率确定DTC能够生成的两个延迟的最小差值。频率范围是DTC能够产生的频率之间的差值。功耗是DTC在操作期间消耗的功率的量。
这些特征往往彼此相矛盾。例如，获得更精细的量化分辨率通常会增加功耗。
需要一种用于在合适的频率范围和功耗下获得相对精细的量化分辨率的技术。
附图说明
图1是示出利用开关电容器的数字时间转换器(DTC)系统100的示图。
图2是示出用于二进制反相器阵列和开关电容器阵列的量化步长的示图。
图3是示出用于使用开关电容器阵列生成数字延迟的数字时间转换器(DTC)的部分300的示图。
图4是使用具有开关电容器阵列的DTC的发送器400的示图。
图5是示出示例性用户设备或移动通信器件500的示图。
图6是示出使用开关电容器阵列来操作数字时间转换器(DTC)的方法600的流程图。
具体实施方式
参考附图描述本发明的系统和方法，其中，相同的附图标记通篇用于指代相同的元件，并且其中，示出的结构和器件不一定按比例绘制。
现在将参考附图描述本发明，其中，相同的附图标记通篇用于指代相同的元件，并且其中，示出的结构和器件不一定按比例绘制。如本文所使用的，术语“组件”、“系统”、“接口”等意图指代计算机相关实体、硬件、软件(例如，执行中)和/或固件。例如，组件可以是处理器(例如，微处理器、控制器或其他处理器件)、在处理器上运行的进程、控制器、对象、可执行文件、程序、存储器件、计算机、平板电脑、电子电路和/或具有处理器件的移动电话。作为说明，在服务器上运行的应用程序和服务器也可以是组件。一个或多个组件可以存在于进程内，并且组件可以被本地化在一个计算机上和/或分布在两个或更多个计算机之间。这里可以描述元件的集合或其它组件的集合，其中，术语“集合”可以解释为“一个或多个”。
此外，例如，这些组件可以从其上存储有各种数据结构(例如带有模块)的各种计算机可读存储介质执行。组件可以通过本地和/或远程进程进行通信，例如根据具有一个或多个数据分组(例如，来自通过信号与本地系统、分布式系统中和/或网络(例如，因特网、局域网、广域网或与其它系统类似的网络)上的另一组件进行交互的一个组件的数据)的信号。
作为另一示例，组件可以是具有由电气或电子电路操作的机械部件提供的特定功能的装置，其中，电气或电子电路可以通过由一个或多个处理器执行的软件应用或固件应用来操作。一个或多个处理器可以位于装置内部或外部，并且可以执行软件或固件应用的至少一部分。作为又一示例，组件可以是通过电子组件提供特定功能而不使用机械部件的装置；电子组件中可以包括一个或多个处理器以执行至少部分地赋予电子组件功能的软件和/或固件。
使用“示例性”这个词意图以具体方式呈现概念。如本申请中所使用的，术语“或”意图表示包容性的“或”而不是排他性的“或”。也就是说，除非另有说明或从上下文中清楚，“X采用A或B”意图表示任何自然包容性排列。也就是说，如果X采用A；X采用B；或X采用A和B两者，则在任何前述情况下都满足“X采用A或B”。另外，本申请和所附权利要求中使用的冠词“一个”和“一种”通常应被解释为意指“一个(种)或多个(种)”，除非另有说明或上下文中清楚地指向单数形式。此外，对于具体实施方式和权利要求中使用术语“包括”、“含有”、“有”、“具有”、“带有”或其变体的范围，这些术语意图为包容性的，与术语“包含”的方式类似。
如本文所使用的，术语“电路”可指代部分或包括执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、处理器(共用、专用或组)和/或存储器(共用、专用或组)以及提供所描述功能的组合逻辑电路和/或其它合适的硬件组件。在一些实施例中，电路可实施在一个或多个软件或固件模块中，或者可通过一个或多个软件或固件模块来实施与电路相关联的功能。在一些实施例中，电路可包括硬件中至少部分可操作的逻辑。
数字时间转换器(DTC)基于延迟将数字输入、代码或信号转换为模拟时间。延迟应用于边沿/转变处(0至Vcc或Vcc至0)取决于数字输入的信号。DTC也称为数字延迟发生器。通常，DTC提供用于触发、同步、延迟和门控事件的精确延迟。附加地，DTC可以用于针对极性发射器、针对接收器中的本机振荡器(LO)信号生成、在锁相环(PLL)内部等生成相位调制信号。
DTC有若干显著特征：量化分辨率、频率范围、延迟范围和功耗。量化分辨率确定DTC能够生成的时间差值或差异有多小。功耗是DTC在操作期间消耗的功率的量。延迟范围是DTC能够生成的最大延迟。
使用多模分频器(MMD)、温度计边缘插值器(thermometric edge interpolator)阵列和二进制部(section)或单元，以分段方式实施一些DTC。MMD提供粗略的步长(step)。温度计阵列用于获得更小的步长，二进制部获得最终选择的分辨率。
二进制部有时是基于反相器的，并且通常具有大的非线性步长变化，并且甚至可以是非单调性的。为了克服这一点，一种方法利用更大的温度计阵列来覆盖更多的比特位和更小的二进制部。然而，使用更多的温度计比特位来维持相同的分辨率会增加功耗，并会在DTC中生成动态误差。另一种方法使用更大的二进制部，但是调整基于反相器的二进制部中使用的反相器等的器件长度和宽度以尝试减小二进制部中的变化。然而，调整器件长度和宽度可能是不可行的，例如对于小型14纳米器件。
基于反相器的二进制部的另一问题在于，预失真需要说明二进制部的非线性变化。预失真试图缓解生成的延迟或信号中的失真。为了说明二进制变化，针对预失真，二进制变化需要相对大的查找表。
公开了针对DTC的各种实施例，该DTC包括相对小的电容器的阵列，可以导通和断开该电容器的阵列以获得具有合适的量化分辨率的所选择的延迟。与基于反相器的二进制部不同，小电容器阵列在单元(cell)之间具有最小的变化。此外，小电容器的阵列允许使用相对更小的温度计阵列(thermometric array)，这减小了功耗。
在一个示例中，在基于极性调制器的发射器的相位生成部分中使用利用小电容器阵列的DTC。DTC用于利用相位信息调制本机振荡器(LO)信号。功率放大器调制相位调制LO信号的幅值。附加地，利用小电容器阵列的DTC可以用于针对极性发射器、针对接收器中的本机振荡器(LO)信号生成、在锁相环(PLL)内部等生成相位调制信号。
图1是示出利用开关电容器的数字时间转换器(DTC)系统100的示图。DTC(也称为数字时间延迟)系统100减少功耗，同时提供相对精细的量化分辨率。系统100也可以配置为装置。
以稍微简化的样式提供系统100以便于理解。应当理解，可以想到合适的变化。
DTC系统100接收输入信号116，并且基于输入信号或代码116生成数字延迟或数字时间延迟114。根据输入信号116，延迟应用于边沿/转变处(0至Vcc(电源电压)和Vcc至0)。DTC系统100利用振荡器信号136。输入信号116是数字信号，而延迟114是模拟信号并且基于输入信号116。输入信号116包括例如整个DTC输入信号，包括MMD信号、DCEI信号和开关电容器信号。DTC系统100可以在千兆赫(GHz)范围内的频率(包括例如高达6GHz的频率)下工作。
系统100包括多模分频器(MMD)102、温度计阵列104和开关电容器阵列106。附加地，系统100利用查找表108。
LUT 108由输入信号的比特位的一部分引用或访问。所使用的部分被称为温度计比特位118。LUT 108配置为提供包括温度计校正A、反二进制延迟校正B和残差校正C的校正。反二进制延迟校正B也可以称为精细延迟校正。一个或多个校正也可以称为和/或用作系数、因子、参数等。一个或多个校正用于基于PVT变化等调整至MMD 102、阵列104和开关电容器阵列106的输入信号。
LUT 108包括配置为响应于温度计比特位118而提供温度计校正A的第一表1081。LUT 108还包括配置为响应于温度计比特位118而提供反二进制延迟校正B的第二表1082。校正B与二进制延迟步长的倒数成比例。附加地，LUT 108包括配置为响应于温度计比特位118而提供残差校正C的第三表1083。在一个示例中，第一表1081配置为256×4比特位阵列，第二表1082配置为256×4比特位阵列，以及第三表1083配置为256×7比特位阵列。
MMD 102基于MMD输入124和振荡器信号136生成数字延迟110的粗略近似值。MMD102基于MMD输入124对振荡器信号136进行划分。MMD输入124为输入信号116的导出的更高阶比特位122和来自查找表108的第一表1081的温度计校正A。
在一个示例中，MMD包括配置为接收MMD输入124的解码器。解码器配置为对MMD输入124进行解码。
MMD 102示出为生成粗略近似值，然而应当理解，可以利用其它合适的电路和/或组件来生成粗略近似值110。MMD 102为配置为生成粗略近似值110的合适的粗略延迟组件的示例。例如，可以使用多路复用器和/或相位多路复用器代替MMD 102来生成粗略近似值110。
第一求和组件130将来自第一查找表1081的温度计校正A与更高阶比特位122组合以生成MMD输入124。求和组件130还提供温度计输入126。在一个示例中，终端或节点耦合至求和组件130的输出端，并且进一步配置为提供MMD输入124和温度计输入126。
温度计阵列104配置为从MMD 102接收粗略近似值110，并且基于温度计输入信号126生成中间近似值112。粗略近似值110包括来自MMD 102的多个信号。中间近似值112具有比粗略近似值110更精细的量化分辨率。在一个示例中，中间近似值112具有488飞秒(fs)量化分辨率。
在一个示例中，温度计阵列104包括反相器阵列。温度计阵列104(也称为DCEI温度计阵列)可以包括具有类似和合适功能的其它组件和电路。阵列104的驱动强度取决于有多少反相器是工作的(active)。
在图3所示和下面进一步详细说明的一个示例或实施例中，温度计阵列104包括2^N个反相器，这里，每一个都可以连接至粗略近似值110的MMD1或MMD2。取决于有多少温度计反相器连接至MMD1和MMD2中的每一个，在MMD1与MMD2之间生成插值延迟(interpolateddelay)。例如，如果阵列104中的所有反相器都连接至MMD1，则阵列输出跟随MMD1，如果一半连接至MMD1，而另一半连接至MMD2，则在MMD1与MMD2之间的近似一半处获得边沿。此外，如果阵列104中的所有反相器都连接至MMD2，则阵列输出跟随MMD2。连接至每一个的反相器的数量取决于温度计输入信号126。
与开关电容器阵列106和/或其它类型的阵列相比，温度计阵列104使用每增加量化比特位(bit of quantization)都递增的更大的功率。因此，温度计阵列104的比特位数或大小相对较低。在一个示例中，阵列104具有7比特位的大小，并且DTC系统100依赖于开关电容器阵列以提供4个附加比特位的分辨率。本示例利用比所有温度计阵列小得多的功率来提供所有11比特位的分辨率。
可以使用合适的技术对温度计阵列104的输出(中间近似值112)进行修改。在一个示例中，耦合至地的电容器配置为集成温度计反相器的电流以生成延迟边沿。
第二组件132配置为将反二进制延迟校正B与信号120相乘/组合或相加。组件132的输出与残差校正C相加或相乘以在第三组件134处生成选择信号128。选择信号128也称为开关电容器信号或精细延迟控制/信号。
使用反二进制延迟校正B、残差校正C和信号120获得选择信号128。在一个示例中，第二分量132将反二进制延迟校正B与信号120相乘，然后第三组件134添加残差校正C以获得选择信号128。在另一个示例中，第二组件132将反二进制延迟校正B与信号120相加，然后第三组件134将和与残差校正C相乘以获得选择信号128。因此，在第一示例中，第二组件132配置为乘以其输入并将结果提供为其输出，并且第三组件134配置为对其输入进行相加/求和并且提供该和作为其输出。在第二示例中，第二组件132配置为对其输入进行求和并在其输出端处提供该和，并且第三组件134配置为乘以其输入并在其输出处提供结果。
开关电容器阵列106配置为基于开关电容器选择信号128从中间近似值信号112生成数字延迟114。数字延迟114包括边沿/转变延迟(包括0至Vcc(电源电压)和Vcc至0)。由于使用开关电容器，所以阵列106的步长之间的变化是相对线性的。例如，数字延迟114具有相对精细的量化，例如30.5fs。
开关电容器阵列106包括基于金属氧化物半导体(MOS)器件、相互交叉金属、金属绝缘体金属(MIM)等的电容器。为了获得阵列106的精细分辨率，电容器的大小相对较小。在一个示例中，电容器的大小设定为大约0.2毫微微法拉(fF)。
开关电容器阵列106包括配置为对开关电容器选择信号128进行解码的电容器解码器。在一个示例中，用于阵列106的电容器解码器为覆盖比特位<5：0>的6比特位解码器。电容器解码器配置为选择和/或激活哪些电容器通过阵列106连接至路径或线路。
在一个示例中，输入信号116具有表示为<14：0>的15比特位。温度计比特位118包括比特位<11：4>，并用于引用或查找LUT 108中的条目。MMD输入124包括更高比特位<14:11>。温度计阵列104输入126也是温度计比特位<10：4>。第一求和组件130的输入122包括比特位<14：4>。至第二求和/乘法器部件132的输入120包括比特位<3：0>。至第三求和组件134的输入包括比特位<7：0>。用于开关电容器阵列的输入信号128可以包括用于PVT覆盖的额外的比特位，例如比特位<5：0>，其将在至第三求和组件134的输出端处需要比特位<5：0>。
因此，DTC系统100减小功耗，同时提供相对精细的量化分辨率。开关电容器阵列提供精细的量化分辨率，与基于反相器的二进制阵列相比为相对线性的，以及减小功耗。仅使用输入信号116的一部分(温度计信号118)生成校正A、B和C。因此，与其它数字延迟系统和布置相比，LUT 108的大小可以相对较小。
应当理解，可以想到系统100的合适的变化。例如，可以利用阵列104和106以及MMD102的各种大小。
图2是示出二进制反相器阵列和开关电容器阵列的量化步长的示图。该示图仅用于说明的目的。
第一部分201示出来自二进制反相器的数字延迟输出信号。利用第一温度计步长(thermometric step)203和第二温度计步长205示出数字延迟输出信号。其间示出三个二进制步长(binary step)。在一个示例中，从第一步长203开始到第二温度计步长205，二进制步长位于1/4(0.25x)处、1/2(0.5x)处和3/4(0.75x)处。可以看出，二进制步长之间基本存在差异或非线性。这种非线性通常需要校正。二进制非线性校正会需要比用于LUT 108的更大的查找表。
针对使用例如阵列106的开关电容器阵列来代替二进制反相器阵列的数字延迟输出信号示出第二部分202。利用第一温度计步长204和第二温度计步长206示出数字延迟输出信号。其间示出三个开关电容器步长。在一个示例中，从第一步长204开始到第二温度计步长206，开关电容器步长位于1/4(0.25x)处、1/2(0.5x)处和3/4(0.75x)处。可以看出，步长之间基本存在线性。当与基于反相器的二进制部相比时，该线性通常不需要校正并且允许大小更小的查找表，例如LUT 108。
图3是示出用于使用开关电容器阵列生成数字延迟的数字时间转换器(DTC)的部分300的示图。部分300可以与系统100一起使用，并且更详细地描述以便于理解。应当理解，可以想到合适的变化。
部分300包括温度计阵列104，该温度计阵列从多模分频器(MMD)(例如上述MMD102)并行接收多个信号110。多个信号包括图1及以上描述的粗略输出信号110。
温度计阵列104包括温度计反相器的阵列。温度计阵列104(也称为DCEI温度计阵列)可以包括具有类似和合适功能的其它组件和电路。阵列104的驱动强度取决于有多少反相器是工作的。在一个示例或实施例中，温度计阵列104包括2^N个反相器，这里，每一个都可以连接至粗略近似值110的MMD1或MMD2。取决于有多少温度计反相器连接至MMD1和MMD2中的每一个，在MMD1与MMD2之间生成插值延迟。例如，如果阵列104中的所有反相器都连接至MMD1，则阵列输出跟随MMD1，如果一半连接至MMD1，而另一半连接至MMD2，则在MMD1与MMD2之间的近似一半处获得边沿。此外，如果阵列104中的所有反相器都连接至MMD2，则阵列输出跟随MMD2。连接至每一个的反相器的数量取决于温度计输入信号126。温度计反相器的输出端连接在一起以提供中间近似值。
可以使用合适的技术对温度计阵列104的输出(中间近似值112)进行修改。在一个示例中，耦合至地的电容器330配置为集成温度计反相器的电流以生成延迟边沿。
部分300还包括开关电容器阵列106。阵列106包括相对小的电容器。小电容器配置为具有大小足够小的单位电容器以达到选择的分辨率，例如30fs。
开关电容器阵列106可以直接连接至温度计阵列104的输出端，如图3所示。在其它示例中，缓冲器和/或其它组件可以缓冲或存储温度计阵列104的输出。
阵列106的小电容器可单独选择以被激活/连接至其输出端或者从其输出端停用/断开。在一个示例中，阵列106的每一个电容器或单元包括开关，该开关可以被激活、连接至阵列106的输出端或从阵列106的输出端停用或断开。每一个电容器或单元的开关都配置为接收配置为选择/激活电容器或者取消选择/停用电容器的控制信号。
开关电容器输入信号128(也称为精细延迟控制/信号)被解码并用于选择性地激活电容器的一部分。所有电容器都接通/激活时的总附加延迟由DTC的温度计步长确定或确定为DTC的温度计步长。额外的电容器/单元(cell)可以用于提供工艺、电压和温度变化(PVT)的适当覆盖范围。
开关电容器解码器332配置为接收精细延迟信号128并生成一个或多个电容器控制信号以激活/连接阵列106的各个电容器至阵列106的输出端。
开关电容器阵列106可以允许在14纳米(nm)器件中实施，这里，不需要长度调节。阵列106还减少了所需的温度计比特位的数量，这降低了功耗和误差，例如动态误差。
开关电容器阵列106的改善的线性度简化了非线性校正。因此，用于校正的查找表的大小可以是使用二进制反相器获得相同分辨率的类似DTC的大小的1/16。
图4是使用具有开关电容器阵列的DTC的发射器400的示图。为了说明的目的而提供发射器400，但是应当理解，允许变化。
发射器400包括数字信号处理(DSP)组件402、相位组件404、DTC 406、锁相环(PLL)412、RF数模转换器(DAC)408和功率放大器410。
DSP 402将数据或信号转换为相位信号和幅值信号。相位组件404转变相位信号并将相位信号提供至DTC 406。
DTC 406在其一个输入端上接收PLL信号并且在其另一输入端上接收相位信号(码字)。PLL 412生成PLL信号。DTC 406生成提供至RFDAC 408的输出。所生成的输出具有选择的精细量化分辨率。在一个示例中，分辨率约为30.5fs，但是可以选择其它合适的分辨率。
DTC 406包括开关电容器阵列，例如以上以及图1和图3中所描述的开关电容器阵列106。开关电容器阵列提供基本线性的电容器步长，例如以上关于图2所示。此外，开关电容器阵列允许选择的精细分辨率，同时减少功耗。由于开关电容器阵列的线性，所以DTC406还利用大小更小的查找表。
RFDAC使用转换器输出信号将幅值信号转换为RF信号。因此，RF信号包括幅值调制信息和相位调制信息两者。RF信号由功率放大器410放大，并且可以被提供用于例如通过天线进行发送。
与其它类型的DTC相比，DTC 406为转换器输出提供了增强的线性度、更精细的量化分辨率和更低的功耗。结果，以增强的线性度和分辨率生成RF信号。
为了说明的目的，在发射器400内示出DTC 406。还可以想到，可以在具有用于生成本机振荡器(LO)信号的接收器的其它示例或实施例中使用DTC 406。
图5是示出如上所述可以与数字时间转换器、发射器和/或其变体的一个或多个方面一起使用的示例性用户设备或移动通信器件500的示图。
移动通信器件500例如包括：数字基带处理器502，其可以耦合至数据储存器或存储器503；前端504(例如，RF前端、声学前端或其它类似的前端)；以及用于连接至多根天线5061至506k(k为正整数)的多个天线端口507。天线5061至506k可以从一个或多个无线器件(例如，接入点、接入终端、无线端口、路由器等，其可以在经由网络器件生成的无线电接入网络或其它通信网络内进行操作)接收信号并将信号发送至一个或多个无线器件。用户设备500可以是用于传送RF信号的射频(RF)器件、用于传送声信号的声学器件或任何其它信号通信器件(例如，计算机、个人数字助理、移动电话或智能电话、平板电脑、调制解调器、笔记本、路由器、交换机、中继器、PC、网络器件、基站或类似器件，其可以根据一种或多种不同的通信协议或标准操作为与网络或其它器件进行通信)。
前端504可以包括通信平台，其包括电子组件和相关联的电路，用于提供对经由一个或多个接收器或发射器508、多路复用器/解复用器组件512和调制/解调器组件514对接收或发送的信号进行处理、操纵或整形。一个或多个发射器508配置为使用具有开关电容器阵列的DTC，例如上述的DTC系统100，其有助于生成发送的信号。
前端504例如耦合至数字基带处理器502和天线端口集合507，其中，天线集合5061至506k可以是前端的一部分。
用户设备器件500还可以包括处理器502或控制器，其可以操作为提供或控制移动器件500的一个或多个组件。例如，根据本发明的方面，处理器502可以至少部分地对移动通信器件500内的基本上任何电子组件赋予功能。
处理器502可以操作为使移动通信器件500能够处理用于由多路复用器/解复用器组件512复用/解复用或经由调制器/解调器组件514调制/解调的数据(例如，符号、比特位或芯片)，例如实施直接和反向快速傅立叶变换、调制率的选择、数据分组格式的选择、分组间时间等。存储器503可以存储数据结构(例如，元数据)、代码结构(例如，模块、对象、类、过程等)或指令、网络或器件信息(例如，策略和规范、附件协议、用于加扰、扩展和导频(例如，参考信号)发送的代码序列、频率偏移、小区ID以及用于在功率生成期间检测并识别与RF输入信号、功率输出和其它信号分量相关的各种特性的其它数据)。
处理器502在功能上和/或通信地耦合(例如，通过存储器总线)至存储器503，以便至少部分地存储或获取操作通信平台或前端504、功率放大器(PA)系统510和PA系统510的基本上任何其它操作方面并赋予其功能所需的信息。
图6是示出使用开关电容器阵列来操作数字时间转换器(DTC)的方法600的流程图。方法600可以在收发器内用于通信目的和/或其它应用。
可以参考并与方法600一起使用或与其结合使用以上系统、器件、布置等。
在框602中，锁相环(PLL)生成振荡器信号，该振荡器信号处于所选择的频率。PLL和/或类似组件可以配置为生成振荡器信号。
在框604中，DTC接收多比特位、数字输入信号。数字输入信号指示针对DTC所选择的延迟。输入信号具有多个比特位，例如15个比特位。该比特位包括具有温度计比特位的更高阶部分和更低阶部分。更低阶部分也称为开关电容器比特位。在一个示例中，温度计比特位不包括4个最低比特位。
在框606中，DTC的查找表基于温度计比特位提供一个或多个校正。一个或多个校正可以包括温度计校正A、反二进制延迟校正B和残差校正C。应当注意，由于使用开关电容器来代替二进制反相器，所以开关电容器比特位不用于生成一个或多个校正。
在框608中，分频器根据输入信号和一个或多个校正，将振荡器信号划分为多个多模分频器(MMD)信号。多个MMD信号也称为粗略近似值信号，例如信号110。在一个示例中，MMD信号包括MMD1和MMD2，如图3所示。特别地，该划分基于从输入信号和温度计校正A导出的MMD输入。如图1所示及以上所述，可以通过将更高阶比特位122与温度计校正A相加来从输入信号导出MMD输入。应当理解，其它组件和/或电路可以配置为生成粗略近似值信号。
在框610中，温度计阵列基于一个或多个校正和输入信号从多个MMD信号生成中间近似值信号。在一个示例中，例如上述阵列104的温度计阵列包括并行接收多个MMD信号的多个可选择的温度计反相器。连接温度计反相器的输出端以提供中间近似值信号。
在一个示例中，温度计阵列基于温度计输入信号(例如上述信号126)生成中间近似值信号。
在框612中，开关电容器阵列基于一个或多个校正和输入信号从中间近似值信号生成数字延迟。在一个示例中，开关电容器阵列基于开关电容器输入信号(例如上述输入信号128)从中间近似值信号生成数字延迟。开关电容器阵列包括相对小的电容器。小电容器配置为具有大小足够小的单位电容器以达到选择的分辨率，例如30fs。
开关电容器阵列可以直接连接至温度计阵列输出或中间近似值信号，如图3所示。在其它示例中，缓冲器和/或其它组件可以缓冲或存储来自温度计阵列的中间近似值信号。
阵列的小电容器可单独选择，以激活/连接至其输出端或从其输出端停用/断开。在一个示例中，阵列的每一个电容器或单元都包括开关，该开关可以被激活、连接至阵列的输出端或从阵列的输出端停用或断开。每一个电容器或单元的开关都配置为接收配置为选择/激活电容器或者取消选择/停用电容器的控制信号。
开关电容器输入信号(也称为精细延迟信号)被解码并用于选择性地激活电容器的一部分。所有电容器都接通/激活时的总附加延迟由DTC的温度计步长确定或确定为DTC的温度计步长。额外的电容器/单元(cell)可以用于提供工艺、电压和温度变化(PVT)的适当覆盖范围。
开关电容器解码器配置为接收开关电容器输入信号并生成一个或多个电容器控制信号以激活/连接阵列的各个电容器至阵列的输出端。
开关电容器阵列可以允许在14纳米(nm)器件中实施，这里，不需要长度调节。阵列还减少了所需的温度计比特位的数量，这降低了功耗和误差，例如动态误差。
开关电容器阵列的改善的线性度不需要由于非线性引起的校正。因此，由于降低的线性度而使查找表需要更少的信息和比特位。因此，查找表的大小基本比提供类似分辨率的其它系统更小。例如，用于校正的查找表的大小可以是使用二进制反相器获得相同分辨率的类似DTC的大小的1/16。
应当理解，可以以规则或不规则的间隔重复方法600。
虽然本文提供的方法被示出和描述为一系列动作或事件，但是本发明不受所示出的这种动作或事件的排序的限制。例如，除了本文所示出和/或描述的那些之外，一些动作可以不同的顺序和/或与其它动作或事件同时出现。另外，并不是所有示出的动作都是必需的，并且波形形状仅仅是说明性的，并且其它波形可能显著地与所示出的不同。此外，本文描述的一个或多个动作可在一个或多个单独的动作或阶段中进行。
应当注意，所要求保护的主题可实施为使用标准编程和/或工程技术来产生软件、固件、硬件或其任何组合的方法、装置或制品，以控制计算机来实施所公开的主题(例如，上面所示的系统是可用于实施所公开的方法和/或其变体的电路的非限制性示例)。本文所用的术语“制品”意图包括可从任何计算机可读器件、载体或介质获得的计算机程序。本领域技术人员将认识到，在不脱离所公开的主题的范围或精神的情况下，可以对该配置进行许多修改。
示例可包括主题，例如用于实现方法的动作或步骤的方法、模块，以及包括指令的至少一个机器可读介质，当机器执行该指令时使机器实现根据本文所述的实施例和示例的用于使用多种通信技术进行并发通信的方法或装置或系统的动作。
示例1是数字时间转换器(DTC)。DTC包括查找表、分频器粗略延迟组件、温度计阵列和开关电容器阵列。查找表配置为基于输入信号的温度计比特位生成一个或多个校正。分频器粗略延迟组件配置为基于一个或多个校正从振荡器信号生成多个分频器信号。温度计阵列配置为基于一个或多个校正从多个分频器信号生成中间近似值信号。开关电容器阵列配置为基于一个或多个校正和开关电容器比特位从中间近似值信号生成数字延迟信号。
示例2包括示例1的主题，包括或省略任选要素，其中，查找表包括配置为基于温度计比特位生成温度计校正的第一表，并且其中，分频器和温度计阵列利用温度校正。
示例3包括示例1-2中任一项的主题，包括或省略任选要素，其中，查找表还包括配置为基于温度计比特位生成反二进制延迟校正的第二表，并且开关电容器阵列配置为利用反二进制延迟校正。
示例4包括示例1-3中任一项的主题，包括或省略任选要素，其中，查找表还包括配置为基于温度计比特位生成残差校正的第三表，并且开关电容器阵列还配置为利用残差校正以生成数字延迟信号。
示例5包括示例1-4中任一项的主题，包括或省略任选要素，其中，粗略延迟组件为多模分频器(MMD)。
示例6包括示例1-5中任一项的主题，包括或省略任选要素，其中，中间比特位不包括最高有效比特位和最低有效比特位，并且开关电容器比特位是输入信号的最低有效比特位。
示例7包括示例1-6中任一项的主题，包括或省略任选要素，其中，开关电容器阵列包括连接至阵列的输出端的多个电容器，其中，多个电容器相对较小。
示例8包括示例1-7中任一项的主题，包括或省略任选要素，其中，开关电容器阵列包括多个开关，每一个开关都配置为选择性地激活阵列的相关电容器。
示例9包括示例1-8中任一项的主题，包括或省略任选要素，还包括：开关电容器解码器，配置为接收精细延迟信号并生成耦合至多个开关的多个电容器控制信号。
示例10包括示例1-9中任一项的主题，包括或省略任选要素，其中，开关电容器阵列具有基本上线性的电容器步长。
示例11包括示例1-10中任一项的主题，包括或省略任选要素，其中，温度计阵列包括多个温度计反相器。
示例12涉及数字时间转换器(DTC)布置。该布置包括查找表、求和组件和开关电容器阵列。查找表包括配置为基于输入信号的温度计比特位生成残差校正的表。求和组件配置为基于输入信号组合残差校正与第一信号以生成精细延迟信号。开关电容器阵列配置为基于中间近似值信号和精细延迟信号生成数字延迟。
示例13包括示例12的主题，包括或省略任选要素，还包括：解码器，配置为将精细延迟信号解码为用于开关电容器阵列的多个控制信号。
示例14包括示例12-13中任一项的主题，包括或省略任选要素，其中，开关电容器阵列中的每一个电容器都具有配置为从解码器接收多个控制信号中的一个的相关开关。
示例15包括示例12-14中任一项的主题，包括或省略任选要素，其中，数字延迟具有比中间近似值信号基本更精细的量化。
示例16包括示例12-15中任一项的主题，包括或省略任选要素，还包括：组合器，配置为基于输入信号和反二进制延迟校正生成第一信号。
示例17包括示例12-16中任一项的主题，包括或省略任选要素，其中，查找表包括配置为基于温度计比特位生成反二进制延迟校正的第二表，其中，温度计比特位是输入信号的中间比特位。
示例18涉及一种操作数字时间控制器(DTC)的方法。该方法包括：接收具有数字延迟代码的输入信号；基于输入信号的温度计比特位，使用查找表生成一个或多个校正；基于一个或多个校正中的温度计校正来划分振荡器信号以生成多个的分频器信号；基于温度计校正从多个分频器信号生成中间近似值信号；以及基于一个或多个校正中的残差校正，使用开关电容器阵列从中间近似值信号生成数字延迟。温度计比特位是输入信号的中间比特位，不包括输入信号的最高有效比特位和最低有效比特位。
示例19包括示例18的主题，包括或省略任选要素，其中，多模分频器(MMD)用于生成多个分频器信号。
示例20包括示例18-19中任一项的主题，包括或省略任选要素，其中，生成数字延迟还基于反二进制延迟校正。
示例21涉及数字时间转换器(DTC)。转换器包括：用于接收指示所选延迟的输入信号的模块，其中，输入信号包括多个比特位；用于基于输入信号的温度计比特位使用查找表生成一个或多个校正的模块，其中，温度计比特位是输入信号的中间比特位，并且不包括输入信号的最高有效比特位和最低有效比特位；用于基于一个或多个校正中的温度计校正划分振荡器信号以生成多个分频器信号的模块；用于基于温度计校正从多个分频器信号生成中间近似值信号的模块；以及用于基于一个或多个校正中的残差校正使用开关电容器阵列从中间近似值信号生成延迟的模块。
虽然已经相对于一种或多种实施方式示出并描述了本发明，但是在不脱离所附权利要求的精神和范围的情况下，可对所示示例进行改变和/或修改。例如，虽然本文描述的发送电路/系统可能已经被示出为发射器电路，但是本领域普通技术人员将理解，本文提供的发明也可应用于收发器电路。
此外，特别是关于由上述组件或结构(配件、器件、电路、系统等)实现的各种功能，用于描述这些组件的术语(包括对“模块”的引用)意图对应于实现所述组件的具体功能(例如，在功能上等同)的任何组件或结构，即使在结构上不等同于实现本文所示的本发明的示例性实施方式中的功能的所公开的结构，除非另有说明。组件或结构包括执行指令以便实现各种功能中的至少一部分的处理器。另外，虽然本发明的特定特征可能仅针对若干实施方式中的一种而被公开，但是这样的特征可与其它实施方式中的一个或多个其它特征组合，这对于任何给定的或特定的应用可能是期望并且有利的。
此外，对于具体实施方式和权利要求书中使用的术语“包括”、“含有”、“有”、“具有”“带有”或其变体的范围，这些术语意图为包容性的，与术语“包含”的方式类似。

Claims (21)

1.一种数字时间转换器(DTC)，包括：
查找表，配置为基于输入信号的中间比特位生成一个或多个校正，其中，所述中间比特位不是最高有效比特位或最低有效比特位；
分频器粗略延迟组件，配置为基于所述一个或多个校正从振荡器信号生成多个分频器信号；
温度计阵列，配置为基于所述一个或多个校正从所述多个分频器信号生成中间近似值信号；以及
开关电容器阵列，配置为基于所述一个或多个校正和作为所述输入信号的最低有效比特位的开关电容器比特位，从所述中间近似值信号生成数字延迟信号。
2.根据权利要求1所述的转换器，其中，所述查找表包括配置为基于所述温度计比特位生成温度计校正的第一表，并且其中，所述分频器和所述温度计阵列利用所述温度计校正，并且所述温度计比特位包括所述中间比特位。
3.根据权利要求2所述的转换器，其中，所述查找表还包括配置为基于所述温度计比特位生成反二进制延迟校正的第二表，并且所述开关电容器阵列配置为利用所述反二进制延迟校正。
4.根据权利要求3所述的转换器，其中，所述查找表还包括配置为基于所述温度计比特位生成残差校正的第三表，并且所述开关电容器阵列还配置为利用所述残差校正来生成所述数字延迟信号。
5.根据权利要求1-4中任一项所述的转换器，其中，所述粗略延迟组件为多模分频器(MMD)。
6.根据权利要求1-4中任一项所述的转换器，其中，所述输入信号为15比特位，所述温度计比特位包括比特位<10：4>，并且所述开关电容器比特位是比特位<5：0>。
7.根据权利要求1所述的转换器，其中，所述开关电容器阵列包括连接至所述阵列的输出端的多个电容器，其中，所述多个电容器相对较小。
8.根据权利要求7所述的转换器，其中，所述开关电容器阵列包括多个开关，每一个开关都配置为选择性地激活所述阵列中的相关电容器。
9.根据权利要求8所述的转换器，还包括：开关电容器解码器，配置为接收精细延迟信号并生成耦合至所述多个开关的多个电容器控制信号。
10.根据权利要求1所述的转换器，其中，所述开关电容器阵列具有基本上线性的电容器步长。
11.根据权利要求1所述的转换器，其中，所述温度计阵列包括多个温度计反相器。
12.一种数字时间转换器(DTC)布置，包括：
查找表，具有配置为基于输入信号的温度计比特位生成残差校正的表；
求和组件，配置为基于所述输入信号组合所述残差校正与第一信号以生成精细延迟信号；以及
开关电容器阵列，配置为基于中间近似值信号和所述精细延迟信号生成数字延迟。
13.根据权利要求12所述的布置，还包括：解码器，配置为将所述精细延迟信号解码为用于所述开关电容器阵列的多个控制信号。
14.根据权利要求13所述的布置，其中，所述开关电容器阵列中的每一个电容器都具有配置为从所述解码器接收所述多个控制信号中的一个的相关开关。
15.根据权利要求12-14中任一项所述的布置，其中，所述数字延迟具有比所述中间近似值信号基本上更精细的量化。
16.根据权利要求12-14中任一项所述的布置，还包括：组合器，配置为基于所述输入信号和反二进制延迟校正生成所述第一信号。
17.根据权利要求16所述的布置，其中，所述查找表包括配置为基于所述温度计比特位生成所述反二进制延迟校正的第二表，其中，所述温度计比特位是所述输入信号的中间比特位。
18.一种操作数字时间控制器(DTC)的方法，所述方法包括：
接收指示所选延迟的输入信号，其中，所述输入信号包括多个比特位；
基于所述输入信号的温度计比特位，使用查找表生成一个或多个校正，其中，所述温度计比特位是所述输入信号的中间比特位，并且不包括所述输入信号的最高有效比特位和最低有效比特位；
基于所述一个或多个校正中的温度计校正来划分振荡器信号以生成多个分频器信号；
基于所述温度计校正，从所述多个分频器信号生成中间近似值信号；以及
基于所述一个或多个校正中的残差校正，使用开关电容器阵列从中间近似值信号生成数字延迟。
19.根据权利要求18所述的方法，其中，使用多模分频器(MMD)来生成所述多个分频器信号。
20.根据权利要求18-19中任一项所述的方法，其中，生成所述数字延迟还基于反二进制延迟校正。
21.一种数字时间转换器(DTC)，包括：
用于接收指示所选延迟的输入信号的模块，其中，所述输入信号包括多个比特位；
用于基于所述输入信号的温度计比特位使用查找表生成一个或多个校正的模块，其中，所述温度计比特位是所述输入信号的中间比特位，并且不包括所述输入信号的最高有效比特位和最低有效比特位；
用于基于所述一个或多个校正中的温度计校正来划分振荡器信号以生成多个分频器信号的模块；
用于基于所述温度计校正从所述多个分频器信号生成中间近似值信号的模块；以及
用于基于所述一个或多个校正中的残差校正使用开关电容器阵列从所述中间近似值信号生成延迟的模块。
CN201710447746.0A 2016-06-30 2017-06-14 数字时间转换器系统及方法 Pending CN107561917A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/199,217 2016-06-30
US15/199,217 US9641185B1 (en) 2016-06-30 2016-06-30 Digital time converter systems and method

Publications (1)

Publication Number Publication Date
CN107561917A true CN107561917A (zh) 2018-01-09

Family

ID=58615724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710447746.0A Pending CN107561917A (zh) 2016-06-30 2017-06-14 数字时间转换器系统及方法

Country Status (3)

Country Link
US (2) US9641185B1 (zh)
EP (1) EP3264599A1 (zh)
CN (1) CN107561917A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764396A (zh) * 2019-11-27 2020-02-07 华中科技大学 一种时间数字转换器和时间测量方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968649B (zh) * 2017-11-13 2021-01-12 东南大学 一种高精度数字时间转换器及其控制方法
CN111367158B (zh) * 2018-12-26 2021-04-23 中国科学技术大学 基于sca的波形数字化时间测量方法及系统
US20240072821A1 (en) * 2022-08-30 2024-02-29 Texas Instruments Incorporated Digital-to-time converter mismatch compensation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719353A (zh) * 2005-06-21 2006-01-11 中国科学技术大学 基于fpga的时间数字转换器及其转换方法
CN102055471A (zh) * 2009-10-30 2011-05-11 Lsi公司 用于定时恢复环路的相位检测器
US20120062331A1 (en) * 2010-09-10 2012-03-15 Ashoke Ravi System, method and apparatus for an open loop calibrated phase wrapping phase modulator for wideband rf outphasing/polar transmitters
CN102957422A (zh) * 2011-08-30 2013-03-06 中国科学院电子学研究所 一种数字延时锁定环电路
CN103067016A (zh) * 2012-11-29 2013-04-24 中国科学院声学研究所 一种流水线时数转换器及其方法
CN103444084A (zh) * 2011-12-21 2013-12-11 英特尔移动通信有限责任公司 具有高分辨率相位对准的dtc系统
CN104702306A (zh) * 2013-12-04 2015-06-10 英特尔公司 并行数字到时间转换器架构
US9209958B1 (en) * 2014-06-30 2015-12-08 Intel Corporation Segmented digital-to-time converter calibration

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628276B1 (en) * 2000-03-24 2003-09-30 Stmicroelectronics, Inc. System for high precision signal phase difference measurement
JP5055471B2 (ja) * 2006-02-17 2012-10-24 アドバンテスト （シンガポール） プライベート リミテッド 遅延素子の遅延寄与決定を有する時間−デジタル変換
JP4729054B2 (ja) * 2008-01-28 2011-07-20 株式会社東芝 通信用半導体集積回路
EP2339753B1 (en) * 2009-12-24 2012-07-04 Nxp B.V. A digital phase locked loop
US8228106B2 (en) * 2010-01-29 2012-07-24 Intel Mobile Communications GmbH On-chip self calibrating delay monitoring circuitry
US8228219B2 (en) * 2010-06-15 2012-07-24 Infineon Technologies Ag Time-to-digital converter with calibration
US9077375B2 (en) * 2011-12-21 2015-07-07 Intel Mobile Communications GmbH DTC system with high resolution phase alignment
US9379729B2 (en) * 2011-12-28 2016-06-28 St-Ericsson Sa Resistive/residue charge-to-digital timer
US9130588B2 (en) * 2013-03-15 2015-09-08 Intel Mobile Communications GmbH Redundant delay digital-to-time converter
US9137084B2 (en) * 2013-08-02 2015-09-15 Intel Corporation Digitally controlled edge interpolator (DCEI) for digital to time converters (DTC)
US9071304B2 (en) * 2013-08-16 2015-06-30 Intel IP Corporation Digital-to-time converter and methods for generating phase-modulated signals
US9331722B2 (en) * 2013-12-26 2016-05-03 Intel IP Corporation Feedback calibration of digital to time converter
EP3095021A1 (en) * 2014-01-14 2016-11-23 Sony Corporation Watertight access cover with electroactive polymers
WO2016029058A1 (en) * 2014-08-20 2016-02-25 Zaretsky, Howard Fractional-n frequency synthesizer incorporating cyclic digital-to-time and time -to-digital circuit pair
DE102014119480B4 (de) * 2014-12-23 2018-02-08 Intel Ip Corp. Rauschformungsschaltung, Digital-Zeit-Wandler, Analog-Digital-Wandler, Digital-Analog-Wandler, Frequenzsynthesizer, Sender, Empfänger, Sendeempfänger, Verfahren zum Formen von Rauschen in einem Eingangssignal

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719353A (zh) * 2005-06-21 2006-01-11 中国科学技术大学 基于fpga的时间数字转换器及其转换方法
CN102055471A (zh) * 2009-10-30 2011-05-11 Lsi公司 用于定时恢复环路的相位检测器
US20120062331A1 (en) * 2010-09-10 2012-03-15 Ashoke Ravi System, method and apparatus for an open loop calibrated phase wrapping phase modulator for wideband rf outphasing/polar transmitters
CN102957422A (zh) * 2011-08-30 2013-03-06 中国科学院电子学研究所 一种数字延时锁定环电路
CN103444084A (zh) * 2011-12-21 2013-12-11 英特尔移动通信有限责任公司 具有高分辨率相位对准的dtc系统
CN103067016A (zh) * 2012-11-29 2013-04-24 中国科学院声学研究所 一种流水线时数转换器及其方法
CN104702306A (zh) * 2013-12-04 2015-06-10 英特尔公司 并行数字到时间转换器架构
US9209958B1 (en) * 2014-06-30 2015-12-08 Intel Corporation Segmented digital-to-time converter calibration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764396A (zh) * 2019-11-27 2020-02-07 华中科技大学 一种时间数字转换器和时间测量方法

Also Published As

Publication number Publication date
EP3264599A1 (en) 2018-01-03
US10177774B2 (en) 2019-01-08
US20180006658A1 (en) 2018-01-04
US9641185B1 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
CN107561917A (zh) 数字时间转换器系统及方法
EP2515444B1 (en) RF transmitter and method therefor
US20120269293A1 (en) Rf transmitter architecture, integrated circuit device, wireless communication unit and method therefor
KR101681802B1 (ko) 위상 보간기
CN101459451B (zh) 数字发射机、数字接收机和中射频子系统及信号处理方法
CN103490776A (zh) 一种基于数字上变频的超宽带跳频频率合成器
WO2016051710A1 (ja) デジタル変調装置、及び、デジタル変調方法
CN105874715B (zh) 相位内插和旋转装置和方法
Mehta et al. An efficient linearization scheme for a digital polar EDGE transmitter
KR100599148B1 (ko) Ｄ급 증폭기를 제어하는 시스템
CN107040484A (zh) 混合模数脉宽调制器
US9077511B2 (en) Phase interpolator
CN101803195B (zh) 具有可调频率的信号发生器
CN105978331A (zh) 借助事件抖动的滞环电流控制
JP2009171460A (ja) 通信装置、発振器、並びに周波数シンセサイザ
KR20030030878A (ko) 적응형 배열 안테나 시스템의 캘리브레이션 장치 및 그 방법
CN107046417B (zh) 脉宽调制器的集成模拟延迟线
TWI578708B (zh) 內插器系統和方法
US8766838B2 (en) Method and apparatus for performing modulation of a radio frequency signal
JP5347885B2 (ja) 無線通信装置および無線通信方法
JP2005278162A (ja) 複数の変調方式を利用する通信装置及びその通信装置を構成する送信装置
KR101258209B1 (ko) 디지털 펄스 생성 장치 및 방법
WO2021206597A1 (en) Radio frequence digital to analog converter (rf-dac) unit cell
CN103888155B (zh) 射频发射机、集成电路器件、无线通信单元及相关方法
Dilek et al. AX. 25 protocol compatible reconfigurable 2/4 FSK modulator design for nano/micro-satellites

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200331

Address after: California, USA

Applicant after: Apple Inc.

Address before: California, USA

Applicant before: INTEL Corp.

Effective date of registration: 20200331

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.

TA01 Transfer of patent application right
AD01 Patent right deemed abandoned

Effective date of abandoning: 20220208

AD01 Patent right deemed abandoned