CN107526606B - 实现烧写器中芯片上电时间自适应控制的系统及方法 - Google Patents

Abstract

本发明涉及一种实现烧写器中芯片上电时间自适应控制的系统及方法，其中系统包括芯片连接元件、操作元件、控制元件和上电控制电路，上电控制电路通过芯片连接元件与待烧写芯片相连接，控制元件同时与芯片连接元件、操作元件和上电控制电路相连接。采用该种结构的实现烧写器中芯片上电时间自适应控制的系统及方法，可实现对上电时间的可控，在调节时间过程中，得到可以使芯片正常烧写的一个上电时间，断电过程中，使用放电电路进而快速放电，这样不仅未影响烧写器短路保护的功能，也大大缩短了放电时间，能够在保护烧写器情况下，用于烧写有各种上电时间需求的芯片，无需对不同的PCB板进行不同的时间修改，或拆除PCB板上的电容，具有更广泛的应用范围。

Description

实现烧写器中芯片上电时间自适应控制的系统及方法

技术领域

本发明涉及控制设计领域，尤其涉及烧写器中芯片上电时间自适应控制设计，具体是指一种实现烧写器中芯片上电时间自适应控制的系统及方法。

背景技术

使用MCU产品时，会使用MCU芯片设计公司提供的烧写器对芯片进行批量烧写。MCU芯片进行烧写时，烧写器内部会首先对MCU芯片上电，上电后，再打入相应的烧写时序，从而完成对MCU芯片的烧录工作。MCU芯片如果已经焊接在了PCB板上，PCB的电源端一般会接有电容，该电容与烧写器上带的电阻形成RC电路，会有一个不可以省略的充电过程，会将上电时间延迟，在电源电压未达到MCU的需求电压时就打入相应的烧写时序，会使得烧写失败。烧写过程中，对待烧芯片有一个断电的过程，此时电容的存在也会使断电过程极为缓慢，在无法完全断电的情况下，会影响芯片的正常烧写。

现有烧写器烧写芯片时，有的烧写器上未有保护电路，这样电源可直接与待烧写芯片的电源相连，这样即使待烧写端有电容，充电也是较为快速的。有的烧写器延长固定的上电的时间，也就是说，上电后，等待较长的一段时间后再去打入烧写时序。

现有的技术中，第一种方案，如果遇到待烧写芯片短路的情况，会导致损坏烧写器。

第二种方案的缺点，一方面，有的芯片，特别是已经被烧录过的芯片，上电时间不可过长，否则会进入正常工作状态，从而使其对其进行烧写。另一方面，这样延长时间，会很大的影响效率。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种实现烧写器中芯片上电时间自适应控制的系统及方法，能够实现烧写器中芯片的上电时间的自适应调节，得到可以使芯片正常烧写的一个上电时间。

为了实现上述至少一个目的，本发明具有如下构成：

该实现烧写器中芯片上电时间自适应控制的系统，其主要特点是，所述的系统包括芯片连接元件、操作元件、控制元件和上电控制电路，所述的上电控制电路通过芯片连接元件与待烧写芯片相连接，所述的控制元件同时与所述的芯片连接元件、操作元件和上电控制电路相连接，其中所述的系统具有如下工作模式：

所述的操作元件检测用户的操作，当所述的操作元件检测到自适应调节开启操作时，将自适应调节开启信号发送至所述的控制元件；

当所述的控制元件接收到自适应调节开启信号时，所述的控制元件使用当前的预设上电时间对待烧写芯片进行烧写测试，并于烧写测试失败时调整当前的预设上电时间后重新进行烧写测试，至烧写测试成功时停止烧写测试，并记录调整后的预设上电时间；

每次烧写测试开始时，所述的控制元件控制上电控制电路对待烧写芯片进行上电，并于当前的预设上电时间后，对待烧写芯片进行烧写内容导入，于烧写结束后接收烧写结果。

较佳地，所述的芯片连接元件为待烧写芯片插槽或待烧写芯片接口。

较佳地，所述的系统还具有如下工作模式：

当所述的操作元件检测到烧写开始操作时，将烧写开始信号发送至所述的控制元件；

当所述的控制元件接收到烧写开始信号时，控制上电控制电路对待烧写芯片进行上电，并于当前的预设上电时间后，对待烧写芯片进行烧写内容导入。

更佳地，所述的操作元件为按键，当用户按动按键时长小于预设调节开启时间时，该操作为烧写开始操作，当用户按动按键时长大于或等于预设调节开启时间时，该操作为自适应调节开启操作。

更佳地，所述的系统还包括显示元件，所述的显示元件与所述的控制元件相连接，所述的显示元件用以显示控制元件当前的芯片处于的烧写状态或自适应调节状态。

较佳地，所述的待烧写芯片的上电端与接地端之间设置有短路控制开关，在待烧写芯片的烧写测试过程中，所述的短路控制开关控制待烧写芯片的上电端与接地端之间的连接断开，在烧写测试完成时，所述的短路控制开关控制待烧写芯片的上电端与接地端之间连接。

更佳地，所述的短路控制开关包括三极管QM21，所述的三极管QM21的集电极和发射极连接于待烧写芯片的上电端与接地端之间，在待烧写芯片的烧写测试过程中，所述的三极管QM21的基极处的电压为低电平，在烧写测试完成时，所述的三极管QM21的基极处的电压为高电平。

较佳地，所述的上电控制电路包括三极管Q12、电阻R55和三极管Q4，三极管Q12的发射极与上电控制端相连接，三极管Q12的集电极与待烧写芯片的上电端相连接，电阻R55两端连接于三极管Q12的集电极和发射极，三极管Q12的基极连接于三极管Q4的集电极，三极管Q4的发射极接地，三极管Q4的基极与待烧写芯片的上电端相连接，在待烧写芯片的烧写测试过程中，控制元件控制上电控制端为高电平，烧写测试结束时，控制元件控制上电控制端为低电平。

更佳地，所述的上电控制端和三极管Q12之间还设置有电阻R49、三极管Q3、电阻R51 和三极管Q11，所述的上电控制端通过电阻R49连接至三极管Q3的基极，三极管Q3的发射极接地，三极管Q3的集电极通过电阻R51连接至三极管Q11的基极，三极管Q11的集电极与三极管Q12的发射极相连接。

本发明还涉及一种基于所述的系统实现烧写器中芯片上电时间自适应控制的方法，其特征在于，所述的方法包括以下步骤：

(1)所述的操作元件检测用户的操作并判断用户的操作类型；

(2)所述的操作元件当检测到自适应调节开启操作时，将自适应调节开启信号发送至所述的控制元件；

(3)所述的控制元件使用当前的预设上电时间对待烧写芯片进行烧写测试，并于烧写测试失败时调整当前的预设上电时间后重新进行烧写测试，至烧写测试成功时停止烧写测试，并记录调整后的预设上电时间。

较佳地，所述的步骤(1)，包括如下步骤：

(1-1)所述的操作元件检测用户的操作；

(1-2)所述的操作元件判断用户的操作类型，如果是自适应调节开启操作，则继续步骤 (2)，如果是烧写开始操作，则继续步骤(1-3)；

(1-3)所述的操作元件将烧写开始信号发送至所述的控制元件；

(1-4)所述的控制元件控制上电控制电路对待烧写芯片进行上电，并于当前的预设上电时间后，对待烧写芯片进行烧写内容导入，然后结束退出。

更佳地，所述的操作元件为按键，所述的步骤(1-2)，具体为：

所述的按键判断用户按动按键时长是否大于或等于预设调节开启时间，如果是，则继续步骤(2)，否则继续步骤(1-3)。

较佳地，所述的步骤(3)，包括以下步骤：

(3-1)所述的控制元件使用当前的预设上电时间对待烧写芯片进行烧写测试；

(3-2)所述的控制元件获取烧写结果并判断烧写测试是否成功，如果是，则继续步骤 (3-3)，否则继续步骤(3-4)；

(3-3)所述的控制元件调整当前的预设上电时间，然后继续步骤(3-1)；

(3-4)所述的控制元件记录调整后的预设上电时间并结束退出。

更佳地，所述的控制元件调整预设上电时间，具体为：

所述的控制元件在当前的预设上电时间上增加预设变化量，作为调整后的预设上电时间。

更佳地，所述的待烧写芯片的上电端与接地端之间设置有三极管QM21，所述的三极管 QM21的集电极和发射极连接于待烧写芯片的上电端与接地端之间，所述的步骤(3-1)，包括以下步骤：

(3-1-1)所述的控制元件控制上电控制电路对待烧写芯片进行上电，并控制三极管QM21 的基极处的电平为低电平；

(3-1-2)所述的控制元件于当前的预设上电时间后，对待烧写芯片进行烧写内容导入；

(3-1-3)所述的控制元件于烧写测试结束后停止对待烧写芯片上电，接收烧写结果，并控制三极管QM21的基极处的电压为高电平。

更进一步地，所述的上电控制电路包括三极管Q12、电阻R55和三极管Q4，三极管Q12 的发射极与上电控制端相连接，三极管Q12的集电极与待烧写芯片的上电端相连接，电阻R55 两端连接于三极管Q12的集电极和发射极，三极管Q12的基极连接于三极管Q4的集电极，三极管Q4的发射极接地，三极管Q4的基极与待烧写芯片的上电端相连接。

所述的控制元件控制上电控制电路对待烧写芯片进行上电，具体为：

所述的控制元件控制上电控制端为高电平；

所述的控制元件于烧写测试结束后停止对待烧写芯片上电，具体为：

所述的控制元件控制上电控制端为低电平。

采用了该发明中的实现烧写器中芯片上电时间自适应控制的系统及方法，具有如下有益效果：

(1)采用了按键自适应设置上电时间的方案实现对上电时间的可控，在调节时间过程中，得到可以使芯片正常烧写的一个上电时间，该时间可以满足一个批次的芯片的烧写需求，断电过程中，使用放电电路，达到较快速放电的过程，该方案不仅未影响烧写器短路保护的功能，跟延长固定时间相比，也大大缩短了时间；

(2)本发明能够在保证对烧写器保护的情况下，用于烧写有各种上电时间需求的芯片；

(3)无需再对不同的PCB进行不同的时间修改，或者拆除PCB上的电容；

(4)对于批量烧写来说，能够比较好的缩短时间，保证烧写效率。

附图说明

图1为本发明的一实施例中的烧写器的结构示意图。

图2为本发明的上电控制电路的结构示意图。

图3为本发明的一实施例中芯片上电时间自适应控制的方法的流程图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

针对上述在MCU芯片烧写过程中，某些情况下需要在已经焊有元器件的PCB板上烧写，而PCB上的元器件，特别是电源端的电容，会极大的影响上电和断电时间。本发明采用了一种实现烧写器中芯片上电时间自适应控制的系统及方法，采用软件实现对硬件电源的开与关，以及断电时将电源与地导通进行放电，并通过不断调节烧写MCU芯片时打入烧写时序前需要的上电时间，自动得到烧写该芯片所需要的上电时间和断电时间，提高烧写芯片的效率。

该实现烧写器中芯片上电时间自适应控制的系统包括芯片连接元件、操作元件、控制元件和上电控制电路，所述的上电控制电路通过芯片连接元件与待烧写芯片相连接，所述的控制元件同时与所述的芯片连接元件、操作元件和上电控制电路相连接，其中所述的系统具有如下工作模式：

所述的操作元件检测用户的操作，当所述的操作元件检测到自适应调节开启操作时，将自适应调节开启信号发送至所述的控制元件；当所述的控制元件接收到自适应调节开启信号时，所述的控制元件使用当前的预设上电时间对待烧写芯片进行烧写测试，并于烧写测试失败时调整当前的预设上电时间后重新进行烧写测试，至烧写测试成功时停止烧写测试，并记录调整后的预设上电时间；每次烧写测试开始时，所述的控制元件控制上电控制电路对待烧写芯片进行上电，并于当前的预设上电时间后，对待烧写芯片进行烧写内容导入，于烧写结束后接收烧写结果。

在一种较佳的实施方式中，所述的芯片连接元件为放置待烧写芯片的待烧写芯片插槽或待烧写芯片接口。接口与插槽，两者设置的目的一致，都是为了和待烧写芯片进行通信，只是为了满足使用者的不同需求，可以根据待烧写芯片的类型选择采用接口还是插槽。控制元件的核心是一片STM32微处理器，用于实现对整个系统的控制。

在一种较佳的实施方式中，所述的系统还具有如下工作模式：

当所述的操作元件检测到烧写开始操作时，将烧写开始信号发送至所述的控制元件；

当所述的控制元件接收到烧写开始信号时，控制上电控制电路对待烧写芯片进行上电，并于当前的预设上电时间后，对待烧写芯片进行烧写内容导入。

烧写测试过程和烧写过程中的预设上电时间是同一个存储值，即两个不同的过程但是都会用到同一个值，在烧写测试时会根据测试情况对这个预设上电时间的值进行调整，并且将每次调整后的预设上电时间存储为新的预设上电时间，在下一次烧写测试或者烧写时，即为下一次的当前的预设上电时间；而如果用户选择直接烧写，则会直接选择这个预设上电时间进行烧写(不管这个预设上电时间是调整前还是调整后的)。

这种工作模式适用于当一待烧写芯片的预设上电时间已经自适应调节好后，获得满足该芯片的预设上电时间，而对于同一批次的待烧写芯片，可以应用该预设上电时间直接进行烧写，而不用再重新进行上电时间自适应控制。由此可以大大提高工作效率。

在一种更佳的实施方式中，所述的操作元件为按键，当用户按动按键时长小于预设调节开启时间时，该操作为烧写开始操作，当用户按动按键时长大于或等于预设调节开启时间时，该操作为自适应调节开启操作。

在一种更佳的实施方式中，所述的系统还包括显示元件，所述的显示元件与所述的控制元件相连接，所述的显示元件用以显示控制元件当前的芯片烧写状态或自适应调节状态。如图1所示，该显示元件可以是LCD显示屏或其他适合使用的显示装置。

在一种较佳的实施方式中，所述的待烧写芯片的上电端与接地端之间设置有短路控制开关，在待烧写芯片的烧写测试过程中，所述的短路控制开关控制待烧写芯片的上电端与接地端之间将连接断开，在烧写测试完成时，所述的短路控制开关控制待烧写芯片的上电端与接地端之间连接。

在一种更佳的实施方式中，所述的短路控制开关包括三极管QM21，所述的三极管QM21 的集电极和发射极连接于待烧写芯片的上电端与接地端之间，在待烧写芯片的烧写测试过程中，所述的三极管QM21的基极处的电压为低电平，在烧写测试完成时，所述的三极管QM21 的基极处的电压为高电平。

在一种较佳的实施方式中，所述的上电控制电路包括三极管Q12、电阻R55和三极管Q4，三极管Q12的发射极与上电控制端VddCtrl相连接，三极管Q12的集电极与待烧写芯片的上电端VDD相连接，电阻R55两端连接于三极管Q12的集电极和发射极，三极管Q12的基极连接于三极管Q4的集电极，三极管Q4的发射极接地，三极管Q4的基极与待烧写芯片的上电端相连接，在待烧写芯片的烧写测试过程中，控制元件控制上电控制端为高电平，烧写测试结束时，控制元件控制上电控制端为低电平。

在一种更佳的实施方式中，所述的上电控制端和三极管Q12之间还设置有电阻R49、三极管Q3、电阻R51和三极管Q11，所述的上电控制端通过电阻R49连接至三极管Q3的基极，三极管Q3的发射极接地，三极管Q3的集电极通过电阻R51连接至三极管Q11的基极，三极管Q11的集电极与三极管Q12的发射极相连接。

下面以图2中的结构来进一步说明在一个实施例中烧写器对芯片进行上电和烧写的原理：

图2中VDD是加在待烧写芯片上的电压，在本发明中定义为上电端电压，VddCtrl、PDA 为控制元件的IO口。VddCtrl是控制VDD电压的开启与关闭的，在本发明中定义为上电控制端电压。PDA管脚是控制VDD是否与GND连接的。在待烧写芯片开始烧写之前，待烧写芯片是不加电源的，也就是说VDD电压为0。

烧写流程开始时，PDA为低电平，VddCtrl开启为高电平，由于R55的存在，VDD无法直接达到图2中VDD_I点处的电压值，只有达到一定电压值，三极管Q12导通时，VDD才会达到一个快速上电的过程，该流程是为了防止待烧写芯片的VDD与GND短路时，对烧写器硬件带来损坏。所以虚线框内的保护电路十分重要。

软件中，当设置管脚VddCtrl为高电平后，延迟一定时间T1，即当前的预设上电时间，然后开始打入待烧写芯片的烧录时序。此时，若待烧写芯片的电源端有电容，即VDD端有电容，会使得VDD在上升到能够使三极管Q12导通的电压的时间加长，在T1时间内如果 VDD电压未上升到预定电压，当前的预设上电时间仍然设置为T1后烧写器开始打入时序，那么就会无法正常烧写，此时需要把当前的预设上电时间T1增加至调整后的预设上电时间 T2，才可以正常烧写。

芯片烧写过程中，需要对芯片进行断电后再上电。断电过程由于电容的存在，需要一个放电的过程。如果此时VDD未完全降为0，就对芯片上电，会导致某些芯片无法正常进行烧写。此处，VDD断电后，需要将管脚PDA置为高电平，通过VDD与GND短路来进行一个快速的放电过程。此处，放电时间也与自动时间调节得到的调整后的预设上电时间T2有关。经过实验，此处放电时间增加3×T2时间，可以放电完全，将VDD电压降至0。

本发明还涉及一种基于所述的系统实现烧写器中芯片上电时间自适应控制的方法，其特征在于，所述的方法包括以下步骤：

(1)所述的操作元件检测用户的操作并判断用户的操作类型；

(2)所述的操作元件当检测到自适应调节开启操作时，将自适应调节开启信号发送至所述的控制元件；

(3)所述的控制元件使用当前的预设上电时间对待烧写芯片进行烧写测试，并于烧写测试失败时调整当前的预设上电时间后重新进行烧写测试，至烧写测试成功时停止烧写测试，并记录调整后的预设上电时间。

在一种较佳的实施方式中，所述的步骤(1)，包括如下步骤：

(1-1)所述的操作元件检测用户的操作；

(1-2)所述的操作元件判断用户的操作类型，如果是自适应调节开启操作，则继续步骤 (2)，如果是烧写开始操作，则继续步骤(1-3)；

(1-3)所述的操作元件将烧写开始信号发送至所述的控制元件；

(1-4)所述的控制元件控制上电控制电路对待烧写芯片进行上电，并于当前的预设上电时间后，对待烧写芯片进行烧写内容导入，然后结束退出。

在一种更佳的实施方式中，所述的操作元件为按键，所述的步骤(1-2)，具体为：

所述的按键判断用户按动按键时长是否大于或等于预设调节开启时间，如果是，则继续步骤(2)，否则继续步骤(1-3)。

在一种较佳的实施方式中，所述的步骤(3)，包括以下步骤：

(3-1)所述的控制元件使用当前的预设上电时间对待烧写芯片进行烧写测试；

(3-2)所述的控制元件获取烧写结果并判断烧写测试是否成功，如果是，则继续步骤 (3-3)，否则继续步骤(3-4)；

(3-3)所述的控制元件调整当前的预设上电时间，然后继续步骤(3-1)；

(3-4)所述的控制元件记录调整后的预设上电时间并结束退出。

在一种更佳的实施方式中，所述的控制元件调整预设上电时间，具体为：

所述的控制元件在当前的预设上电时间上增加预设变化量，作为调整后的预设上电时间。

在一种更佳的实施方式中，所述的待烧写芯片的上电端与接地端之间设置有三极管 QM21，所述的三极管QM21的集电极和发射极连接于待烧写芯片的上电端与接地端之间，所述的步骤(3-1)，包括以下步骤：

(3-1-1)所述的控制元件控制上电控制电路对待烧写芯片进行上电，并控制三极管QM21 的基极处的电平为低电平；

(3-1-2)所述的控制元件于当前的预设上电时间后，对待烧写芯片进行烧写内容导入；

(3-1-3)所述的控制元件于烧写测试结束后停止对待烧写芯片上电，接收烧写结果，并控制三极管QM21的基极处的电压为高电平。

在一种更进一步的实施方式中，所述的上电控制电路包括三极管Q12、电阻R55和三极管Q4，三极管Q12的发射极与上电控制端相连接，三极管Q12的集电极与待烧写芯片的上电端相连接，电阻R55两端连接于三极管Q12的集电极和发射极，三极管Q12的基极连接于三极管Q4的集电极，三极管Q4的发射极接地，三极管Q4的基极与待烧写芯片的上电端相连接，所述的控制元件控制上电控制电路对待烧写芯片进行上电，具体为：所述的控制元件控制上电控制端为高电平；所述的控制元件于烧写测试结束后停止对待烧写芯片上电，具体为：所述的控制元件控制上电控制端为低电平。

下面以图3中的流程来进一步说明本发明中的上电时间自适应控制的方法的一个实施例：

使用烧写器烧写芯片时，可以通过按键来进行烧写操作。此处，修改长按键功能，长按键3秒后，可以进入时间自适应调节模式，该3秒即为上面所述的预设调节开启时间，该时间值可以进行更改和设置，烧写器的LCD显示屏上显示“Time Testing.......”，调节完成后， LCD显示屏上显示“TimeTest OK”，如无法调节，比如未正确放置芯片情况，LCD显示屏显示“TimeTest Err”。得到调整后的预设上电时间T2。

此处，以采用图2中的上电控制电路和图3中的控制流程来烧写某MCU芯片为例，默认情况下，在VDD上电后，延迟时间200us，即可正常烧写。如果需要在有外接电容的情况下进行烧写，需要增加延迟时间，时间与外部电容大小有关。现在在默认时间200us的情况下，无法进行正常烧写，如果此时需要烧写该芯片，在无法修改程序的情况下，只能拆外部电容或者修改烧写器硬件。此时按下按键3秒，烧写器进入自动调节时间状态，调节成功后，内部得到调整后的预设上电时间T2，后续再次烧写时，上电的延长时间增加至T2，烧写过程中的断电延迟时间也增加至3×T2，使得过程中VDD电压能够升至VDD_I，以及降到0，即与接地端的电平相同。图3中的T1即为本发明的当前的预设上电时间，T2＝T1+2ms；T2 即为本发明的调整后的预设上电时间，然后将调整后的预设上电时间值对当前的预设上电时间进行更新。

另外，本实施例中描述的技术方案是在烧写芯片之前，通过长按键的方式，自动得到烧写该批次芯片所需要的上电和断电延迟时间，此处上电延迟时间即为当前的预设上电时间，断电延迟时间即为上文提到的放电时间，以满足该批次芯片的正常烧写。在今后同一批次芯片的正常烧写时，只需要短按按键，开启正常烧写流程即可。

鉴于此，可以利用上位机软件，让手动输入时间参数值，以得到比较好的一个上电和断电延迟，用来保证一个批次芯片的正常烧写。但是该方案的不足之处在于，需要先连接电脑，并且需要不断尝试去手动输入时间值，才可以获取到一个可以烧写芯片的参数值。因此，采用按键控制的方式是一种优选方式，但本发明不仅限于此种调节方式。

采用了该发明中的实现烧写器中芯片上电时间自适应控制的系统及方法，具有如下有益效果：

(1)采用了按键自适应设置上电时间的方案实现对上电时间的可控，在调节时间过程中，得到可以使芯片正常烧写的一个上电时间，该时间可以满足一个批次的芯片的烧写需求，断电过程中，使用放电电路，达到较快速放电的过程，该方案不仅未影响烧写器短路保护的功能，跟延长固定时间相比，也大大缩短了时间；

(2)本发明能够在保证对烧写器保护的情况下，用于烧写有各种上电时间需求的芯片；

(3)无需再对不同的PCB进行不同的时间修改，或者拆除PCB上的电容；

(4)对于批量烧写来说，能够比较好的缩短时间，保证烧写效率。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (16)

1.一种实现烧写器中芯片上电时间自适应控制的系统，其特征在于，所述的系统包括芯片连接元件、操作元件、控制元件和上电控制电路，所述的上电控制电路通过芯片连接元件与待烧写芯片相连接，所述的控制元件同时与所述的芯片连接元件、操作元件和上电控制电路相连接，其中所述的系统具有如下工作模式：

所述的操作元件检测用户的操作，当所述的操作元件检测到自适应调节开启操作时，将自适应调节开启信号发送至所述的控制元件；

当所述的控制元件接收到自适应调节开启信号时，所述的控制元件使用当前的预设上电时间对待烧写芯片进行烧写测试，并于烧写测试失败时调整当前的预设上电时间后重新进行烧写测试，至烧写测试成功时停止烧写测试，并记录调整后的预设上电时间；

每次烧写测试开始时，所述的控制元件控制上电控制电路对待烧写芯片进行上电，并于当前的预设上电时间后，对待烧写芯片进行烧写内容导入，于烧写结束后接收烧写结果。

2.根据权利要求1所述的实现烧写器中芯片上电时间自适应控制的系统，其特征在于，所述的芯片连接元件为待烧写芯片插槽或待烧写芯片接口。

3.根据权利要求1所述的实现烧写器中芯片上电时间自适应控制的系统，其特征在于，所述的系统还具有如下工作模式：

当所述的操作元件检测到烧写开始操作时，将烧写开始信号发送至所述的控制元件；

当所述的控制元件接收到烧写开始信号时，控制上电控制电路对待烧写芯片进行上电，并于当前的预设上电时间后，对待烧写芯片进行烧写内容导入。

4.根据权利要求3所述的实现烧写器中芯片上电时间自适应控制的系统，其特征在于，所述的操作元件为按键，当用户按动按键时长小于预设调节开启时间时，该操作为烧写开始操作，当用户按动按键时长大于或等于预设调节开启时间时，该操作为自适应调节开启操作。

5.根据权利要求3所述的实现烧写器中芯片上电时间自适应控制的系统，其特征在于，所述的系统还包括显示元件，所述的显示元件与所述的控制元件相连接，所述的显示元件用以显示控制元件当前的芯片处于的烧写状态或自适应调节状态。

6.根据权利要求1所述的实现烧写器中芯片上电时间自适应控制的系统，其特征在于，所述的待烧写芯片的上电端与接地端之间设置有短路控制开关，在待烧写芯片的烧写测试过程中，所述的短路控制开关控制待烧写芯片的上电端与接地端之间的连接断开，在烧写测试完成时，所述的短路控制开关控制待烧写芯片的上电端与接地端之间连接。

7.根据权利要求6所述的实现烧写器中芯片上电时间自适应控制的系统，其特征在于，所述的短路控制开关包括三极管QM21，所述的三极管QM21的集电极和发射极连接于待烧写芯片的上电端与接地端之间，在待烧写芯片的烧写测试过程中，所述的三极管QM21的基极处的电压为低电平，在烧写测试完成时，所述的三极管QM21的基极处的电压为高电平。

8.根据权利要求1所述的实现烧写器中芯片上电时间自适应控制的系统，其特征在于，所述的上电控制电路包括三极管Q12、电阻R55和三极管Q4，三极管Q12的发射极与上电控制端相连接，三极管Q12的集电极与待烧写芯片的上电端相连接，电阻R55两端连接于三极管Q12的集电极和发射极，三极管Q12的基极连接于三极管Q4的集电极，三极管Q4的发射极接地，三极管Q4的基极与待烧写芯片的上电端相连接，在待烧写芯片的烧写测试过程中，控制元件控制上电控制端为高电平，烧写测试结束时，控制元件控制上电控制端为低电平。

9.根据权利要求8所述的实现烧写器中芯片上电时间自适应控制的系统，其特征在于，所述的上电控制端和三极管Q12之间还设置有电阻R49、三极管Q3、电阻R51和三极管Q11，所述的上电控制端通过电阻R49连接至三极管Q3的基极，三极管Q3的发射极接地，三极管Q3的集电极通过电阻R51连接至三极管Q11的基极，三极管Q11的集电极与三极管Q12的发射极相连接。

10.一种基于权利要求1至9中任一项所述的系统实现烧写器中芯片上电时间自适应控制的方法，其特征在于，所述的方法包括以下步骤：

(1)所述的操作元件检测用户的操作并判断用户的操作类型；

(2)所述的操作元件当检测到自适应调节开启操作时，将自适应调节开启信号发送至所述的控制元件；

(3)所述的控制元件使用当前的预设上电时间对待烧写芯片进行烧写测试，并于烧写测试失败时调整当前的预设上电时间后重新进行烧写测试，至烧写测试成功时停止烧写测试，并记录调整后的预设上电时间。

11.根据权利要求10所述的实现烧写器中芯片上电时间自适应控制的方法，其特征在于，步骤(1)，包括如下步骤：

(1-1)所述的操作元件检测用户的操作；

(1-2)所述的操作元件判断用户的操作类型，如果是自适应调节开启操作，则继续步骤(2)，如果是烧写开始操作，则继续步骤(1-3)；

(1-3)所述的操作元件将烧写开始信号发送至所述的控制元件；

(1-4)所述的控制元件控制上电控制电路对待烧写芯片进行上电，并于当前的预设上电时间后，对待烧写芯片进行烧写内容导入，然后结束退出。

12.根据权利要求11所述的实现烧写器中芯片上电时间自适应控制的方法，其特征在于，所述的操作元件为按键，步骤(1-2)，具体为：

所述的按键判断用户按动按键时长是否大于或等于预设调节开启时间，如果是，则继续步骤(2)，否则继续步骤(1-3)。

13.根据权利要求10所述的实现烧写器中芯片上电时间自适应控制的方法，其特征在于，步骤(3)，包括以下步骤：

(3-1)所述的控制元件使用当前的预设上电时间对待烧写芯片进行烧写测试；

(3-2)所述的控制元件获取烧写结果并判断烧写测试是否成功，如果是，则继续步骤(3-3)，否则继续步骤(3-4)；

(3-3)所述的控制元件调整当前的预设上电时间，然后继续步骤(3-1)；

(3-4)所述的控制元件记录调整后的预设上电时间并结束退出。

14.根据权利要求13所述的实现烧写器中芯片上电时间自适应控制的方法，其特征在于，所述的控制元件调整预设上电时间，具体为：

所述的控制元件在当前的预设上电时间上增加预设变化量，作为调整后的预设上电时间。

15.根据权利要求13所述的实现烧写器中芯片上电时间自适应控制的方法，其特征在于，所述的待烧写芯片的上电端与接地端之间设置有三极管QM21，所述的三极管QM21的集电极和发射极连接于待烧写芯片的上电端与接地端之间，步骤(3-1)，包括以下步骤：

(3-1-1)所述的控制元件控制上电控制电路对待烧写芯片进行上电，并控制三极管QM21的基极处的电平为低电平；

(3-1-2)所述的控制元件于当前的预设上电时间后，对待烧写芯片进行烧写内容导入；

(3-1-3)所述的控制元件于烧写测试结束后停止对待烧写芯片上电，接收烧写结果，并控制三极管QM21的基极处的电压为高电平。

16.根据权利要求15所述的实现烧写器中芯片上电时间自适应控制的方法，其特征在于，所述的上电控制电路包括三极管Q12、电阻R55和三极管Q4，三极管Q12的发射极与上电控制端相连接，三极管Q12的集电极与待烧写芯片的上电端相连接，电阻R55两端连接于三极管Q12的集电极和发射极，三极管Q12的基极连接于三极管Q4的集电极，三极管Q4的发射极接地，三极管Q4的基极与待烧写芯片的上电端相连接，

所述的控制元件控制上电控制电路对待烧写芯片进行上电，具体为：

所述的控制元件控制上电控制端为高电平；

所述的控制元件于烧写测试结束后停止对待烧写芯片上电，具体为：

所述的控制元件控制上电控制端为低电平。

Images