CN220087267U - 上电开机电路和工业计算机 - Google Patents
上电开机电路和工业计算机 Download PDFInfo
- Publication number
- CN220087267U CN220087267U CN202321654569.0U CN202321654569U CN220087267U CN 220087267 U CN220087267 U CN 220087267U CN 202321654569 U CN202321654569 U CN 202321654569U CN 220087267 U CN220087267 U CN 220087267U
- Authority
- CN
- China
- Prior art keywords
- module
- power
- circuit
- electrically connected
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 claims abstract description 69
- 238000012545 processing Methods 0.000 claims abstract description 59
- 230000003993 interaction Effects 0.000 claims description 29
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000007599 discharging Methods 0.000 claims description 25
- 230000009471 action Effects 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
本实用新型提供一种上电开机电路和工业计算机。在上电开机电路中,第一延迟模块的输入端作为上电开机电路的输入端,第一延迟模块的输出端与隔离模块的输入端电连接,隔离模块的输出端与第二延迟模块的输入端电连接,第二延迟模块的输出端与第一非门模块的输入端电连接,第一非门模块的输出端和第二延迟模块的输入端分别与信号处理模块的输入端电连接,信号处理模块的输出端与第二非门模块的输入端电连接,第二非门模块的输出端与隔离器件的输入端电连接;隔离器件用于将第二非门模块与上电开机电路的输出端进行隔离。本实用新型能够在实现电子设备上电自动开机的同时,降低设计成本,保证电子设备的安全性和可靠性。
Description
技术领域
本实用新型涉及集成电路技术领域,尤其涉及一种上电开机电路和工业计算机。
背景技术
电子设备一般都有手动开机的按钮,当需要使用计算机时直接手动按开机按钮即可。而随着工业化和信息化的普及应用,电子设备的应用领域也越来越广,如工业控制现场中的工控计算机、网吧中计算机,以及家用电器中电冰箱等往往需用具有上电自动开机功能。
以计算机为例,大多计算机都是通过网络控制、嵌入式等设备进行自动开机,或者通过对软件进行一系列的设置来实现的;但网络控制设备、嵌入式设备成本较高,而利用软件功能设置而实现上电自动开机则又依赖于计算机主板板载上纽扣电池的电量,存在较大安全性和可靠性的隐患。
实用新型内容
为解决上述问题,本实用新型提供的上电开机电路和工业计算机,通过设置第一延迟模块、第二延迟模块和隔离器件能够在实现电子设备上电自动开机的同时,降低设计成本,保证电子设备的安全性和可靠性。
第一方面,本实用新型提供一种上电开机电路,包括:第一延迟模块、隔离模块、第二延迟模块、第一非门模块、信号处理模块、第二非门模块和隔离器件;
第一延迟模块的输入端作为上电开机电路的输入端,第一延迟模块的输出端与隔离模块的输入端电连接,隔离模块的输出端与第二延迟模块的输入端电连接,第二延迟模块的输出端与第一非门模块的输入端电连接,第一非门模块的输出端和第二延迟模块的输入端分别与信号处理模块的输入端电连接,信号处理模块的输出端与第二非门模块的输入端电连接,第二非门模块的输出端与隔离器件的输入端电连接,隔离器件的输出端作为上电开机电路的输出端;
第一延迟模块用于将输入上电开机电路中的高电平信号延迟第一预定时长后,通过隔离模块输入至第二延迟模块;
隔离模块用于将第一延迟模块输出的信号输入至第二延迟模块;
第一非门模块和第二非门均用于对输入的信号进行反相处理;
第二延迟模块用于将隔离模块输出的高电平信号延迟第二预定时长后,输入至第一非门模块;
信号处理模块用于在输入第二延迟模块的信号为高电平信号,且第一非门模块输出的信号为高电平信号时输出高电平信号,否则输出低电平信号;
隔离器件用于将第二非门模块与上电开机电路的输出端进行隔离,以对第二非门模块进行防护;
上电开机电路用于输出低电压信号以模拟开机按键按下的动作。
可选地,上电开机电路还包括:第一放电模块和第二放电模块;
第一放电模块与第一延迟模块电连接,所述第二放电模块与所述第二延迟模块电连接;
第一放电模块用于在上电开机电路所处的系统关机时,对第一延迟模块进行放电;
所述第二放电模块用于在所述上电开机电路所处的系统关机时,对所述第二延迟模块进行放电。
可选地,第一延迟模块包括:第一电阻和第一电容;
第一电阻的一端作为上电开机电路的输入端,第一电阻的另一端与隔离模块的输入端和第一电容的一端电连接,第一电容的另一端接地。
可选地,第一放电模块包括:第一二极管;
第一二极管的输入端与第一电阻的另一端电连接,第一二极管的输出端与第一电阻的一端电连接。
可选地,第二延迟模块包括:第二电阻和第二电容;
第二电阻的一端与隔离模块的输出端电连接,第二电阻的另一端与第一非门模块的输入端和第二电容的一端电连接,第二电容的另一端接地。
可选地,第二放电模块包括:第二二极管;
第二二极管的输入端与第二电阻的另一端电连接,第二二极管的输出端与第二电阻的一端电连接。
可选地,隔离模块包括:与门电路或偶数个串联的非门电路;
在隔离模块为与门电路时,与门电路的两个输入端均与第一延迟模块的输出端电连接,与门电路的输出端与第二延迟模块的输入端电连接。
可选地,信号处理模块包括:双路二极管或与门电路;
在信号处理模块为双路二极管时,上电开机电路还包括第一上拉电阻,第一上拉电阻的一端与双路二极管的输出端电连接,双路二极管的一输入端与第一非门模块的输出端电连接,双路二极管的另一输入端与第二延迟模块的输入端电连接,双路二极管的输出端与第二非门模块电连接;
在信号处理模块为与门电路时,与门电路的一输入端与第一非门模块的输出端电连接,与门电路的另一输入端与第二延迟模块的输入端电连接,与门电路的输出端与第二非门模块电连接。
可选地,隔离器件包括:电阻或二极管;
在隔离器件为二极管时,上电开机电路还包括第二上拉电阻,第二上拉电阻的一端与二极管的输入端电连接,二极管的输出端与第二非门模块的输出端电连接,二极管的输入端作为上电开机电路的输出端。
第二方面,本实用新型提供一种工业计算机,包括:待机电源、信息交互处理模块、平台芯片模块、系统电源和如上任一项中的上电开机电路;
待机电源与信息交互处理模块、平台芯片模块和上电开机电路电连接,信息交互处理模块与平台芯片模块、系统电源和上电开机电路电连接;
待机电源用于向信息交互处理模块、平台芯片模块和上电开机电路供电;
上电开机电路用于对信息交互处理模块供电输入的高电平信号进行延迟,以输出按键开机信号,并将按键开机信号发送至信息交互处理模块;
信息交互处理模块用在待机电源向信息交互处理模块供电后向上电开机电路输入高电平信号,在接收到上电开机电路输出的按键开机信号时向平台芯片模块发送开机信号;
平台芯片模块用于在接收到开机信号时,控制系统电源开启;
系统电源用于向工业计算机中的用电模块供电。
本实用新型实施例提供的上电开机电路和工业计算机,通过设置第一延迟模块能够控制上电开机电路输出低电压信号的开始时间,通过设置第二延迟模块能够控制上电开机电路输出低电压信号的结束时间,从而使得低电压信号精准的在有效时间内发出,符合系统中的芯片对上电开机电路输出低电压信号的时机要求,避免了因上电开机电路输出低电压信号与系统芯片的处理低电平信号不匹配,而导致系统无法开机的风险,进而提高了电子设备上电自动开机的自可靠性和稳定性。通过设置隔离器件则能够防止第二非门模块短路,对上电开机电路造成损坏,从而提高了上电开机电路的可靠性。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请一实施例的上电开机电路的示意性结构图;
图2为本申请一实施例的上电开机电路的示意性结构图;
图3为本申请一实施例的上电开机电路的示意性结构图;
图4为本申请一实施例的工业计算机的示意性结构图;
图5为本申请一实施例的工业计算机中的上电时序图。
附图标记
1a、第一延迟模块;R1、第一电阻;C5、第一电容;2a、第一放电模块;D1、第一二极管;3a、隔离模块;U1、第一非门电路;U2、第二非门电路;U5、第一与门电路;4a、第二延迟模块;R2、第二电阻;C6、第二电容;5a、第二放电模块;D2、第二二极管;U3、第一非门模块;6a、信号处理模块;D3、双路二极管;U6、第二与门电路;U4、第二非门模块;7a、隔离器件;D4、第三二极管;R3、第一上拉电阻;R4、第二上拉电阻;81、待机电源;82、信息交互处理模块;83、平台芯片模块;84、上电开机电路;85、系统电源。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外,器件也可以包括另外地取向(譬如,旋转90度或其它取向),并且在此使用的空间描述语相应地被解释。
需要说明的是,当元件被称为“固定连接”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。相反,当元件被称作“直接在”另一元件“上”时,不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
第一方面,本实施例提供一种上电开机电路84。参见图1,该上电开机电路84包括:第一延迟模块1a、隔离模块3a、第二延迟模块4a、第一非门模块U3、信号处理模块6a、第二非门模块U4和隔离器件7a。
在该上电开机电路84中,第一延迟模块1a的输入端作为上电开机电路84的输入端,第一延迟模块1a的输出端与隔离模块3a的输入端电连接;隔离模块3a的输出端与第二延迟模块4a的输入端电连接;第二延迟模块4a的输出端与第一非门模块U3的输入端电连接,第一非门模块U3的输出端和第二延迟模块4a的输入端分别与信号处理模块6a的输入端电连接;信号处理模块6a的输出端与第二非门模块U4的输入端电连接,第二非门模块U4的输出端与隔离器件7a的输入端电连接;隔离器件7a的输出端作为上电开机电路84的输出端。
第一延迟模块1a用于将输入上电开机电路84中的高电平信号延迟第一预定时长后,通过隔离模块3a输入至第二延迟模块4a;隔离模块3a用于将第一延迟模块1a输出的信号输入至第二延迟模块4a。
第二延迟模块4a用于将隔离模块3a输出的高电平信号延迟第二预定时长后,输入至第一非门模块U3;第一非门模块U3和第二非门均用于对输入的信号进行反相处理;信号处理模块6a用于在输入第二延迟模块4a的信号为高电平信号,且第一非门模块U3输出的信号为高电平信号时输出高电平信号,否则输出低电平信号;隔离器件7a用于将第二非门模块U4与上电开机电路84的输出端进行隔离,以对第二非门模块U4进行防护;上电开机电路84用于输出低电压信号以模拟开机按键按下的动作。
在本实施例中,第一延迟模块1a和第二延迟模块4a均为RC延时电路。第一预定时长和第二预定时长可根据上电开机电路84所在的系统上的芯片对相应的延迟时间的要求不同而进行相应的调整,本实施例对此不做具体限定。
其中,第一延迟模块1a包括:第一电阻R1和第一电容C5;第二延迟模块4a包括:第二电阻R2和第二电容C6。
第一电阻R1的一端作为上电开机电路84的输入端,第一电阻R1的另一端与隔离模块3a的输入端和第一电容C5的一端电连接,第一电容C5的另一端接地;第二电阻R2的一端与隔离模块3a的输出端电连接,第二电阻R2的另一端与第一非门模块U3的输入端和第二电容C6的一端电连接,第二电容C6的另一端接地。
结合图2,需要说明的是,隔离模块3a包括:与门电路或偶数个串联的非门电路。
在一可选的实施例中,隔离模块3a为与门电路,与门电路的两个输入端均与第一延迟模块1a的输出端电连接,与门电路的输出端与第二延迟模块4a的输入端电连接。
在隔离模块3a为两个串联的非门电路时,其分别为第一非门电路U1和第二非门电路U2。其中,第一非门电路U1和第二非门电路U2与第一非门模块U3和第二非门模块U4结构相同,均为非门逻辑IC(integrated circuit,集成电路)。在本实施例中,隔离模块3a为第一与门电路U5。
通过设置隔离模块3a能够使第一延迟模块1a和第二延迟模块4a相互独立,避免第一电阻R1和第二电阻R2直接短接,防止在第一电容C5两端的电压上升的过程中,第二电容C6两端的电压也在同时上升,从而影响第一延迟模块1a和第二延迟模块4a的延时效果。
需要说明的是,隔离模块3a中的两个串联的非门电路、第一非门模块U3和第二非门模块U4均与上电开机电路84的供电端电连接,该供电端与电子设备中的待机电源81电连接。其中,两个串联的非门电路、第一非门模块U3和第二非门模块U4中分别与供电端连接的一端均连接有一端接地的防护电容,进一步提高上电开机电路84的稳定性。结合图3,需要说明的是,信号处理模块6a可以为一双路二极管D3,也可以为一与门电路。
在信号处理模块6a为双路二极管D3时,上电开机电路84还包括第一上拉电阻R3,第一上拉电阻R3的一端与双路二极管D3的输出端电连接,双路二极管D3的一输入端与第一非门模块U3的输出端电所连接,双路二极管D3的另一输入端与第二延迟模块4a的输入端电连接,双路二极管D3的输出端与第二非门模块U4电连接。通过设置第一上拉电阻R3能够提高该上电开机电路84的抗干扰能力。
在信号处理模块6a为与门电路时,与门电路的一输入端与第一非门模块U3的输出端电连接,与门电路的另一输入端与第二延迟模块4a的输入端电连接,与门电路的输出端与第二非门模块U4电连接。在本实施例中,信号处理模块6a为第二与门电路U6。其中,第一与门电路U5和第二与门电路U6均为与门逻辑IC。
进一步的,隔离器件7a包括:电阻或单路二极管。通过设置隔离器件7a能够防止第二非门模块U4短路,以对上电开机电路84造成损坏,从而提高了上电开机电路84的可靠性。
在本实施例中,隔离器件7a为第三二极管D4。上电开机电路84还包括第二上拉电阻R4。第二上拉电阻R4的一端与二极管的输入端电连接,二极管的输出端与第二非门模块U4的输出端电连接,二极管的输入端作为上电开机电路84的输出端。通过设置第二上拉电阻R4能够进一步提高该上电开机电路84的抗干扰能力。
在一种可选的实施例中,该上电开机电路84还包括:第一放电模块2a和第二放电模块5a。第一放电模块2a与第一延迟模块1a电连接;第二放电模块5a与第二延迟模块4a电连接;第一放电模块2a用于在上电开机电路84所处的系统关机时,对第一延迟模块1a进行放电;第二放电模块5a用于在上电开机电路84所处的系统关机时,对第二延迟模块4a进行放电;
进一步的,第一放电模块2a和第二放电模块5a均可以为一单路二极管,也可为因应用场景的不同而由晶体管与其他器件结合组成的电路结构,对此本实施例不做具体限定。在本实施例中,第一放电模块2a和第二放电模块5a均单路二极管。
具体的,第一放电模块2a为第一二极管D1。第一二极管D1的输入端与第一电阻R1的另一端电连接,第一二极管D1的输出端与第一电阻R1的一端电连接。第二放电模块5a为第二二极管D2。第二二极管D2的输入端与第二电阻R2的另一端电连接,第二二极管D2的输出端与第二电阻R2的一端电连接。
通过设置第一放电模块2a和第二放电模块5a,能够在上电开机电路84所处的系统关机时,对第一延迟模块1a和第二延迟模块4a进行放电,避免上电开机电路84连接的待机电源81的状态在进行快速切换的过程中,而第一电容C5和第二电容C6放电缓慢,如此导致电子设备上电自动开机失效,通过设置第一放电模块2a和第二放电模块5a则保证了电路的稳定可靠性。
在一种可选的实施例中,隔离器件7a的输出端与开机按键的一连接端电连接,开机按键的另一连接端接地。如此使得该上电开机电路84可支持手动按键进行电子设备的开关机控制。在按下开机按键时隔离器件7a的输出端会被短接到GND(电线接地端),此时如果若不存在隔离器件7a且第二非门模块U4的输入为低时,第二非门模块U4的输出端会直接接到GND(电线接地端),此时则会对第二非门模块U4造成损坏。如此隔离器件7a则能够进一步防止第二非门模块U4短路,以对上电开机电路84造成损坏。
在本实施例中,上电开机电路84输入的信号为RSMRST-,其来自Super IO(超级输入输出芯片)的输出信号引脚RSMRST#;上电开机电路84输入的信号为FP_PWRBTN-,其输入至的Super IO中的PANSWH#。
本实施例所提供的上电开机电路84通过硬件电路方式实现了电子设备的上电自动开机,该上电开机电路84结构简单,不需要使用外部设备和其他软件程序控制,节约电子设备的设计成本,且该上电开机电路84具有良好的稳定性和可靠性。
第二方面,本实施例提供一种工业计算机。参见图4,该工业计算机包括:待机电源81、信息交互处理模块82、平台芯片模块83、系统电源85和如第一方面中的上电开机电路84。
其中,待机电源81、信息交互处理模块82、平台芯片模块83和上电开机电路84均固定在主板上;待机电源81通过主板与信息交互处理模块82、平台芯片模块83和上电开机电路84电连接,信息交互处理模块82与平台芯片模块83、系统电源85和上电开机电路84电连接。
待机电源81用于向信息交互处理模块82、平台芯片模块83和上电开机电路84供电;上电开机电路84用于对信息交互处理模块82供电输入的高电平信号进行延迟,以输出按键开机信号,并将按键开机信号发送至信息交互处理模块82;信息交互处理模块82用在待机电源81向信息交互处理模块82供电后向上电开机电路84输入高电平信号,在接收到上电开机电路84输出的按键开机信号时向平台芯片模块83发送开机信号;平台芯片模块83用于在接收到开机信号时,控制系统电源85开启;系统电源85用于向工业计算机中的用电模块供电,如存储器、显示屏等。
在本实施例中,电子设备为计算机,信息交互处理模块82为Super IO,平台芯片模块83为X86平台芯片组。当电子设备为笔记本电脑时,信息交互处理模块82也可以为嵌入式控制器,但并不限于此
具体的,Super IO上的RSMRST#与X86平台芯片组上的RSMRST#和上电开机电路84的输入端电连接,Super IO上的PANSWH#与上电开机电路84的输出端电连接,Super IO上的PWRON#与X86平台芯片组上的PWRBTN#电连接,X86平台芯片组上的SLP_S3#与Super IO上的SUSB#电连接,Super IO上的PSON#与系统电源85电连接。
结合图5,以该工业计算机应用于计算机为例说明工业计算机的上电自动开机工作的过程。其中,图5中的A表示上电开机电路中隔离模块的输出电平,也即A点输出的电平;图5中的B表示上电开机电路中第一非门模块的输出电平,也即B点输出的电平;T1表示待机电源81的VCC3_3SB稳定到Super IO的RSMRST#输出高电平的时间间隔,这个时间间隔取决于工业计算机的性能,不同性能的工业计算机对应的T1不同;T2表示RSMRST#高电平到A点变高电平的时间间隔,这个时间间隔由R1和C5组成的RC电路的延迟性能决定;T3表示从A点高电平到B点低电平的时间间隔,也即PWRBTN#低电平脉冲的时长,这个时间由R2和C6组成的RC电路的延迟性能决定。
该工业计算机的上电自动开机工作的过程如下:
首先,在计算机的主板通上电源后,在延迟几百毫秒后,主板上的待机电源81VCC3_3SB等开始稳定的向Super IO、X86平台芯片组和上电开机电路84供电。
在待机电源81开始稳定供电的T1时段内,此时,RSMRST-为低,第一非门电路U1的输入为低,第一非门电路U1的输出为高;第二非门电路U2的的输入为高,第二非门电路U2的输出为低;第一非门模块U3的输入为低,第一非门模块U3的输出为高;D3的1脚为高,2脚为低,3脚为低;第二非门模块U4的输入为低,第二非门模块U4的输出为高;隔离器件7a的2脚为高,隔离器件7a的1脚为高;FP_PWRBTN-信号为高。
在待机电源81稳定供电经过T1时段后,延迟几百毫秒,Super IO的RSMRST#输出为高,上电开机电路84的RSMRST-为高,因为第一延迟模块1a的延迟作用,第一非门电路U1的输入电平还是为低,且第一非门电路U1后面的电路状态保持不变,FP_PWRBTN-依旧保持高电平,即此时上电开机电路84模拟开机按键开机动作还没按下的状态。
假设在T2时段后,第一延迟模块1a延迟完成,此时,第一非门电路U1的输入变成高电平,输出为低;第二非门电路U2的输入为低,输出为高;因为第二延迟模块4a的延迟作用,第一非门模块U3的输入电平还是为低,其输出电平还是为高;信号处理模块6a的1脚为高,2脚为高,3脚为高;第二非门模块U4的输入为高,输出为低;隔离器件7a的2脚为低,1脚为低;FP_PWRBTN-信号变成低电平。此时上电开机模块模拟开机按键开始按下开机动作,发出低电平开机脉冲信号。
假设在T3时段后,第二延迟模块4a延迟完成,此时,第一非门模块U3的输入变高电平,输出变低电平;信号处理模块6a的1脚为低,2脚为高,3脚为低;第二非门模块U4的输入为低,输出为高;隔离器件7a的2脚为高,1脚为高;FP_PWRBTN-信号变高电平。此时上电开机模块模拟按键开机动作完成。
需要说明的是,Super IO的PANSWH#收到FP_PWRBTN-1的低电平开机脉冲信号后,Super IO的PWRON#把该开机脉冲信号发给X86平台芯片组的PWRBTN#,PWRBTN#收到开机脉冲信号,默认为已按下开机按钮,即计算机收到开机动作,于是X86平台芯片组把SLP_S3#信号变为高电平,Super IO的SUSB#接收到来自SLP_S3#的高电平后,Super IO把PSON#信号变为低电平,以打开系统电源85,主板进入正常开机模式。
其中,PSON#控制系统电源85的使能开关信号,在PSON#为高时,PSON#的使能无效,系统电源85关闭,当PSON#为低时,PSON#的使能有效,则会打开系统电源85,主板进入正常开机模式。
在该工业计算机中,Super IO的PANSWH#收到FP_PWRBTN-1的低电平开机脉冲信号后,Super IO的PWRON#会把该开机脉冲信号发给X86平台芯片组的PWRBTN#,才能实现开机。而基于计算机上电时序要求,Super IO内部存在一个时序逻辑要求,即在Super IO的RSMRST#信号输出高后,需要延迟第一预定时长后,Super IO才能把PANSWH#收到的开机电平脉冲信号转换成可通过PWRON#输出的信号,换而言之,在第一预定时长内,即使PANSWH#收到了开机电平脉冲信号,PWRON#也不会做出相应的动作,无法输出开机电平脉冲信号至X86平台芯片组,如此将会导致上电自动开机失败。而本实用新型中通过第一延迟模块1a的延迟作用,即可满足Super IO,也即信息交互处理模块82对延迟时序要求,从而保证了计算机稳定上电,实现自动开机。
对于平台芯片模块83,也即X86平台芯片组,其需要输入至PWRBTN#的信号保持一段时间的低电平脉冲信号,才能有效触发X86平台芯片组把SLP_S3#信号变为高电平,以使计算机正常开机。而第二延迟模块4a则能够使得FP_PWRBTN-保持一段时间的低电平,进一步保证了计算机稳定上电自动开机。
该工业计算机中的第一延迟模块1a和第二延迟模块4a中的电阻和电容为可调节的电阻和电容,其可根据super IO芯片和不同X86芯片组平台的延迟时间的要求不同进行相应的调整,使得上电开机电路84适用范围更广。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种上电开机电路,其特征在于,包括:第一延迟模块、隔离模块、第二延迟模块、第一非门模块、信号处理模块、第二非门模块和隔离器件;
所述第一延迟模块的输入端作为所述上电开机电路的输入端,所述第一延迟模块的输出端与所述隔离模块的输入端电连接,所述隔离模块的输出端与所述第二延迟模块的输入端电连接,所述第二延迟模块的输出端与所述第一非门模块的输入端电连接,所述第一非门模块的输出端和所述第二延迟模块的输入端分别与所述信号处理模块的输入端电连接,所述信号处理模块的输出端与所述第二非门模块的输入端电连接,所述第二非门模块的输出端与所述隔离器件的输入端电连接,所述隔离器件的输出端作为所述上电开机电路的输出端;
所述第一延迟模块用于将输入所述上电开机电路中的高电平信号延迟第一预定时长后,通过所述隔离模块输入至所述第二延迟模块;
所述隔离模块用于将所述第一延迟模块输出的信号输入至所述第二延迟模块;
所述第一非门模块和所述第二非门均用于对输入的信号进行反相处理;
所述第二延迟模块用于将所述隔离模块输出的高电平信号延迟第二预定时长后,输入至所述第一非门模块;
所述信号处理模块用于在输入所述第二延迟模块的信号为高电平信号,且所述第一非门模块输出的信号为高电平信号时输出高电平信号,否则输出低电平信号;
所述隔离器件用于将所述第二非门模块与所述上电开机电路的输出端进行隔离,以对所述第二非门模块进行防护;
所述上电开机电路用于输出低电压信号以模拟开机按键按下的动作。
2.根据权利要求1所述的上电开机电路,其特征在于,所述上电开机电路还包括:第一放电模块和第二放电模块;
所述第一放电模块与所述第一延迟模块电连接,所述第二放电模块与所述第二延迟模块电连接;
所述第一放电模块用于在所述上电开机电路所处的系统关机时,对所述第一延迟模块进行放电;
所述第二放电模块用于在所述上电开机电路所处的系统关机时,对所述第二延迟模块进行放电。
3.根据权利要求2所述的上电开机电路,其特征在于,所述第一延迟模块包括:第一电阻和第一电容;
所述第一电阻的一端作为所述上电开机电路的输入端,所述第一电阻的另一端与所述隔离模块的输入端和所述第一电容的一端电连接,所述第一电容的另一端接地。
4.根据权利要求3所述的上电开机电路,其特征在于,所述第一放电模块包括:第一二极管;
所述第一二极管的输入端与所述第一电阻的另一端电连接,所述第一二极管的输出端与所述第一电阻的一端电连接。
5.根据权利要求2所述的上电开机电路,其特征在于,所述第二延迟模块包括:第二电阻和第二电容;
所述第二电阻的一端与所述隔离模块的输出端电连接,所述第二电阻的另一端与所述第一非门模块的输入端和所述第二电容的一端电连接,所述第二电容的另一端接地。
6.根据权利要求5所述的上电开机电路,其特征在于,所述第二放电模块包括:第二二极管;
所述第二二极管的输入端与所述第二电阻的另一端电连接,所述第二二极管的输出端与所述第二电阻的一端电连接。
7.根据权利要求1所述的上电开机电路,其特征在于,所述隔离模块包括:与门电路或偶数个串联的非门电路;
在所述隔离模块为所述与门电路时,所述与门电路的两个输入端均与所述第一延迟模块的输出端电连接,所述与门电路的输出端与所述第二延迟模块的输入端电连接。
8.根据权利要求1所述的上电开机电路,其特征在于,所述信号处理模块包括:双路二极管或与门电路;
在所述信号处理模块为所述双路二极管时,所述上电开机电路还包括第一上拉电阻,所述第一上拉电阻的一端与所述双路二极管的输出端电连接,所述双路二极管的一输入端与所述第一非门模块的输出端电连接,所述双路二极管的另一输入端与所述第二延迟模块的输入端电连接,所述双路二极管的输出端与所述第二非门模块电连接;
在所述信号处理模块为所述与门电路时,所述与门电路的一输入端与所述第一非门模块的输出端电连接,所述与门电路的另一输入端与所述第二延迟模块的输入端电连接,所述与门电路的输出端与所述第二非门模块电连接。
9.根据权利要求1所述的上电开机电路,其特征在于,所述隔离器件包括:电阻或二极管;
在所述隔离器件为所述二极管时,所述上电开机电路还包括第二上拉电阻,所述第二上拉电阻的一端与所述二极管的输入端电连接,所述二极管的输出端与所述第二非门模块的输出端电连接,所述二极管的输入端作为所述上电开机电路的输出端。
10.一种工业计算机,其特征在于,包括:待机电源、信息交互处理模块、平台芯片模块、系统电源和如权利要求1至9任一项所述的上电开机电路;
所述待机电源与所述信息交互处理模块、所述平台芯片模块和所述上电开机电路电连接,所述信息交互处理模块与所述平台芯片模块、所述系统电源和所述上电开机电路电连接;
所述待机电源用于向所述信息交互处理模块、所述平台芯片模块和所述上电开机电路供电;
所述上电开机电路用于对所述信息交互处理模块供电输入的高电平信号进行延迟,以输出按键开机信号,并将所述按键开机信号发送至所述信息交互处理模块;
所述信息交互处理模块用在所述待机电源向所述信息交互处理模块供电后向所述上电开机电路输入高电平信号,在接收到所述上电开机电路输出的按键开机信号时向所述平台芯片模块发送开机信号;
所述平台芯片模块用于在接收到所述开机信号时,控制所述系统电源开启;
所述系统电源用于向工业计算机中的用电模块供电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321654569.0U CN220087267U (zh) | 2023-06-27 | 2023-06-27 | 上电开机电路和工业计算机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321654569.0U CN220087267U (zh) | 2023-06-27 | 2023-06-27 | 上电开机电路和工业计算机 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220087267U true CN220087267U (zh) | 2023-11-24 |
Family
ID=88816570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321654569.0U Active CN220087267U (zh) | 2023-06-27 | 2023-06-27 | 上电开机电路和工业计算机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220087267U (zh) |
-
2023
- 2023-06-27 CN CN202321654569.0U patent/CN220087267U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10969806B2 (en) | Intelligent voltage regulator | |
US8147138B2 (en) | Power supply circuit for motherboard | |
US20080151452A1 (en) | Circuit for protecting computer | |
US9170618B2 (en) | Power management circuit, server, and power management method thereof | |
US20120226897A1 (en) | Computer system with dual bios | |
US20090106565A1 (en) | Power control apparatus for motherboard | |
CN210804315U (zh) | 一种上电自动开机电路及主板 | |
US8102631B2 (en) | Computer power supply and standby voltage discharge circuit thereof | |
CN111831498B (zh) | 一种断电测试方法、装置及设备 | |
US8810165B2 (en) | Fan control system | |
US8201003B2 (en) | Circuit for preventing computer power down sequence failure | |
CN220087267U (zh) | 上电开机电路和工业计算机 | |
CN111406254A (zh) | 从易失性存储器到非易失性存储器的可配置数据刷新 | |
CN110096382B (zh) | 主板及应用该主板的电子装置 | |
US20100244911A1 (en) | Supply circuitry for sleep mode | |
US6006327A (en) | Option setting device and method for providing various settings through software means to a computer motherboard | |
CN102591407A (zh) | 主板 | |
CN115494749A (zh) | 电脑系统的开机控制电路 | |
CN102314209B (zh) | 主机板电源控制电路 | |
CN213585203U (zh) | 单板和通信装置 | |
TWI396356B (zh) | 電源適配電路 | |
CN111124826A (zh) | 一种保护cpu正常上电启动的方法及系统 | |
JPH0212546A (ja) | メモリ保持システム | |
CN211264296U (zh) | 看门狗电路和智能观测站 | |
CN101470502B (zh) | 电源适配电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |