CN107526218A - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN107526218A CN107526218A CN201610458534.8A CN201610458534A CN107526218A CN 107526218 A CN107526218 A CN 107526218A CN 201610458534 A CN201610458534 A CN 201610458534A CN 107526218 A CN107526218 A CN 107526218A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- mrow
- side wall
- measurement point
- axle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Abstract
本发明提供一种显示面板,包括第一基板;第二基板;显示介质;主动元件层,位于第一基板上;平坦化层,位于主动元件层上,包含有第一接触孔;电极垫,位于平坦化层上,且至少部分覆盖第一接触孔;以及钝化层,位于电极垫与平坦化层上,且包含有第二接触孔,且第一接触孔部分重叠第二接触孔,其中,第二接触孔在平坦化层上与位于第一接触孔底部的主动元件层上具有投影,投影的最大宽度位于第一轴上,其中,电极垫在垂直第一轴上的宽度具有特定宽度变化。
Description
技术领域
本发明涉及显示面板,且特别是涉及一种具有接触孔的显示面板。
背景技术
液晶显示装置近年来已经被大量应用在各式各样产品的显示元件上。液晶显示装置是利用液晶分子在不同排列状态下,对于光线具有不同的偏振或折射效果的特性来控制光线的穿透量,进而使液晶显示装置得以产生影像。
近来业者已开发出多种形态的广视角液晶显示装置,例如平面电场切换(In-Plane Switching,简称IPS)液晶显示装置以及边缘电场切换(Fringe-Field Switching,简称FFS)液晶显示装置等具有广视角与高开口率的液晶显示装置。然而,目前的显示面板并非各方面皆令人满意。
因此,业界仍须一种可更进一步提高结构稳定度及制作工艺良率的显示面板。
发明内容
本发明提供一种显示面板,包括:第一基板;第二基板;显示介质;主动元件层,位于第一基板上;平坦化层,位于主动元件层上,包含有第一接触孔;电极垫,位于平坦化层上,且至少部分覆盖第一接触孔;以及钝化层,位于电极垫与平坦化层上,且包含有第二接触孔,且第一接触孔部分重叠第二接触孔,其中,第二接触孔在平坦化层上与位于第一接触孔底部的主动元件层上具有投影,投影的最大宽度位于第一轴上,其中,电极垫在垂直第一轴上的宽度具有特定宽度变化。
为让本发明的特征、和优点能更明显易懂,下文特举出较佳实施例,并配合所附附图,作详细说明如下。
附图说明
图1A是本发明一些实施例的显示面板的第一基板的上视图;
图1B是本发明一些实施例的显示面板的第一基板的剖视图;
图2A是本发明一些实施例的显示面板的第一基板的上视图;
图2B是本发明一些实施例的显示面板的第一基板的上视图;
图2C是本发明一些实施例的显示面板的第一基板的上视图;
图3是本发明一些实施例的显示面板的剖视图。
符号说明
100 显示面板;
102 第一基板;
104 扫描线;
106 数据线;
108 次像素;
110 薄膜晶体管;
112 源极电极;
114 漏极电极;
116 栅极电极;
118 半导体层;
120 基板;
122 栅极介电层;
124 平坦化层;
124V 第一接触孔;
126 第一电极;
126V 孔洞;
128 电极垫;
128E1 边缘;
128E2 边缘;
130 钝化层;
130V 第二接触孔;
130VP 投影;
132 第二电极;
202 第二基板;
204 显示介质;
R 第一轴;
A0 原点;
A1 第一测量点;
A2 第二测量点;
A3 极点;
Wp0 宽度;
Wp1 宽度;
Wh1 宽度;
Wh2 宽度;
E1 方向;
E2 方向;
E3 方向;
1B-1B’ 线段;
W1 距离;
W2 距离;
S1 第一侧壁;
S2 第二侧壁;
S3 第三侧壁;
S4 第四侧壁;
S1E 端点;
S2E 端点;
L 长度;
D1 距离;
D2 距离。
具体实施方式
以下针对本发明的显示面板作详细说明。应了解的是,以下的叙述提供许多不同的实施例或例子,用以实施本发明的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本发明。当然,这些仅用以举例而非本发明的限定。此外,在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明,不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者,当述及一第一材料层位于一第二材料层上或之上时,包括第一材料层与第二材料层直接接触的情形。或者,也可能间隔有一或更多其它材料层的情形,在此情形中,第一材料层与第二材料层之间可能不直接接触。
此外,实施例中可能使用相对性的用语,例如「较低」或「底部」及「较高」或「顶部」,以描述附图的一个元件对于另一元件的相对关系。能理解的是,如果将附图的装置翻转使其上下颠倒,则所叙述在「较低」侧的元件将会成为在「较高」侧的元件。
在此,「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20%之内,较佳是10%之内,且更佳是5%之内,或3%之内,或2%之内,或1%之内,或0.5%之内。在此给定的数量为大约的数量,亦即在没有特定说明「约」、「大约」、「大抵」的情况下,仍可隐含「约」、「大约」、「大抵」的含义。
能理解的是,虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种元件、组成成分、区域、层、及/或部分,这些元件、组成成分、区域、层、及/或部分不应被这些用语限定,且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此,以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本发明的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
除非另外定义,在此使用的全部用语(包括技术及科学用语)具有与此篇揭露所属的一般技术者所通常理解的相同涵义。能理解的是,这些用语,例如在通常使用的字典中定义的用语,应被解读成具有与相关技术及本发明的背景或上下文一致的意思,而不应以一理想化或过度正式的方式解读,除非在本发明有特别定义。
本发明一些实施例可配合附图一并理解,本发明的附图也被视为揭露说明的一部分。需了解的是,本发明的附图并未以实际装置及元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本发明的特征。此外,附图中的结构及装置是以示意的方式绘示,以便清楚表现出本发明的特征。
在本发明中,相对性的用语例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「顶部」、「底部」等等应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用,其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如「连接」、「互连」等,除非特别定义,否则可指两个结构直接接触,或者也可指两个结构并非直接接触,其中有其它结构设于此两个结构之间。且此关于接合、连接的用语也可包括两个结构都可移动,或者两个结构都固定的情况。
应注意的是,在后文中「基板」一词可包括透明基板上已形成的元件与覆盖在基板上的各种膜层,其上方可以已形成任何所需的晶体管元件,不过此处为了简化附图,仅以平整的基板表示之。此外,「基板表面」包括透明基板上最上方且暴露的膜层,例如一绝缘层及/或金属线。
本发明一些实施例是使用一至少部分覆盖平坦化层的第一接触孔的电极垫,且使此电极垫具有特定的宽度变化,由此可提升显示面板的结构稳定度及制作工艺良率。
首先参见图1A,图1A是本发明一些实施例的显示面板100的第一基板102的上视图。如图1A所示,第一基板102包括沿第一方向E1延伸的扫描线104,以及与此扫描线104交会的数据线106。易言之,此扫描线104沿着方向E1延伸,而大抵垂直(perpendicular)或正交(orthogonal)此扫描线104延伸方向E1的方向为方向E2。此外,第一基板102还包括对应每一个次像素108设置的薄膜晶体管110。
在本发明一些实施例中,此第一基板102上包括薄膜晶体管元件或包括以阵列布局的薄膜晶体管元件,其又称为主动元件基板。
上述数据线106通过薄膜晶体管110提供源极信号至次像素108,而此扫描线104通过薄膜晶体管110提供扫描脉冲信号至次像素108,并配合上述源极信号一同控制次像素108。
上述薄膜晶体管110包括源极电极112、漏极电极114、栅极电极116、以及与上述源极电极112、漏极电极114、栅极电极116重叠的半导体层118。此栅极电极116自扫描线104延第二方向E2延伸而出,而此源极电极112则为数据线106的部分。此薄膜晶体管110由多个绝缘或非绝缘的层别堆叠而成,其也可称为一主动元件层。
接着,参见图1B,图1B是本发明实施例的显示装置100的第一基板102的剖视图,该图是沿着如图1A的线段1B-1B’所绘制的剖视图。如图1B所示,第一基板102可包括一基板120,基板120可为一透明基板,此透明基板120可包括玻璃基材、陶瓷基材、塑胶基材或其它任何适合的透明基板。而薄膜晶体管110包括设于此透明基板120上的栅极电极116,栅极介电层122、半导体层118、源极电极112以及漏极电极114。
此栅极电极116可为非晶硅、复晶硅、一或多种金属、金属氮化物、导电金属氧化物、或上述的组合。上述金属可包括但不限于钼(molybdenum)、钨(tungsten)、钛(titanium)、钽(tantalum)、铂(platinum)或铪(hafnium)。上述金属氮化物可包括但不限于氮化钼(molybdenum nitride)、氮化钨(tungsten nitride)、氮化钛(titaniumnitride)以及氮化钽(tantalum nitride)。上述导电金属氧化物可包括但不限于钌金属氧化物(ruthenium oxide)以及铟锡金属氧化物(indium tin oxide)。此栅极电极116可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成,例如,在一实施例中,可用低压化学气相沉积法(LPCVD)在525~650℃之间沉积而制得非晶硅导电材料层或复晶硅导电材料层,其厚度范围可为约至约
此栅极介电层122可为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如,此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、其它适当材料的其它高介电常数介电材料、或上述组合。此栅极介电层122可通过化学气相沉积法(CVD)或旋转涂布法形成,此化学气相沉积法例如可为低压化学气相沉积法(low pressure chemical vapor deposition,LPCVD)、低温化学气相沉积法(lowtemperature chemical vapor deposition,LTCVD)、快速升温化学气相沉积法(rapidthermal chemical vapor deposition,RTCVD)、等离子体辅助化学气相沉积法(plasmaenhanced chemical vapor deposition,PECVD)、原子层化学气相沉积法的原子层沉积法(atomic layer deposition,ALD)或其它常用的方法。
薄膜晶体管110还包括设于栅极介电层122上的半导体层118,此半导体层118与栅极电极116重叠,且上述源极电极112与漏极电极114分别设于半导体层118的两侧,且分别与半导体层118两侧的部分重叠。
此半导体层118可包括可为元素半导体,包括非晶硅(amorphous silicon)、多晶硅(polycrystalline silicon)、锗(germanium);化合物半导体,包括氧化铟镓锌(indiumgallium zinc oxide,IGZO)、氧化铟镓锌锡(indium gallium zinc tin oxide,IGZTO)、氮化镓(gallium nitride,GaN)、碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide);合金半导体,包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)或上述材料的组合。
上述源极电极112(或数据线106)与漏极电极114的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料,例如可为钼铝钼(Mo/Al/Mo)或钛铝钛(Ti/Al/Ti)的三层结构。在其它实施例中,上述源极电极112与漏极电极114的材料可为一非金属材料,只要使用的材料具有导电性即可。此源极电极112与漏极电极114的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。在一些实施例中,上述源极电极112与漏极电极114的材料可相同,且可通过同一道沉积步骤形成。然而,在其它实施例中,上述源极电极112与漏极电极114也可通过不同的沉积步骤形成,且其材料可彼此不同。
此外,虽然图1B所示的实施例为栅极在半导体层下的结构(bottom gate),然而,该发明所属技术领域中具有通常知识者可知本发明实施例也可为栅极在半导体层上的结构(top gate)。
第一基板102还包括位于漏极电极114上的平坦化层124,此平坦化层124也覆盖薄膜晶体管110以及栅极介电层122。此平坦化层124的材质可为有机的绝缘材料(光感性树脂)或无机的绝缘材料(氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、或上述材质的组合)。
继续参见图1A-图1B,此平坦化层124包含有第一接触孔124V,此第一接触孔124V暴露出一部分的漏极电极114。此外,继续参见图1B,平坦化层124包含有定义第一接触孔124V的第一侧壁S1与第二侧壁S2。
继续参见图1B,第一基板102还包括设于平坦化层124上的第一电极126以及设于平坦化层124上且至少部分覆盖第一接触孔124V的电极垫128。在本发明一些实施例中,此第一电极126例如可为共同电极126。
此共同电极126毯覆性形成于平坦化层124的表面上(或基板120上),且具有孔洞126V。此孔洞126V露出第一接触孔124V以及后续的第二接触孔。
此外,如图1A-图1B所示,电极垫128设于孔洞126V中,且与共同电极126电性绝缘。此外,在本发明一些实施例中,电极垫128顺应性设于第一接触孔124V的第一侧壁S1与第二侧壁S2上,且可直接接触第一接触孔124V的第一侧壁S1与第二侧壁S2。
此外,在本发明一些实施例中,电极垫128电连接漏极电极114,且直接接触此漏极电极114。此外,在本发明一些实施例中,此电极垫128完全覆盖第一接触孔124V。
在本发明一些实施例中,此共同电极126与电极垫128的材料可包括透明导电材料,例如为氧化铟锡(ITO)氧化锡(TO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锑锡(ATO)、氧化锑锌(AZO)、上述的组合或其它任何适合的透明导电氧化物材料。此共同电极126与电极垫128可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。在一些实施例中,上述共同电极126与电极垫128的材料可相同,且可通过同一道沉积步骤形成。然而,在其它实施例中,上述共同电极126与电极垫128也可通过不同的沉积步骤形成,且其材料可彼此不同。
继续参见图1B,第一基板102还包括位于共同电极126、电极垫128与平坦化层124上的钝化层130。此钝化层130可为氮化硅、二氧化硅、或氮氧化硅。钝化层130可通过化学气相沉积法(CVD)或旋转涂布法形成,此化学气相沉积法例如可为低压化学气相沉积法(lowpressure chemical vapor deposition,LPCVD)、低温化学气相沉积法(low temperaturechemical vapor deposition,LTCVD)、快速升温化学气相沉积法(rapid thermalchemical vapor deposition,RTCVD)、等离子体辅助化学气相沉积法(plasma enhancedchemical vapor deposition,PECVD)、原子层化学气相沉积法的原子层沉积法(atomiclayer deposition,ALD)或其它常用的方法。
此钝化层130包含有第二接触孔130V,此第二接触孔130V暴露出一部分的电极垫128,如图1B所示。此外,在本发明一些实施例中,此第一接触孔124V部分重叠第二接触孔130V如图1A所示。
继续参见图1B,钝化层130包含有定义第二接触孔130V的第三侧壁S3与第四侧壁S4,且此第三侧壁S3位于第一侧壁S1上,而第四侧壁S4位于第一接触孔124V内。
继续参见图1B,第一基板102还包括设于钝化层130与电极垫128上的第二电极132。在本发明一些实施例中,此第二电极132可为像素电极132。此外,此像素电极132可电连接电极垫128与漏极电极114。此外,在本发明一些实施例中,像素电极132直接接触电极垫128。
像素电极132可包括透明导电材料,例如为铟锡氧化物(ITO)氧化锡(TO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锑锡(ATO)、氧化锑锌(AZO)、上述的组合或其它任何适合的透明导电氧化物材料。此像素电极132可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。
需注意的是,为了清楚描述本发明,图1A中并未绘示此像素电极132。
接着,参见图2A,图2A是本发明一些实施例的显示面板100的第一基板102的上视图。此外,为了清楚描述本发明,图2A仅绘示第一接触孔124V、第二接触孔130V以及电极垫128。
如图2A所示,在本发明一些实施例中,电极垫128的宽度随着第一接触孔124V及第二接触孔130V的宽度变化而变化。详细而言,如图2A所示,当由上视图观察时,第二接触孔130V在平坦化层124上与位于第一接触孔124V底部的主动元件层上具有投影130VP,且此投影130VP的最大宽度位于一第一轴R上。须知悉的是,第二接触孔130V在平坦化层124与主动元件层上具有投影130VP,是指用扫描电子显微镜(Scanning Electron Microscope,SEM)观察第二接触孔130V时,第二接触孔130V位于平坦化层124上方的投影,与位于第一接触孔124V底部的主动元件层上方的投影,并不限定为直接位于平坦化层124上的投影,与直接位于主动元件层上的投影。
继续参见图2A,第二接触孔130V于第一接触孔124V底部的投影130VP的边缘与第一轴R相交于第一轴R的原点A0,此第一轴R于第一接触孔124V内具有一第一测量点A1。宽度Wp0为电极垫128于原点A0在垂直第一轴R上的宽度,宽度Wp1为电极垫128于第一测量点A1在垂直第一轴R上的宽度。
此外,原点A0位于第一轴R上X0的位置,而第一测量点A1位于第一轴R上X1的位置。因此,原点A0至第一测量点A1的距离即为X1减去X0的绝对值。
在本发明一些实施例中,由于X0即为原点A0,因此原点A0至第一测量点A1的距离即为X1的绝对值。
此外,如图2A所示,第一接触孔124V垂直第一轴R上的宽度大于第二接触孔130V垂直第一轴R上的宽度,且电极垫128垂直第一轴R上的宽度随上述第一接触孔124V与第二接触孔130V垂直第一轴R上的宽度变化而变化。亦即,在第一轴R的原点A0与第一测量点A1上,此电极垫128在垂直第一轴R上的宽度满足下列方程序。
此外,由于原点A0位于第一轴R上X0的位置,故X0为0,X1减去X0的绝对值即为X1。易言之,此时X1的绝对值为第一轴R上的第一测量点A1与原点A0之间的距离(此时距离X1为正值,距离X0为0)。此时,在第一轴R的原点A0与第一测量点A1上,此电极垫128在垂直第一轴R上的宽度满足下列方程序。
由于本发明的电极垫128垂直第一轴R上的宽度随上述第一接触孔124V与第二接触孔130V垂直第一轴R上的宽度变化而变化,故本发明的电极垫128可良好地覆盖上述第一接触孔124V与第二接触孔130V,并可防止或减少此第一接触孔124V与第二接触孔130V旁的平坦化层124于制作工艺步骤中剥离的机率,例如,可防止或减少此第一接触孔124V与第二接触孔130V旁的平坦化层124于移除设于此平坦化层124上的光致抗蚀剂的步骤中剥离的机率,因此可提升显示面板100的结构稳定度及制作工艺良率。
此外,在本发明一些实施例中,电极垫128完全覆盖第二接触孔130V在平坦化层124上与位于第一接触孔124V底部的主动元件层上的投影130VP,如图2A所示。此外,在本发明一些实施例中,此电极垫128可完全覆盖第一接触孔124V。由此,可更进一步提升显示面板100的结构稳定度及制作工艺良率。然须知悉的是,在其他实施例中,电极垫128也可部分覆盖第一接触孔124V。
接着,参见图2B,图2B是本发明一些实施例的显示面板100的第一基板102的上视图。此外,为了清楚描述本发明,图2B仅绘示第一接触孔124V、第二接触孔130V以及电极垫128。
应注意的是,后文中与前文相同或相似的元件或膜层将以相同或相似的标号表示,其材料、制造方法与功能皆与前文所述相同或相似,故此部分在后文中将不再赘述。
如图2B所示,在本发明一些实施例中,第二接触孔130V在第一接触孔124V内的宽度变化率大于其对应位置的电极垫128的宽度变化率。
详细而言,Wh1为第二接触孔130V的投影130VP于第一测量点A1在垂直第一轴R上的宽度。且第二接触孔130V的投影130VP于原点A0在垂直第一轴R上的宽度为0。因此,第二接触孔130V由第一测量点A1至原点A0在垂直第一轴R上的宽度变化为宽度Wh1减去0。易言之,第二接触孔130V在第一接触孔124V内由第一测量点A1至原点A0在垂直第一轴R上的宽度变化为宽度Wh1减去0。
此外,如图2B所示,电极垫128由第一测量点A1至原点A0在垂直第一轴R上的宽度变化为宽度Wp1减去宽度Wp0的值的绝对值。
此时,如图2B所示,在第一轴R的原点A0与第一测量点A1上,电极垫128在垂直第一轴R上的宽度与第二接触孔130V的投影130VP在垂直第一轴R上的宽度满足下列方程序:
此外,由于原点A0位于第一轴R上X0的位置,故X0为0,X1减去X0的绝对值即为X1。易言之,此时X1的绝对值为第一轴R上的第一测量点A1与原点A0之间的距离(此时距离X1为正值,距离X0为0)。此时,在第一轴R的原点A0与第一测量点A1上,电极垫128在垂直第一轴R上的宽度与第二接触孔130V的投影130VP在垂直第一轴R上的宽度满足下列方程序:
在此实施例中,第二接触孔130V在第一接触孔124V内的宽度变化率大于其对应位置的电极垫128的宽度变化率。
接着,参见图2C,图2C是本发明一些实施例的显示面板100的第一基板102的上视图。此外,为了清楚描述本发明,图2C仅绘示第一接触孔124V、第二接触孔130V以及电极垫128。
如图2C所示,在本发明一些实施例中,第二接触孔130V在平坦化层124上的宽度变化率大于第二接触孔130V在第一接触孔124V内的宽度变化率。此外,在此实施例中,第二接触孔130V在平坦化层124上的部分即为图2C中第二接触孔130V不位于第一接触孔124V内的部分。
继续参见图2C,第二接触孔130V的投影130VP于第一接触孔124V底部的边缘与第一轴R相交于原点A0,此第一轴R于第一接触孔124V内具有一第一测量点A1。此第一轴R于平坦化层124上具有一第二测量点A2,且此第二测量点A2位于第一接触孔124V外,且位于第二接触孔130V内。第二接触孔130V的投影130VP于平坦化层124上的边缘与第一轴R相交于极点A3。
此外,在此实施例中,第一测量点A1与第二测量点A2位于原点A0与极点A3之间。
此外,在此实施例中,原点A0至第一测量点A1的距离等于第二测量点A2至极点A3的距离。
第二接触孔130V的投影130VP于原点A0在垂直第一轴R上的宽度为0。Wh1为第二接触孔130V的投影130VP于第一测量点A1在垂直第一轴R上的宽度。Wh2为投影130VP于第二测量点A2在垂直第一轴R上的宽度。第二接触孔130V的投影130VP于极点A3在垂直第一轴R上的宽度为0。
此外,原点A0位于第一轴R上X0的位置,而第一测量点A1位于第一轴R上X1的位置。因此,原点A0至第一测量点A1的距离即为X1减去X0的绝对值。
此外,极点A3位于第一轴R上X3的位置,而第二测量点A2位于第一轴R上X2的位置。因此,极点A3至第二测量点A2的距离即为X3减去X2的绝对值。
此外,由于第二接触孔130V的投影130VP于原点A0在垂直第一轴R上的宽度为0,第二接触孔130V的投影130VP于第一测量点A1在垂直第一轴R上的宽度为宽度Wh1,故第二接触孔130V由第一测量点A1至原点A0的宽度变化为宽度Wh1减去0。易言之,第二接触孔130V在第一接触孔124V内由第一测量点A1至原点A0的宽度变化为宽度Wh1减去0。
此外,由于第二接触孔130V的投影130VP于第二测量点A2在垂直第一轴R上的宽度为宽度Wh2。第二接触孔130V的投影130VP于极点A3在垂直第一轴R上的宽度为0,故第二接触孔130V由极点A3至第二测量点A2的宽度变化为0减去宽度Wh2的值的绝对值。易言之,第二接触孔130V在平坦化层124上由极点A3至第二测量点A2的宽度变化为0减去宽度Wh2的值的绝对值。
继续参见图2C,在第一轴的第一测量点A1与第二测量点A2上,第二接触孔130V于平坦化层124上与位于第一接触孔124V底部的主动元件层上的投影130VP在垂直第一轴R上的宽度满足下列方程序:
此外,由于原点A0至第一测量点A1的距离等于第二测量点A2至极点A3的距离,故上述X3减去X2的值的绝对值等于X1减去X0的值的绝对值。
此外,在本发明一些实施例中,由于原点A0位于第一轴R上X0的位置,故X0为0,X1减去X0的绝对值即为X1。易言之,此时X1的绝对值为第一轴R上的第一测量点A1与原点A0之间的距离(此时距离X1为正值,距离X0为0)。
此外,在本发明一些实施例中,由于极点A3位于第一轴R上X3的位置,第二测量点A2位于第一轴R上X2的位置。易言之,极点A3至第二测量点A2的距离即为X3减去X2的绝对值(此时X3与X2皆为正值,且X3大于X2)。
此时,第二接触孔130V于平坦化层124上与位于第一接触孔124V底部的主动元件层上的投影130VP在垂直第一轴R上的宽度满足下列方程序:
此外,第一轴R上的第二测量点A2与极点A3之间的距离等于第一测量点A1与原点A0之间的距离,因此X3-X2的绝对值相等于X1的绝对值。
在本发明一些实施例中,第二接触孔130V在第一接触孔124V内垂直第一轴R的宽度变化率小于第二接触孔130V在平坦化层124上垂直第一轴R的宽度变化率。
接着,在本发明一些实施例中,参见图1B,电极垫128在一方向E3上具有长度L。此外,距离W1为第一侧壁S1的底部与第二侧壁S2的底部之间在此方向E3上的距离,距离W2为第三侧壁S3与第四侧壁S4之间在此方向E3上的距离,距离D1为电极垫128的一边缘128E1与第三侧壁S3之间在此方向E3上的距离,距离D2为电极垫128的另一边缘128E2与第二侧壁S2的底部之间在此方向E3上的距离。
在本发明一些实施例中,长度L满足下列方程序:
W1<L-D1-D2<W1+W2
此外,在本发明一些实施例中,此方向E3平行于第一轴R。或者,在本发明一些实施例中,此方向E3与第一轴R重叠。
此外,如图1B所示,第一侧壁S1与第二侧壁S2为平坦化层124的第一接触孔124V于此方向E3上的相对侧壁。第三侧壁S3与第四侧壁S4为钝化层130的第二接触孔130V于此方向E3上的相对侧壁。
此外,在本发明一些实施例中,如图1B所示,距离D1为电极垫128较靠近第三侧壁S3的边缘128E1与第三侧壁S3之间在此方向E3上的距离。距离D2为电极垫128较靠近第二侧壁S2的边缘128E2与第二侧壁S2的底部的端点S2E之间在此方向E3上的距离。距离W1为第一侧壁S1的底部端点S1E与第二侧壁S2的底部端点S2E之间在此方向E3上的距离。
此外,在本发明一些实施例中,如图1B所示,电极垫128靠近第三侧壁S3的边缘128E1与第一侧壁S1的底部之间在此方向E3上的距离,大于电极垫128靠近第二侧壁S2的边缘128E2与该第二侧壁S2的底部之间在此方向E3上的距离。
接着,参见图3,图3是本发明一些实施例的显示面板100的剖视图。如图3所示,显示面板100包括本发明的第一基板102、与此第一基板102相对设置的第二基板202、以及设于第一基板102与第二基板202之间的显示介质204。
此第二基板202可为一彩色滤光基板、一透明基板、或其它任何适合的基板。上述彩色滤光基板可包括一透明基板以及设于此透明基板上的彩色滤光层。此透明基板可包括玻璃基板、陶瓷基板、塑胶基板或其它任何适合的透明基板。
显示介质204例如可为液晶材料,而此液晶材料可为向列型液晶(nematic)、层列型液晶(smectic)、胆固醇液晶(cholesteric)、蓝相液晶(Blue phase)或其它任何适合的液晶材料。
显示面板100可为液晶显示器,例如为薄膜晶体管液晶显示器。或者,此液晶显示器可为扭转向列(Twisted Nematic,TN)型液晶显示器、超扭转向列(Super TwistedNematic,STN)型液晶显示器、双层超扭转向列(Double layer Super Twisted Nematic,DSTN)型液晶显示器、垂直配向(Vertical Alignment,VA)型液晶显示器、水平电场效应(In-Plane Switching,IPS)型液晶显示器、胆固醇(Cholesteric)型液晶显示器、蓝相(Blue Phase)型液晶显示器或其它任何适合的液晶显示器。
综上所述,由于本发明的电极垫垂直第一轴上的宽度随上述第一接触孔与第二接触孔垂直第一轴上的宽度变化而变化,故本发明的电极垫可良好地覆盖上述第一接触孔与第二接触孔,防止或减少此第一接触孔与第二接触孔旁的平坦化层于制作工艺步骤中被剥离的机率,因此可提升显示面板的结构稳定度及制作工艺良率。
此外,本发明的第二接触孔在第一接触孔内的宽度变化率大于其对应位置的电极垫的宽度变化率。
此外,在本发明一些实施例中,第二接触孔在第一接触孔内垂直第一轴的宽度变化率小于第二接触孔在平坦化层上垂直第一轴的宽度变化率。
此外,应注意的是,熟悉本技术领域的人士均深知,本发明所述的漏极与源极可互换,因其定义与本身所连接的电压电平有关。
值得注意的是,以上所述的元件尺寸、元件参数、以及元件形状皆非为本发明的限制条件。此技术领域中具有通常知识者可以根据不同需要调整这些设定值。另外,本发明的显示面板并不仅限于图1A-图3所图示的状态。本发明可以仅包括图1A-图3的任何一或多个实施例的任何一或多项特征。换言之,并非所有图示的特征均须同时实施于本发明的显示面板中。
虽然以上的实施例及其优点已揭露本发明,但应该了解的是,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作更动、替代与润饰。此外,本发明的保护范围并未局限于说明书内所述特定实施例中的制作工艺、机器、制造、物质组成、装置、方法及步骤,任何所属技术领域中具有通常知识者可从本发明揭示内容中理解现行或未来所发展出的制作工艺、机器、制造、物质组成、装置、方法及步骤,只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明使用。因此,本发明的保护范围包括上述制作工艺、机器、制造、物质组成、装置、方法及步骤。另外,每一权利要求构成个别的实施例,且本发明的保护范围也包括各个权利要求及实施例的组合。
虽然以数个较佳实施例揭露了本发明,然而其并非用以限定本发明,任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作任意的更动与润饰,因此本发明的保护范围应以附上的权利要求所界定者为准。此外,每个权利要求建构成一独立的实施例,且各种权利要求及实施例的组合皆介于本发明的范围内。
Claims (20)
1.一种显示面板,包括:
第一基板;
第二基板;
显示介质,位于该第一基板与该第二基板之间;
主动元件层,位于该第一基板上;
平坦化层,位于该主动元件层上,包含有第一接触孔;
电极垫,位于该平坦化层上,且至少部分覆盖该第一接触孔;以及
钝化层,位于该电极垫与该平坦化层上,且包含有第二接触孔,且该第一接触孔至少部分重叠该第二接触孔,其中,该第二接触孔在该平坦化层上与位于该第一接触孔底部的主动元件层上具有一投影,该投影的一最大宽度位于一第一轴上,
其中,在该第一轴的一原点与一第一测量点上,该电极垫在垂直该第一轴上的宽度满足下列方程序:
<mrow>
<mfrac>
<mrow>
<mi>W</mi>
<mi>p</mi>
<mn>1</mn>
<mo>-</mo>
<mi>W</mi>
<mi>p</mi>
<mn>0</mn>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>1</mn>
<mo>|</mo>
</mrow>
</mfrac>
<mo><</mo>
<mn>0</mn>
</mrow>
其中,该第二接触孔的该投影于该第一接触孔底部的一边缘与该第一轴相交于该原点,X1的绝对值为该第一测量点与该原点之间的距离,且该第一测量点位于该第一接触孔底部,其中,该电极垫于该原点上的宽度为Wp0,且该电极垫于该第一测量点上的宽度为Wp1。
2.如权利要求1所述的显示面板,其中,在该第一轴的该原点与该第一测量点上,该电极垫以及该第二接触孔的该投影在垂直该第一轴上的宽度满足下列方程序:
<mrow>
<mfrac>
<mrow>
<mi>W</mi>
<mi>h</mi>
<mn>1</mn>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>1</mn>
<mo>|</mo>
</mrow>
</mfrac>
<mo>></mo>
<mfrac>
<mrow>
<mo>|</mo>
<mi>W</mi>
<mi>p</mi>
<mn>1</mn>
<mo>-</mo>
<mi>W</mi>
<mi>p</mi>
<mn>0</mn>
<mo>|</mo>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>1</mn>
<mo>|</mo>
</mrow>
</mfrac>
</mrow>
其中,该第二接触孔的该投影于该第一测量点上的宽度为Wh1。
3.如权利要求2所述的显示面板,其中,在该第一轴的该第一测量点与一第二测量点上,该第二接触孔的该投影在垂直该第一轴上的宽度满足下列方程序:
<mrow>
<mfrac>
<mrow>
<mi>W</mi>
<mi>h</mi>
<mn>2</mn>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>3</mn>
<mo>-</mo>
<mi>X</mi>
<mn>2</mn>
<mo>|</mo>
</mrow>
</mfrac>
<mo>></mo>
<mfrac>
<mrow>
<mi>W</mi>
<mi>h</mi>
<mn>1</mn>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>1</mn>
<mo>|</mo>
</mrow>
</mfrac>
</mrow>
其中,该第二接触孔的该投影于该平坦化层上的一边缘与该第一轴相交于一极点,X3-X2的绝对值为该极点与该第二测量点之间的距离,且该第二测量点位于该平坦化层上,且该极点与该第二测量点之间的距离相等于该第一测量点与该原点之间的距离,且该第一测量点与该第二测量点位于该原点与该极点之间,
其中,该第二接触孔的该投影于该第二测量点上的宽度为Wh2。
4.如权利要求1所述的显示面板,其中,该平坦化层包含有定义该第一接触孔的一第一侧壁与一第二侧壁,该钝化层包含有定义该第二接触孔的一第三侧壁与一第四侧壁,其中,该第三侧壁位于该第一侧壁上,而该第四侧壁位于该第一接触孔内,
其中,该电极垫在一方向上具有一长度L,且该长度L满足下列方程序:
W1<L-D1-D2<W1+W2
其中,W1为该第一侧壁的底部与该第二侧壁的底部之间在该方向上的距离,W2为该第三侧壁与该第四侧壁之间在该方向上的距离,D1为该电极垫的一边缘与该第三侧壁之间在该方向上的距离,D2为该电极垫的另一边缘与该第二侧壁的底部之间在该方向上的距离。
5.如权利要求4所述的显示面板,其中该第一侧壁与该第二侧壁为该平坦化层的该第一接触孔于该方向上的两相对侧壁。
6.如权利要求4所述的显示面板,其中该第三侧壁与该第四侧壁为该钝化层的该第二接触孔于该方向上的两相对侧壁。
7.如权利要求4所述的显示面板,其中该方向平行于该第一轴。
8.如权利要求4所述的显示面板,其中D1为该电极垫靠近该第三侧壁的边缘与该第三侧壁之间在该方向上的距离。
9.如权利要求4所述的显示面板,其中D2为该电极垫靠近该第二侧壁的边缘与该第二侧壁的底部的端点之间在该方向上的距离。
10.如权利要求4所述的显示面板,其中该电极垫靠近该第三侧壁的边缘与该第一侧壁的底部之间在该方向上的距离,大于该电极垫靠近该第二侧壁的边缘与该第二侧壁的底部之间在该方向上的距离。
11.一种主动元件基板,包括:
基板;
主动元件层,位于该基板上;
平坦化层,位于该主动元件层上,包含有一第一接触孔;
电极垫,位于该平坦化层上,且至少部分覆盖该第一接触孔;以及
钝化层,位于该电极垫与该平坦化层上,且包含有一第二接触孔,且该第一接触孔至少部分重叠该第二接触孔,其中,该第二接触孔在该平坦化层上与位于该第一接触孔底部的主动元件层上具有一投影,该投影的一最大宽度位于一第一轴上,
其中,在该第一轴的一原点与一第一测量点上,该电极垫在垂直该第一轴上的宽度满足下列方程序:
<mrow>
<mfrac>
<mrow>
<mi>W</mi>
<mi>p</mi>
<mn>1</mn>
<mo>-</mo>
<mi>W</mi>
<mi>p</mi>
<mn>0</mn>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>1</mn>
<mo>|</mo>
</mrow>
</mfrac>
<mo><</mo>
<mn>0</mn>
</mrow>
其中,该第二接触孔的该投影于该第一接触孔底部的一边缘与该第一轴相交于该原点,X1的绝对值为该第一测量点与该原点之间的距离,且该第一测量点位于该第一接触孔底部,其中,该电极垫于该原点上的宽度为Wp0,且该电极垫于该第一测量点上的宽度为Wp1。
12.如权利要求11所述的主动元件基板,其中,在该第一轴的该原点与该第一测量点上,该电极垫以及该第二接触孔的该投影在垂直该第一轴上的宽度满足下列方程序:
<mrow>
<mfrac>
<mrow>
<mi>W</mi>
<mi>h</mi>
<mn>1</mn>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>1</mn>
<mo>|</mo>
</mrow>
</mfrac>
<mo>></mo>
<mfrac>
<mrow>
<mo>|</mo>
<mi>W</mi>
<mi>p</mi>
<mn>1</mn>
<mo>-</mo>
<mi>W</mi>
<mi>p</mi>
<mn>0</mn>
<mo>|</mo>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>1</mn>
<mo>|</mo>
</mrow>
</mfrac>
</mrow>
其中,该第二接触孔的该投影于该第一测量点上的宽度为Wh1。
13.如权利要求12所述的主动元件基板,其中,在该第一轴的该第一测量点与一第二测量点上,该第二接触孔的该投影在垂直该第一轴上的宽度满足下列方程序:
<mrow>
<mfrac>
<mrow>
<mi>W</mi>
<mi>h</mi>
<mn>2</mn>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>3</mn>
<mo>-</mo>
<mi>X</mi>
<mn>2</mn>
<mo>|</mo>
</mrow>
</mfrac>
<mo>></mo>
<mfrac>
<mrow>
<mi>W</mi>
<mi>h</mi>
<mn>1</mn>
</mrow>
<mrow>
<mo>|</mo>
<mi>X</mi>
<mn>1</mn>
<mo>|</mo>
</mrow>
</mfrac>
</mrow>
其中,该第二接触孔的该投影于该平坦化层上的一边缘与该第一轴相交于一极点,X3-X2的绝对值为该极点与该第二测量点之间的距离,且该第二测量点位于该平坦化层上,且该极点与该第二测量点之间的距离相等于该第一测量点与该原点之间的距离,且该第一测量点与该第二测量点位于该原点与该极点之间,
其中,该第二接触孔的该投影于该第二测量点上的宽度为Wh2。
14.如权利要求11所述的主动元件基板,其中,该平坦化层包含有定义该第一接触孔的一第一侧壁与一第二侧壁,该钝化层包含有定义该第二接触孔的一第三侧壁与一第四侧壁,其中,该第三侧壁位于该第一侧壁上,而该第四侧壁位于该第一接触孔内,
其中,该电极垫在一方向上具有一长度L,且该长度L满足下列方程序:
W1<L-D1-D2<W1+W2
其中,W1为该第一侧壁的底部与该第二侧壁的底部之间在该方向上的距离,W2为该第三侧壁与该第四侧壁之间在该方向上的距离,D1为该电极垫的一边缘与该第三侧壁之间在该方向上的距离,D2为该电极垫的另一边缘与该第二侧壁的底部之间在该方向上的距离。
15.如权利要求14所述的主动元件基板,其中该第一侧壁与该第二侧壁为该平坦化层的该第一接触孔于该方向上的两相对侧壁。
16.如权利要求14所述的主动元件基板,其中该第三侧壁与该第四侧壁为该钝化层的该第二接触孔于该方向上的两相对侧壁。
17.如权利要求14所述的主动元件基板,其中该方向平行于该第一轴。
18.如权利要求14所述的主动元件基板,其中D1为该电极垫靠近该第三侧壁的边缘与该第三侧壁之间在该方向上的距离。
19.如权利要求14所述的主动元件基板,其中D2为该电极垫靠近该第二侧壁的边缘与该第二侧壁的底部的端点之间在该方向上的距离。
20.如权利要求14所述的主动元件基板,其中该电极垫靠近该第三侧壁的边缘与该第一侧壁的底部之间在该方向上的距离,大于该电极垫靠近该第二侧壁的边缘与该第二侧壁的底部之间在该方向上的距离。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610458534.8A CN107526218B (zh) | 2016-06-22 | 2016-06-22 | 显示面板 |
US15/628,415 US9929106B2 (en) | 2016-06-22 | 2017-06-20 | Display device and active element substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610458534.8A CN107526218B (zh) | 2016-06-22 | 2016-06-22 | 显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107526218A true CN107526218A (zh) | 2017-12-29 |
CN107526218B CN107526218B (zh) | 2020-07-07 |
Family
ID=60677903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610458534.8A Active CN107526218B (zh) | 2016-06-22 | 2016-06-22 | 显示面板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9929106B2 (zh) |
CN (1) | CN107526218B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0915644A (ja) * | 1995-07-03 | 1997-01-17 | Fujitsu Ltd | 薄膜トランジスタマトリクス基板 |
JP2002016107A (ja) * | 2000-06-29 | 2002-01-18 | Shibaura Mechatronics Corp | 部品実装装置 |
US20020021403A1 (en) * | 2000-06-21 | 2002-02-21 | Kim Jong-Woo | Liquid crystal display device and method of fabricating the same |
US20090321739A1 (en) * | 2008-06-25 | 2009-12-31 | Lg Display Co., Ltd. | Array substrate for flat display device and method for fabricating the same |
CN103021934A (zh) * | 2012-12-20 | 2013-04-03 | 中微半导体设备(上海)有限公司 | 一种通孔或接触孔的形成方法 |
CN204536698U (zh) * | 2015-02-06 | 2015-08-05 | 群创光电股份有限公司 | 显示面板 |
CN105259678A (zh) * | 2014-07-17 | 2016-01-20 | 群创光电股份有限公司 | 液晶显示装置及其元件基板 |
CN105467703A (zh) * | 2015-12-11 | 2016-04-06 | 厦门天马微电子有限公司 | 阵列基板、显示面板以及阵列基板的制造方法 |
CN105527736A (zh) * | 2016-02-15 | 2016-04-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其修复方法、显示面板和显示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5417383B2 (ja) | 2011-06-13 | 2014-02-12 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその製造方法 |
JP5947650B2 (ja) | 2012-07-27 | 2016-07-06 | 株式会社ジャパンディスプレイ | 液晶表示装置および電子機器 |
JP6228000B2 (ja) | 2013-12-24 | 2017-11-08 | 株式会社ジャパンディスプレイ | 基板装置の製造方法 |
KR102101028B1 (ko) | 2014-05-28 | 2020-04-16 | 엘지디스플레이 주식회사 | 표시장치 |
-
2016
- 2016-06-22 CN CN201610458534.8A patent/CN107526218B/zh active Active
-
2017
- 2017-06-20 US US15/628,415 patent/US9929106B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0915644A (ja) * | 1995-07-03 | 1997-01-17 | Fujitsu Ltd | 薄膜トランジスタマトリクス基板 |
US20020021403A1 (en) * | 2000-06-21 | 2002-02-21 | Kim Jong-Woo | Liquid crystal display device and method of fabricating the same |
JP2002016107A (ja) * | 2000-06-29 | 2002-01-18 | Shibaura Mechatronics Corp | 部品実装装置 |
US20090321739A1 (en) * | 2008-06-25 | 2009-12-31 | Lg Display Co., Ltd. | Array substrate for flat display device and method for fabricating the same |
CN103021934A (zh) * | 2012-12-20 | 2013-04-03 | 中微半导体设备(上海)有限公司 | 一种通孔或接触孔的形成方法 |
CN105259678A (zh) * | 2014-07-17 | 2016-01-20 | 群创光电股份有限公司 | 液晶显示装置及其元件基板 |
CN204536698U (zh) * | 2015-02-06 | 2015-08-05 | 群创光电股份有限公司 | 显示面板 |
CN105467703A (zh) * | 2015-12-11 | 2016-04-06 | 厦门天马微电子有限公司 | 阵列基板、显示面板以及阵列基板的制造方法 |
CN105527736A (zh) * | 2016-02-15 | 2016-04-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其修复方法、显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107526218B (zh) | 2020-07-07 |
US9929106B2 (en) | 2018-03-27 |
US20170373014A1 (en) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106356377B (zh) | 触控显示装置 | |
US8203662B2 (en) | Vertical channel thin-film transistor and method of manufacturing the same | |
US7518667B2 (en) | Method for manufacturing a liquid crystal display device | |
JP3740513B2 (ja) | フリンジフィールド駆動液晶表示装置及びその製造方法 | |
CN105629612B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
CN103217840B (zh) | 一种阵列基板、制备方法以及液晶显示装置 | |
US10209594B2 (en) | Thin film transistor array substrate, manufacturing method therefor, and display device | |
US9097951B2 (en) | Thin film transistor array substrate and method for manufacturing the same, and liquid crystal display device | |
US20170017327A1 (en) | Touch display device | |
CN106249931B (zh) | 显示装置 | |
CN106469737B (zh) | 薄膜晶体管基板 | |
CN107390438A (zh) | 晶体管基板及使用此晶体管基板所制得的显示装置 | |
CN107305447A (zh) | 触控显示装置 | |
US20170373101A1 (en) | Ffs mode array substrate and manufacturing method thereof | |
CN106292100B (zh) | 阵列基板及具有该阵列基板的液晶显示面板 | |
US10170501B2 (en) | Display panel | |
CN106125422A (zh) | 显示设备 | |
CN107526218A (zh) | 显示面板 | |
CN106249934B (zh) | 触控显示装置 | |
CN105720093A (zh) | 薄膜晶体管及其制造方法 | |
CN106873274B (zh) | 像素结构 | |
KR100311213B1 (ko) | 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법 | |
US9798202B2 (en) | FFS mode array substrate with TFT channel layer and common electrode layer patterned from a single semiconductor layer and manufacturing method thereof | |
KR20210050309A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |