CN107507866B - 一种多晶氧化物柔性薄膜晶体管及其制备方法 - Google Patents

一种多晶氧化物柔性薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN107507866B
CN107507866B CN201710582068.9A CN201710582068A CN107507866B CN 107507866 B CN107507866 B CN 107507866B CN 201710582068 A CN201710582068 A CN 201710582068A CN 107507866 B CN107507866 B CN 107507866B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
polycrystalline oxide
flexible thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710582068.9A
Other languages
English (en)
Other versions
CN107507866A (zh
Inventor
宁洪龙
曾勇
姚日晖
郑泽科
章红科
刘贤哲
李晓庆
张啸尘
王磊
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710582068.9A priority Critical patent/CN107507866B/zh
Publication of CN107507866A publication Critical patent/CN107507866A/zh
Application granted granted Critical
Publication of CN107507866B publication Critical patent/CN107507866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于柔性显示器件技术领域,公开了一种多晶氧化物柔性薄膜晶体管及其制备方法。所述多晶氧化物柔性薄膜晶体管由依次层叠的硬质衬底、柔性衬底、栅极、栅极绝缘层、有源层和源/漏电极构成,所述有源层具有诱导层和多晶氧化物半导体层的双层结构,其中诱导层位于栅极绝缘层一侧。本发明的薄膜晶体管有源层具有诱导层和多晶氧化物半导体层的双层结构,通过诱导层表面的金属离子诱导多晶氧化物半导体晶化,改善结晶性,提升薄膜晶体管的性能,能够在室温下实现高性能的柔性薄膜晶体管。

Description

一种多晶氧化物柔性薄膜晶体管及其制备方法
技术领域
本发明属于柔性显示器件技术领域,具体涉及一种多晶氧化物柔性薄膜晶体管及其制备方法。
背景技术
柔性显示具有非常广泛的应用前景,例如,腕表、汽车仪表盘、可折叠手机和可弯曲电视等。薄膜晶体管(Thin Film Transistor,TFT)是柔性显示重要的组成薄膜,柔性显示器的每一个像素都需要2个TFT和一个电容来驱动。
柔性显示最大的特点就是可弯曲性,其弯曲需要依靠柔性衬底来实现。目前,大部分柔性显示都用PI衬底。因为PI衬底耐温度高,能够承受较高的工艺温度。但是,PI衬底透光性差,价格较贵。相比较而言,PET和PEN柔性衬底具有非常好的透明度(~90%),良好的力学性能,价格便宜和较高的阻隔水氧能力等,被认为在柔性显示领域具有巨大的应用前景。但是,PET和PEN衬底的熔点只有150℃和180℃,因此,未来柔性显示的制备工艺温度应该足够的低来匹配PET和PEN衬底。
多晶氧化物薄膜晶体管(Poly-crystalline Oxide Thin film Transistor,P-Oxide TFT)是常见的薄膜晶体管之一,例如ZnO TFT。P-Oxide TFT的性能受到晶界的影响非常大,需要改善其结晶性来提高器件性能。目前,改善多晶氧化物结晶性的方法主要有高温再结晶和激光晶化的方式。高温再结晶通常需要的温度超过300℃,不合适用于柔性衬底。而激光具有较高的能量,照射在薄膜上会带来热积累效应,其温度也会超过柔性衬底的熔点,破坏衬底。
发明内容
针对以上现有技术存在的缺点和不足之处,本发明的首要目的在于提供一种多晶氧化物柔性薄膜晶体管。
本发明的另一目的在于提供上述多晶氧化物柔性薄膜晶体管的制备方法。
本发明目的通过以下技术方案实现:
一种多晶氧化物柔性薄膜晶体管,由依次层叠的硬质衬底、柔性衬底、栅极、栅极绝缘层、有源层和源/漏电极构成,所述有源层具有诱导层和多晶氧化物半导体层的双层结构,其中诱导层位于栅极绝缘层一侧。
进一步地,所述栅极的材料为Al:Nd。
进一步地,所述栅极绝缘层的材料为Al2O3:Nd。
进一步地,所述诱导层的材料为Al2O3、CuO或岛状生长的Ag、Cu或Au。
进一步地,所述多晶氧化物半导体层的材料为ZnO或ZnO基掺杂的半导体。
进一步地,所述多晶氧化物半导体层上还沉积一层Al2O3薄膜钝化层。
进一步地,所述源/漏电极的材料为Au、Ag、Cu或Al。
上述多晶氧化物柔性薄膜晶体管的制备方法,具体制备步骤及顺序如下:
(1)首先在硬质衬底上旋涂一层PI溶液,烘干作为柔性衬底,然后在柔性衬底上通过磁控溅射、真空蒸镀或脉冲激光沉积(Pulsed Laser Deposition,简称PLD)的方法制备栅极;
(2)通过原子层沉积、磁控溅射、PLD或阳极氧化的方法制备栅极绝缘层;
(3)接着沉积有源层,有源层由诱导层和多晶氧化物半导体双层结构构成,先沉积诱导层,其厚度小于10nm,然后沉积多晶氧化物半导体层;
(4)最后通过磁控溅射、真空蒸镀或PLD的方法沉积源/漏电极,得到所述多晶氧化物柔性薄膜晶体管。
进一步地,所述有源层通过PLD的方法在室温制备而成,且后期不需要退火处理。
本发明原理为:由于诱导层表面分布着大量金属离子,会一定程度地扩散到金属氧化物半导体中,极大地降低其晶化激活能,促进其晶化。
相对于现有技术,本发明的薄膜晶体管具有如下优点及有益效果:
本发明提供了一种室温晶化的方式来改善多晶氧化物薄膜的结晶性,提升TFT性能,解决了退火晶化和激光晶化损坏柔性衬底的问题,完全能够转移到柔性显示的应用中。本发明能够在室温下实现高性能的柔性薄膜晶体管。
附图说明
图1是本发明制备的一种多晶氧化物柔性薄膜晶体管的结构示意图,其中,01-硬质衬底,02-柔性衬底,03-栅极,04-栅极绝缘层,05-诱导层,06-多晶氧化物半导体层,07-钝化层,08-源/漏电极。
图2是本发明制备的有诱导层和没有诱导层的有源层薄膜的X射线衍射对比图。
图3是本发明制备的有诱导层和没有诱导层的薄膜晶体管性能对比图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例1
本实施例的一种多晶氧化物柔性薄膜晶体管,其结构示意图如图1所示,由依次层叠的硬质衬底01、柔性衬底02、栅极03、栅极绝缘层04、诱导层05、多晶氧化物半导体层06、钝化层07和源/漏电极08构成。
具体通过脉冲激光沉积方式制备有源层,且不进行退火处理。器件在柔性衬底PI上制备,具体步骤如下:
本实施例的薄膜晶体管通过如下方法制备得到:
(1)首先在玻璃衬底上旋涂一层PI溶液,低温烘干作为柔性衬底。室温下在柔性PI衬底上直流磁控溅射沉积Al:Nd合金,作为栅极,厚度约300nm;
(2)通过室温阳极氧化将其中200nm的Al:Nd合金氧化为Al2O3:Nd,作为栅极绝缘层;
(3)有源层通过PLD在室温制备而成,分别由诱导层和多晶氧化物薄膜组成。先用PLD沉积一层Al2O3薄膜作为诱导层,其厚度约4nm。工艺参数为:激光能量305mJ,频率为5Hz,在纯氧气气氛中沉积,压强为10mTorr,脉冲数为350。再用PLD沉积一层多晶氧化物掺铝氧化锌(Aluminum doped Zinc Oxide,AZO),其厚度为4.5nm。工艺参数为:激光能量305mJ,频率为5Hz,在纯氧气气氛中沉积,压强为10mTorr,脉冲数为450。最后又沉积了一层Al2O3薄膜,作为钝化层,用于阻隔水氧,防止空气中的水氧进入影响TFT性能。其工艺参数与诱导层一致。
(4)室温下用真空蒸镀方式沉积源/漏电极,得到所述多晶氧化物柔性薄膜晶体管(Al2O3/AZO/Al2O3TFT)。
图2是本实施例中有诱导层和没有诱导层的有源层薄膜的X射线衍射图对比。为了对比诱导层的作用,我们制备了没有诱导层的薄膜晶体管(AZO/Al2O3TFT)。对比AZO/Al2O3薄膜,Al2O3/AZO/Al2O3薄膜的衍射峰明显要强,说明AZO的结晶性改善。这是因为在AZO沉积过程中,Al2O3能够室温诱导AZO晶化。
图3为本实施例中基于PI衬底的有诱导层和没有诱导层的薄膜晶体管的转移特性曲线对比。薄膜晶体管的性能用Agilent 4155C半导体系统分析仪测试,测试在室温大气环境进行。横坐标是栅极电压(VG),纵坐标是源漏电流(ID)。从图3可以看出,由于Al2O3诱导AZO晶化的作用,相比于AZO/Al2O3TFT,Al2O3/AZO/Al2O3TFT的场效应迁移率由3.2cm2V-1s-1提升至11.4cm2V-1s-1
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (8)

1.一种多晶氧化物柔性薄膜晶体管,由依次层叠的硬质衬底、柔性衬底、栅极、栅极绝缘层、有源层和源/漏电极构成,其特征在于:所述有源层具有诱导层和多晶氧化物半导体层的双层结构,其中诱导层位于栅极绝缘层一侧;
所述多晶氧化物半导体通过室温晶化得到;
所述有源层通过 PLD 的方法在室温制备而成,且不需要退火处理。
2.根据权利要求 1 所述的一种多晶氧化物柔性薄膜晶体管,其特征在于: 所述栅极的材料为 Al:Nd。
3.根据权利要求 1 所述的一种多晶氧化物柔性薄膜晶体管,其特征在于: 所述栅极绝缘层的材料为 Al2O3:Nd。
4.根据权利要求 1 所述的一种多晶氧化物柔性薄膜晶体管,其特征在于: 所述诱导层的材料为 Al2O3、CuO 或岛状生长的 Ag、Cu 或 Au。
5.根据权利要求 1 所述的一种多晶氧化物柔性薄膜晶体管,其特征在于: 所述多晶氧化物半导体层的材料为 ZnO 或 ZnO 基掺杂的半导体。
6.根据权利要求 1 所述的一种多晶氧化物柔性薄膜晶体管,其特征在于: 所述多晶氧化物半导体层上还沉积一层 Al2O3 薄膜钝化层。
7.根据权利要求 1 所述的一种多晶氧化物柔性薄膜晶体管,其特征在于: 所述源/漏电极的材料为 Au、Ag、Cu 或 Al。
8.权利要求 1~7 任一项所述的一种多晶氧化物柔性薄膜晶体管的制备方法, 其特征在于具体制备步骤及顺序如下:
(1)首先在硬质衬底上旋涂一层 PI 溶液,烘干作为柔性衬底,然后在柔性衬底上通过磁控溅射、真空蒸镀或PLD 的方法制备栅极;
(2)通过原子层沉积、磁控溅射、PLD 或阳极氧化的方法制备栅极绝缘层;
(3)接着沉积有源层,有源层由诱导层和多晶氧化物半导体双层结构构成, 先沉积诱导层,其厚度小于 10 nm,然后沉积多晶氧化物半导体层;
(4)最后通过磁控溅射、真空蒸镀或 PLD 的方法沉积源/漏电极,得到所述多晶氧化物柔性薄膜晶体管。
CN201710582068.9A 2017-07-17 2017-07-17 一种多晶氧化物柔性薄膜晶体管及其制备方法 Active CN107507866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710582068.9A CN107507866B (zh) 2017-07-17 2017-07-17 一种多晶氧化物柔性薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710582068.9A CN107507866B (zh) 2017-07-17 2017-07-17 一种多晶氧化物柔性薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN107507866A CN107507866A (zh) 2017-12-22
CN107507866B true CN107507866B (zh) 2023-08-18

Family

ID=60678833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710582068.9A Active CN107507866B (zh) 2017-07-17 2017-07-17 一种多晶氧化物柔性薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN107507866B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288651B (zh) * 2018-01-23 2020-05-22 华南理工大学 一种全磁控溅射制备全透明顶栅结构薄膜晶体管的方法
CN108649074A (zh) * 2018-04-19 2018-10-12 华南理工大学 一种azo透明栅极薄膜晶体管及其制备方法
CN108511348A (zh) * 2018-04-19 2018-09-07 华南理工大学 一种pen柔性衬底透明薄膜晶体管及其制备方法
CN108493237A (zh) * 2018-04-19 2018-09-04 华南理工大学 一种azo源漏电极透明薄膜晶体管及其制备方法
CN108417620B (zh) * 2018-04-20 2021-06-15 华南理工大学 一种氧化物绝缘体薄膜及薄膜晶体管
CN109390411A (zh) * 2018-09-29 2019-02-26 华南理工大学 一种叠层有源层薄膜晶体管及其制备方法
CN114883254A (zh) * 2022-03-24 2022-08-09 广州华星光电半导体显示技术有限公司 薄膜晶体管阵列基板的制造方法及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972110A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105679833A (zh) * 2016-01-12 2016-06-15 华南理工大学 具有叠层有源层的薄膜晶体管及其制备方法
CN207038532U (zh) * 2017-07-17 2018-02-23 华南理工大学 一种多晶氧化物柔性薄膜晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
US9184052B2 (en) * 2012-10-25 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing method of semiconductor device using metal oxide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972110A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105679833A (zh) * 2016-01-12 2016-06-15 华南理工大学 具有叠层有源层的薄膜晶体管及其制备方法
CN207038532U (zh) * 2017-07-17 2018-02-23 华南理工大学 一种多晶氧化物柔性薄膜晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rihui Yao等.All-Aluminum Thin Film Transistor Fabrication at Room Temperature.《Materials》.2017,第1-6页. *

Also Published As

Publication number Publication date
CN107507866A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
CN107507866B (zh) 一种多晶氧化物柔性薄膜晶体管及其制备方法
JP5116290B2 (ja) 薄膜トランジスタの製造方法
TWI453915B (zh) Thin film transistor
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
Cai et al. High-performance transparent AZO TFTs fabricated on glass substrate
US20150263176A1 (en) Thin film transistor and manufacturing method for the same
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
JP2009194351A (ja) 薄膜トランジスタおよびその製造方法
JP5499529B2 (ja) 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
CN103855194A (zh) 半导体材料、包括其的晶体管和包括晶体管的电子装置
KR101974754B1 (ko) 박막 트랜지스터
JP2011108739A (ja) 薄膜トランジスタ基板、その製造方法及び画像表示装置
CN103208526A (zh) 一种半导体器件及其制造方法
CN108735821B (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
US10777581B2 (en) Method for manufacturing IGZO thin-film transistor
TWI515793B (zh) 沉積薄膜電極與薄膜堆疊的方法
TW201442249A (zh) 薄膜電晶體
CN103022077A (zh) 一种含氧化物薄膜晶体管的oled装置
CN108336135B (zh) 一种钕铟锌氧化物薄膜晶体管及其制备方法
JP2012099661A (ja) 酸化物半導体の製造方法
WO2016132681A1 (ja) 積層体及び積層体の製造方法
KR102238749B1 (ko) 인듐아연 산화물 박막 트랜지스터 및 그 제조 방법
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant