CN107426919A - 存储设备 - Google Patents

存储设备 Download PDF

Info

Publication number
CN107426919A
CN107426919A CN201710167290.2A CN201710167290A CN107426919A CN 107426919 A CN107426919 A CN 107426919A CN 201710167290 A CN201710167290 A CN 201710167290A CN 107426919 A CN107426919 A CN 107426919A
Authority
CN
China
Prior art keywords
circuit
circuit board
connector
storage device
flexible pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710167290.2A
Other languages
English (en)
Other versions
CN107426919B (zh
Inventor
倪勇
殷雪冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Memblaze Technology Co Ltd
Original Assignee
Beijing Memblaze Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Memblaze Technology Co Ltd filed Critical Beijing Memblaze Technology Co Ltd
Priority to CN201710167290.2A priority Critical patent/CN107426919B/zh
Publication of CN107426919A publication Critical patent/CN107426919A/zh
Application granted granted Critical
Publication of CN107426919B publication Critical patent/CN107426919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]
    • H05K2201/056Folded around rigid support or component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

存储设备,包括第一电路板、第二电路板和第三电路板;所述第一电路板上布置有一个或多个存储器芯片,所述第二电路板上布置有一个或多个存储器芯片,所述第三电路板上布置有控制器和主机接口;所述第一电路板同所述第三电路板相耦合,所述第二电路板同所述第三电路板相耦合,第一电路板上的存储器芯片通过第一总线耦合到所述控制器,第二电路板上的存储器芯片通过第二总线耦合到所述控制器,使得经由所述主机接口通过所述控制器访问布置在所述第一电路板上的一个或多个存储器芯片以及布置在所述第二电路板上的一个或多个存储器芯片。

Description

存储设备
技术领域
本发明涉及电子设备,更具体地,本发明涉及用于固态存储设备(Solid StorageDevice,SSD)的印刷电路板系统。
背景技术
同机械式硬盘相类似,固态存储设备(SSD)也是用于计算机系统的大容量、非易失性存储设备。固态存储设备一般以闪存(Flash)作为存储介质。高性能的固态存储设备被用于高性能计算机。
在专利申请WO2011085131A2中,提供了如图1A、1B所示的可扩展容量的固态硬盘。图1A中,在固态硬盘的主印刷电路板205上布置有多个连接器204,以及闪存芯片(未示出)。连接器204能够可移除地连接到子卡。子卡可包括闪存芯片,以向固态硬盘提供附加的存储能力。图1B中提供了子卡608、610,每个子卡包括闪存芯片609和连接器607。通过连接器606接收每个子卡。每个子卡608与610可单独或一同连接到主PCB(Printed Circuit Board,印刷电路板)601。控制器602将子卡的闪存芯片的容量通过接口603呈现给主机。若子卡608和610都被插入,控制器602可聚合每个子卡上的闪存芯片609的容量以在逻辑上呈现给主机。
在实用新型专利CN201402611Y中,提供了如图2所示的固态硬盘。作为存储模块的第一刚柔耦合PCB 4包括多个闪存芯片41,而作为主控板的第二刚柔耦合PCB 5包括控制芯片51。第一刚柔耦合PCB 4包括刚性PCB 42和柔性PCB 43,第二刚柔耦合PCB 5包括刚性PCB52和柔性PCB 53。第一刚柔耦合PCB 4和第二刚柔耦合PCB 5通过柔性PCB 43和柔性PCB 53上设置的信号线和过孔实现第一刚柔耦合PCB 4和第二刚柔耦合PCB 5上的信号的连接。柔性PCB 43和柔性PCB53如图2中的斜线阴影区域所述。柔性PCB 43以及柔性PCB 53以及刚性PCB 42和刚性PCB 52可以在一次加工中形成。
在US2007165390A1中提供了具有柔性电路板的PCB,如图3所示。图3中包括,第一底板100、第二底板200和信号传输柔性电路(FPC,Flexible,Printed Circuit)。第一底板100与第二底板200互相分离,并使用FPC传递信号。在第二底板200上可安装电子元件201、202,在第一底板100上可安装电子元件101、102,以及微控制单元(MCU,Micro ControlUnit)。第一底板100包括开口部分300,其形成在具有尺寸D的区域,尺寸D小于第一底板100的最大尺寸(d)。信号传输部分FPC可从开口部分300延伸出。
然而,为提高存储设备的存储容量,需要在有限的空间内布置更多的存储芯片。但更多的存储芯片需要更多的引线来实施控制,这与存储设备有限的空间相矛盾。并且,需要提供具有多种不同存储容量和/或不同存储芯片数量的存储设备,而不显著增加成本。
发明内容
根据本发明的第一方面,提供了一种电子设备,包括第一刚性电路板,第二刚性电路板和柔性电路板,所述柔性电路板在所述第一刚性电路板与所述第二刚性电路板之间传递电信号,所述第一刚性电路板具有相对的第一边和第二边;所述柔性电路板具有相对的第三边和第四边;所述柔性电路板的第三边耦合到所述第一刚性电路板的第一边,所述柔性电路板的第四边耦合到所述第二刚性电路板的第一区域;所述第四边的宽度大于所述第一边的宽度。
根据本发明的第一方面的电子设备中,所述柔性电路板上布置有连接器,所述连接器用于将所述柔性电路板耦合到所述第二刚性电路板的第一区域;所述第一区域布置有与所述第一连接器相对应的连接器。
根据本发明的第一方面的电子设备中,所述第三边从所述第一刚性电路板的第一边延伸出,和/或所述第四边从所述第二刚性电路板的第一区域延伸出。
根据本发明的第一方面的电子设备中,其中所述第一刚性电路板的第一边位于所述第一区域的上方。
根据本发明的第一方面的电子设备中,还包括第一支撑座,所述第一支撑座将所述连接器压紧在所述第二刚性电路板上,所述第一支撑座支撑所述第一刚性电路板的第一边。
根据本发明的第一方面的电子设备中,还包括第二支撑座;所述第二支撑座支撑所述第一刚性电路板的第二边。
根据本发明的第一方面的电子设备中,所述柔性电路板上布置有连接器,所述柔性电路板与所述第一刚性电路板所在的平面具有彼此相对的第一面和第二面,所述连接器布置于所述第一面上,所述连接器用于将所述柔性电路板耦合到所述第二刚性电路板的第一区域,使得所述连接器朝向所述第二刚性电路板时,所述第一刚性电路板的第一面背向所述第二刚性电路板。
根据本发明的第一方面的电子设备中,所述第一刚性电路板上布置有存储器,而所述第二刚性电路板上布置有控制器和主机接口。
根据本发明的第一方面的电子设备中,其中所述柔性电路板上布置有指示所述第一刚性电路板的配置的接线。
根据本发明的第一方面的电子设备中,其中所述第一刚性电路板是矩形,所述第一边与所述第二边是所述矩形的短边。
根据本发明的第二方面,提供了一种用于安装电子设备的方法,所述电子设备包括第一刚性电路板、第二刚性电路板与柔性电路板,所述柔性电路板从所述第一刚性电路板的一边延伸出,所述方法包括:将布置于柔性电路板上的第一连接器与布置于第二刚性电路板上的第二连接器相连接;使用支撑座将第一连接器压紧在所述第二刚性电路板上;将所述柔性电路板沿所述支撑座的表面弯曲;以及将所述第一刚性电路板固定于所述支撑座上。
根据本发明的第二方面的方法,其中所述支撑座的下表面压紧所述第一连接器,而所述第一刚性电路板被放置于所述支撑座的上表面的凹槽中。
根据本发明的第三方面,提供了一种电子设备,包括第一刚性电路板、第二刚性电路板、第三刚性电路板、第一柔性电路板以及第二柔性电路板;所述第一柔性电路板在所述第一刚性电路板与所述第三刚性电路板之间传递电信号,所述第二柔性电路板在所述第二刚性电路板与所述第三刚性电路板之间传递电信号,所述第一刚性电路板具有相对的第一边和第二边;所述第二刚性电路板具有相对的第三边和第四边;所述第一柔性电路板具有相对的第五边第六边,所述第五边耦合到所述第一刚性电路板的第一边;所述第二柔性电路板具有相对的第七边第八边,所述第七边耦合到所述第二刚性电路板的第三边;所述第六边耦合到所述第三刚性电路板的第一区域,所述第八边耦合到所述刚性电路板的第二区域;所述第六边的宽度大于所述第一边的宽度,所述第八边的宽度大于所述第三边的宽度。
根据本发明的第三方面的电子设备,其中所述第五边从所述第一刚性电路板的第一边延伸出;所述第七边从所述第二刚性电路板的第三边延伸出。
根据本发明的第三方面的电子设备,其中,所述第一柔性电路板的第六边布置有第一连接器,所述第二柔性电路板的第八边布置有第二连接器;所述第一连接器用于将所述第一柔性电路板耦合到所述第三刚性电路板的第一区域;所述第二连接器用于将所述第二柔性电路板耦合到所述第三刚性电路板的第二区域;所述第一区域布置有与所述第一连接器相对应的连接器,所述第二区域布置有与所述第二连接器相对应的连接器。
根据本发明的第三方面的电子设备,其中,所述第一柔性电路板的第六边从所述第三刚性电路板的第一区域延伸出,所述第二柔性电路板的第八边从所述第三电路板的第二区域延伸出。
根据本发明的第三方面的电子设备,其中所述第一区域是所述第三刚性电路板的第九边的部分,和/或所述第二区域是所述第三刚性电路板的第十边的部分。
根据本发明的第三方面的电子设备,还包括第一支撑座和第二支撑座,所述第一支撑座将所述第一连接器压紧在所述第三刚性电路板上,所述第二支撑座将所述第二连接器压紧在所述第三刚性板上;所述第一支撑座支撑所述第一刚性电路板的第一边,所述第一支撑座还支撑所述第二刚性电路板的第四边;所述第二支撑座支撑所述第一刚性电路板的第二边,所述第二支撑座还支撑所述第二刚性电路板的第三边。
根据本发明的第三方面的电子设备,其中,所述第一柔性电路板与所述第一刚性电路板所在的平面具有彼此相对的第一面和第二面;所述第二柔性电路板与所述第二刚性电路板所在的平面具有彼此相对的第三面和第四面;所述第一连接器布置于所述第一面上,所述第二连接器布置于所述第三面上;所述第一连接器用于将所述第一柔性电路板耦合到所述第三刚性电路板的第一区域,使得所述第一连接器朝向所述第三刚性电路板时,所述第一刚性电路板的第一面背向所述第三刚性电路板;所述第二连接器用于将所述第二柔性电路板耦合到所述第三刚性电路板的第二区域,使得所述第二连接器朝向所述第三刚性电路板时,所述第二刚性电路板的第一面背向所述第三刚性电路板。
根据本发明的第三方面的电子设备,其中所述第一刚性电路板上布置有存储器,所述第二刚性电路板上布置有存储器,所述第三刚性电路板上布置有控制器和主机接口。
根据本发明的第三方面的电子设备,其中所述第一刚性电路板上的存储器的存储容量是所述第二刚性电路板上的存储器的存储容量的二倍。
根据本发明的第三方面的电子设备,其中所述第一刚性电路板的第一边位于所述第一区域的上方,所述第二刚性电路板的第三边位于所述第二区域的上方;
所述第二刚性电路板的第四边位于所述第一区域的上方,所述第一刚性电路板的第二边位于所述第二区域的上方。
根据本发明的第三方面的电子设备,其中所述第一柔性电路板上布置有指示所述第一刚性电路板上的存储器的存储容量的接线,所述第二柔性电路板上布置有指示所述第二刚性电路板上的存储器的存储容量的接线。
根据本发明的第四方面,提供了一种用于安装电子设备的方法,所述电子设备包括第一刚性电路板、第二刚性电路板、第三刚性电路板、第一柔性电路板和第二柔性电路板,所述第一柔性电路板从所述第一刚性电路板的一边延伸出,所述第二柔性电路板葱所述第二刚醒电路板的一边延伸出,所述方法包括:将布置于第一柔性电路板上的第一连接器与布置于第三刚性电路板上的第二连接器相连接;使用第一支撑座将第一连接器压紧在所述第三刚性电路板上;将所述第一柔性电路板沿所述第一支撑座的表面弯曲;将所述第一刚性电路板固定于所述第一支撑座上;将布置于第二柔性电路板上的第三连接器与布置于第三刚性电路板上的第四连接器相连接;使用第二支撑座将所述第三连接器压紧在所述第三刚性电路板上;将所述第二柔性电路板沿所述第二支撑座的表面弯曲;将所述第二刚性电路板固定于所述第二支撑座上;将所述第二刚性电路板固定于所述第一支撑座上;以及将所述第一刚性电路板固定于所述第二支撑座上。
根据本发明的第四方面的方法,其中所述第一支撑座的下表面压紧所述第一连接器,而所述第一刚性电路板被放置于所述第一支撑座的上表面的第一凹槽中;所述第二支撑座的下表面压缩所述第三连接器,而所述第二刚性电路板被放置于所述第二支撑座的上表面的第一凹槽中;所述第一刚性电路板放置于所述第二支撑座的上表面的第二凹槽中,所述第二刚性电路板放置于所述第一支撑座的上表面的第一凹槽中。
根据本发明的第五方面,提供了一种存储设备,包括第一电路板、第二电路板和第三电路板;所述第一电路板上布置有一个或多个存储器芯片,所述第二电路板上布置有一个或多个存储器芯片,所述第三电路板上布置有控制器和主机接口;所述第一电路板同所述第三电路板相耦合,所述第二电路板同所述第三电路板相耦合,使得经由所述主机接口通过所述控制器访问布置在所述第一电路板上的一个或多个存储器芯片以及布置在所述第二电路板上的一个或多个存储器芯片;所述第一电路板上的存储器芯片的容量是所述第二电路板上的存储器芯片的容量的二倍。
根据本发明的第五方面的存储设备,其中所述第一电路板通过布置在所述第三电路板上的第一连接器耦合到所述第三电路板,所述第二电路板通过布置在所述第三电路板上的第二电连接耦合到所述第三电路板。
根据本发明的第五方面的存储设备,其中所述第一连接器的一个或多个引脚用于传输指示所述第一电路板上的存储器芯片的容量的信号,和/或所述第二连接器的一个或多个引脚用于传输指示所述第二电路板上的存储器芯片的容量的信号。
根据本发明的第五方面的存储设备,其中所述第一电路板通过布置在所述第三电路板上的第一连接器和第二连接器耦合到所述第三电路板,所述第二电路板通过布置在所述第三电路板上的第三连接器和第四连接器耦合到所述第三电路板,其中所述第一连接器同所述第三连接器相同,所述第二连接器同所述第四连接器相同。
根据本发明的第五方面的存储设备,其中所述第一连接器和/或所述第二连接器的一个或多个引脚用于传输指示所述第一电路板上的存储器芯片的容量的信号,所述第三连接器和/或所述第四连接器的一个或多个引脚用于传输指示所述第二电路板上的存储器芯片的容量的信号。
根据本发明的第五方面的存储设备,还包括第一柔性电路板和第二柔性电路板,所述第一柔性电路板用于将所述第一电路板耦合到所述第三电路板,所述第二柔性电路板用于将所述第二电路板耦合到所述第三电路板。
根据本发明的第五方面的存储设备,其中,所述第一电路板具有相对的第一边和第二边;所述第二电路板具有相对的第三边和第四边;所述第一柔性电路板具有相对的第五边第六边,所述第五边耦合到所述第一电路板的第一边;所述第二柔性电路板具有相对的第七边第八边,所述第七边耦合到所述第二电路板的第三边;所述第六边耦合到所述第三电路板的第一连接器,所述第八边耦合到所述第三电路板的第二连接器;所述第六边的宽度大于所述第一边的宽度,所述第八边的宽度大于所述第三边的宽度;所述第一电路板的第一边位于所述第一连接器的上方,所述第二电路板的第三边位于所述第二连接器的上方;所述第二电路板的第四边位于所述第一连接器的上方,所述第一电路板的第二边位于所述第二连接器的上方。
根据本发明的第五方面的存储设备,其中,所述第五边从所述第一电路板的第一边延伸出;所述第七边从所述第二电路板的第三边延伸出。
根据本发明的第五方面的存储设备,还包括第一支撑座和第二支撑座,所述第一支撑座将所述第一柔性电路板的第六边紧固在所述第一连接器上,所述第二支撑座将所述第二柔性电路板的第八边紧固在所述第二连接器上;所述第一支撑座支撑所述第一电路板的第一边,所述第一支撑座还支撑所述第二电路板的第四边;所述第二支撑座支撑所述第一电路板的第二边,所述第二支撑座还支撑所述第二电路板的第三边。
根据本发明的第五方面的存储设备,包括多个所述第一电路板和/或多个所述第二电路板。
根据本发明的第五方面的存储设备,,所述第四电路板上布置有一个或多个存储器芯片,所述第四电路板同所述第三电路板相耦合,使得经由所述主机接口通过所述控制器访问布置在所述第四电路板上的一个或多个存储器芯片;所述第四电路板上的存储器芯片的容量是所述第二电路板上的存储器芯片的容量的二倍,或者所述第四电路板上的存储器芯片的容量与所述第二电路板上的存储器芯片的容量相同。
根据本发明的第六方面,提供了一种存储设备,包括第一电路板、第二电路板和第三电路板;所述第一电路板上布置有多个存储器芯片,所述第二电路板上布置有多个存储器芯片,所述第三电路板上布置有控制器和主机接口;所述第一电路板同所述第三电路板相耦合,所述第二电路板同所述第三电路板相耦合,使得经由所述主机接口通过所述控制器访问布置在所述第一电路板上的多个存储器芯片以及布置在所述第二电路板上的多个存储器芯片;所述第一电路板上的所述多个存储器芯片配置为第一通道与第二通道,所述第一通道包括第一数量的存储器芯片,所述第二通道包括第二数量的存储器芯片,所述第一数量不同于所述第二数量。
根据本发明的第六方面的存储设备,其中,所述第一电路板上还包括第三通道,所述第三通道包括第三数量的存储器芯片,所述第三数量不同于所述第一数量。
根据本发明的第六方面的存储设备,其中,所述第二电路板上的所述多个存储器芯片配置为第四通道与第五通道,所述第四通道包括第四数量的存储器芯片,所述第五通道包括第五数量的存储器芯片,所述第四数量不同于所述第五数量。
根据本发明的第六方面的存储设备,其中,所述第二电路板上的所述多个存储器芯片的数量不同于所述第一电路板上的所述多个存储器芯片的数量。
根据本发明的第六方面的存储设备,其中,其中所述第一电路板通过布置在所述第三电路板上的第一连接器耦合到所述第三电路板,所述第二电路板通过布置在所述第三电路板上的第二电连接耦合到所述第三电路板;以及所述第一连接器与所述第二连接器相同,使得所述第一电路板可通过布置在所述第三电路板上的第二连接器耦合到所述第三电路板,所述第二电路板可通过布置在所述第三电路板上的第一电连接耦合到所述第三电路板。
根据本发明的第六方面的存储设备,其中,所述第一连接器的一个或多个引脚用于传输指示所述第一电路板上的存储器芯片的数量的信号;所述第二连接器的一个或多个引脚用于传输指示所述第二电路板上的存储器芯片的数量的信号。
根据本发明的第六方面的存储设备,其中,所述第一连接器的一个或多个引脚用于传输指示所述第一电路板上的每个信道所具有的存储器芯片的数量的信号;所述第二连接器的一个或多个引脚用于传输指示所述第二电路板上的每个信道所具有的存储器芯片的数量的信号。
根据本发明的第六方面的存储设备,其中存储器芯片具有相同的存储容量。
根据本发明的第七方面,提供了一种存储设备,包括控制器、第一存储器通道和第二存储器通道;所述第一存储器通道与所述第二存储器通道分别耦合到所述控制器;所述第一存储器通道包括第一数量的存储器芯片,所述第二存储器通道包括第二数量的存储器芯片,所述第一数量不同于所述第二数量。
根据本发明的第七方面的存储设备,其中,所述第一数量的存储器芯片通过共享的第一总线耦合到所述控制器,所述第二数量的存储器芯片通过共享的第二总线耦合到所述控制器。
附图说明
当连同附图阅读时,通过参考后面对示出性的实施例的详细描述,将最佳地理解本发明以及优选的使用模式和其进一步的目的和优点,其中附图包括:
图1A、1B是根据现有技术的可扩展容量的固态硬盘;
图2是根据现有技术的包括刚性PCB和柔性PCB的固态硬盘;
图3是根据现有技术的另一种包括刚性PCB和柔性PCB的电子设备;
图4是根据本发明的实施例的存储设备的正视图;
图5A是根据本发明的实施例的存储设备的电路子板的正视图;
图5B-5E是根据本发明的实施例的存储设备电路子板的侧视图;
图5F-5J是根据本发明的实施例的存储设备的电路子板的闪存芯片与控制电路的连接方式的原理图;
图6A是示出了根据本发明的实施例的存储设备的子板与母板的连接方式的侧视图;
图6B是示出了根据本发明的实施例的存储设备的子板与母板的另一连接方式的侧视图;
图7是示出了根据本发明的实施例的存储设备的子板与柔性电路板的连接方式的正视图;
图8是根据本发明的实施例的存储设备的另一正视图;
图9是根据本发明的实施例的存储设备的立体图;
图10是根据本发明的实施例的存储设备的俯视图;
图11A、11B、11C是用于根据本发明的实施例的存储设备的支撑座的立体图;
图12是根据本发明的实施例的存储设备的另一立体图;
图13是根据本发明的另一实施例的存储设备的正视图;以及
图14是根据本发明的又一实施例的存储设备的正视图。
具体实施方式
图4是根据本发明的实施例的存储设备的正视图。图4所示的存储设备包括电路母板400。电路母板400是具有PCIE半高卡形态的电路板,其可以通过PCIE插槽连接到计算机。电路母板400上布置有电路子板410、420和430。在一个实施例中,电路子板410、420与430上分别布置有闪存芯片411-413、421-423以及431-433,使得电路子板410、420、430向图4所示的存储设备提供存储容量。在电路母板400上还布置有闪存控制器(未示出),用以控制对电路子板410、420与430上的闪存芯片的访问,并处理来自计算机的接口命令。虽然在图4中示出了包括闪存芯片的具有PCIE接口的存储设备,但所属领域技术人员将意识到,其仅是一种举例,本发明可适用于具有其他功能的多种电子设备,并且可通过多种接口方式耦合到计算机,多种接口包括但不限于SATA(Serial Advanced Technology Attachment,串行高级技术附件)、USB(Universal Serial Bus,通用串行总线)、PCIE(Peripheral ComponentInterconnect Express,快速外围组件互连)、SCSI(Small Computer System Interface,小型计算机系统接口)、IDE(Integrated Drive Electronics,集成驱动器电子)等。并且,本发明也适用于包括闪存以外的其他类型的存储芯片,例如,相变存储器、电阻存储器、铁电存储器等。
如图4所示,电路子板410与420以彼此相反的方向布置,电路子板410与430以相同的方向布置。从而使得可在具有特定尺寸的电路母板400上布置更多的闪存芯片。并且,电路子板410、420与430具有相同的外形尺寸和相同的接口,使得电路子板410、420与430之间可以彼此替换,也可以采用其他的电路子板替换电路子板410、420与430。
图5A是实施本发明的实施例的存储设备的子板的正视图。图5A中更清楚地展示了图4中的电路子卡410。电路子卡420与430可具有与电路子卡410相同的物理形态,但可以具有与电路子卡410相同或不同的存储容量。在优选的例子中,电路子卡420的存储容量是电路子卡410的二倍。在电路子卡410上布置有闪存芯片411、412与413。在一个例子中,在电路子卡410的未示出的一面,也布置有闪存芯片。闪存芯片411、412与413可以是具有相同容量的闪存芯片,也可以是具有不同容量的闪存芯片。电路子卡410上的闪存芯片可以组织为多个通道,每个通道上包括两个或者其他数量的闪存芯片。各个通道彼此并行,可以同时向电路母板400传输数据或从电路母板400接收数据。在电路子卡410上也可布置具有其他数量的多个闪存芯片。
在可容纳闪存芯片411、412和/或413的情况下,将电路子卡410的尺寸设置得尽量小,以便在电路母板400上可布置更多数量的电路子卡,从而提高存储设备的容量。由于可在电路母板上布置多块电路子卡410、420和/或430,并且电路子卡410、420和430可具有彼此不同的容量,因而,存储设备可具有多种不同的存储容量的组合。参看表1,当电路子卡410、420和430可具有192GB(Giga Byte)与394GB两种存储容量时,以及当可在电路母板400上布置最多6块电路子卡410、420或430时,可得到具有多种不同存储容量的存储设备。虽然在表1中示出了包括4块到6块电路子卡的存储设备的配置,但是,也可以在电路母板400上布置1块-3块电路子卡,以提供更多不同的存储容量。
表1存储设备存储容量表
由此,通过提供两种不同存储容量的电路子卡,得到了具有多种不同容量的存储设备,可满足多种不同场合的需求。
并且,由于电路子卡410、420与430具有相同的物理形态,因而电路子卡410、420与430在电路母板400上的安装是可互换的,从而简化了安装的过程,并且,当多个电路子卡之一出现故障时,也可以容易地更换。以及,通过用更大容量和/或更高性能(访问速度、可靠性等)的电路子卡替换电路母板400上已有的电路子卡,可容易地实现对存储设备的更新或升级。
所属领域技术人员将意识到,也可以提供具有三种或更多种不同存储容量的电路子卡,从而可提供具有更多种存储容量的存储设备。例如,参看表2,在电路子板410上可布置不同数量的存储芯片(例如,3-6个存储芯片),从而,在每个存储芯片具有64GB存储容量的情况下,可提供分别具有192GB、256GB、320GB以及384GB存储容量的电路子卡。而通过提供多种具有不同存储容量的电路子卡,可得到具有更多种不同存储容量的存储设备。显然,如果电路子板410上的每个存储芯片具有不同的存储容量,则可以提供具有进一步多种不同的存储容量组合的存储设备。
表2电路子卡存储容量表
芯片容量 芯片数量 子卡容量
64GB 3 192GB
64GB 4 256GB
64GB 5 320GB
64GB 6 384GB
图5B-5E是实施本发明的实施例的存储设备的电路子板410的侧视图。在图5B中,电路子板410上布置有存储芯片411、412、413、414、415以及416。当每个存储芯片提供64GB存储容量时,图5B中的电路子板可提供384GB的存储容量。在图5C中,电路子板410上布置有存储芯片411、412、413、414以及415。当每个存储芯片提供64GB存储容量时,图5C中的电路子板可提供320GB的存储容量。在图5D中,电路子板410上布置有存储芯片411、412、413以及414。当每个存储芯片提供64GB存储容量时,图5D中的电路子板可提供256GB的存储容量。在图5E中,电路子板410上布置有存储芯片411、412以及413。当每个存储芯片提供64GB存储容量时,图5E中的电路子板可提供192GB的存储容量。
继续参看图5F-5J,图5F-5J是根据本发明的实施例的存储设备的电路子板410的闪存芯片与控制电路660的连接方式的原理图。为了促进多个闪存芯片的操作的并行性,以及节约控制多个闪存芯片所需要的控制电路660的IO资源,将电路子板410上的多个闪存芯片布置在多个通道内。每个通道内的布置有多个闪存芯片,每个通道内的多个闪存芯片共用数据和/或控制总线,并且为了能够访问各个闪存芯片,每个通道内的多个闪存芯片(和/或管芯)的芯片使能(Chip Enable,CE)端口,可由控制电路660单独地控制。
参看图5F,电路子板410上布置有3个通道。闪存芯片411、414包括在第一通道中,并通过共用的总线490耦合到控制电路660。控制电路660可以独立地控制闪存芯片411、414的CE端口。闪存芯片412、415包括在第二通道中,并通过共用的总线492耦合到控制电路660。控制电路660可以独立地控制闪存芯片412、415的CE端口。闪存芯片413、416包括在第三通道中,并通过共用的总线494耦合到控制电路660。控制电路660可以独立地控制闪存芯片413、416的CE端口。
可选地,每个通道上可以有其他数量的闪存芯片。参看图5G,闪存芯片411、412与413包括在第一通道中,并通过共用的总线490耦合到控制电路660。控制电路660可以独立地控制闪存芯片411、412与413的CE端口。闪存芯片414、415与416包括在第二通道中,并通过共用的总线494耦合到控制电路660。控制电路660可以独立地控制闪存芯片414、415与416的CE端口。
依然可选地,每个通道上可以具有不同数量的闪存芯片。参看图5H,闪存芯片411、414包括在第一通道中,并通过共用的总线490耦合到控制电路660。控制电路660可以独立地控制闪存芯片411、414的CE端口。闪存芯片412、415包括在第二通道中,并通过共用的总线492耦合到控制电路660。控制电路660可以独立地控制闪存芯片412、415的CE端口。闪存芯片413包括在第三通道中,并通过总线494耦合到控制电路660。控制电路660可以控制闪存芯片413的CE端口。注意到在图5H中,没有提供闪存芯片416,其对应于在图5C中提供的例子。同样注意到,在图5H中,第一通道与第二通道中,布置有2个闪存芯片,而在第三通道中,仅布置有1个闪存芯片,即,每个通道上具有不同数量的闪存芯片。需要指出的是,虽然在每个通道上具有不同数量的闪存芯片,但每个通道上的存储容量可以相同也可以不同。当图5H中的闪存芯片411-415具有相同的存储容量时,第三通道上的存储容量是第一通道的存储容量的一半。也可以提供闪存芯片413,使得其存储容量是闪存芯片411、412、414或415的二倍,从而使得每个通道上的存储容量相同。
依然需要指出的是,虽然在图5H的实施例中,不包括闪存芯片416,但是,在与之相对应的图5C的电路子板410中,优选地,提供与图5B的电路子板410相同的接口布置。即,虽然在图5C的电路子板410,不需要在接口中提供耦合到闪存芯片416的CE端口的引线,但为多种不同的电路子板提供相同的接口布置是有利的,这将允许在电路母板400的连接器上耦合不同的电路子板,从而提高存储设备的灵活性,并简化了存储设备400的安装过程,因为具有特定存储容量或闪存芯片数量的电路子板410不限于安装在特定的母板连接器上。
在一个实施例中,在电路子板410的接口中,提供3根引线,每根引线通过其传输的电信号指示第一通道、第二通道与第三通道中的一个通道上布置有1个闪存芯片或是2个闪存芯片。所属领域技术人员也可以意识到其他指示电路子板410的配置的方式。例如,在电路子板410的接口中,提供2根引线,其可以传递“00”、“01”、“10”以及“11”四种不同的状态,每个状态指示电路子板410的一种特定配置。接口引线所指示的,还可以是电路子板410上的存储芯片的数量,或者电路子板410上提供的存储容量。
参看图5I,闪存芯片411、414包括在第一通道中,并通过共用的总线490耦合到控制电路660。控制电路660可以独立地控制闪存芯片411、414的CE端口。闪存芯片412包括在第二通道中,并通过总线492耦合到控制电路660。控制电路660可以控制闪存芯片412的CE端口。闪存芯片413包括在第三通道中,并通过总线494耦合到控制电路660。控制电路660可以控制闪存芯片413的CE端口。注意到在图5H中,没有提供闪存芯片415与416,其对应于在图5D中提供的例子。
参看图5J,闪存芯片411包括在第一通道中,并通过总线490耦合到控制电路660。控制电路660可以独立地控制闪存芯片411的CE端口。闪存芯片412包括在第二通道中,并通过总线492耦合到控制电路660。控制电路660可以独立地控制闪存芯片412的CE端口。闪存芯片413包括在第三通道中,并通过总线494耦合到控制电路660。控制电路660可以独立地控制闪存芯片413的CE端口。注意到在图5J中,没有提供闪存芯片414、415与416,其对应于在图5E中提供的例子。
图6A示出了根据本发明的实施例的存储设备的电路子板与电路母板的连接方式的侧视图。在电路子板410上布置有闪存芯片411、412和413。在电路子板410上与闪存芯片411、412与413相对的一侧,也可布置有一个或多个闪存芯片。在电路母板400上布置有连接器510、520,用于同连接器530和540分别相连接,从而将电路子板410耦合到电路母板400。连接器530与540分别布置于柔性电路板550和560的一端,柔性电路板550、560的另一端从电路子板410相对的两边延伸出。柔性电路板550与560,可与电路子板410在一次加工中形成。由于通过连接器530、540分别连接到连接器510、520,因而每个连接器530和540所传输的信号线可以是访问电路子板410所需信号线的一半数量,从而,连接器530与540的尺寸可以较小,以减少在电路母板400上占据的空间。由于通过连接器510、520、530与540连接电路母板400与电路子板410,使得电路子板410是可更换的。
作为举例,也可以不使用连接器510、520、530与540来耦合柔性电路板550与560,而是在电路母板400上设置开口区域,并使得柔性电路板550、560从电路母板400上的开口区域延伸出。或者,使柔性电路板550、560从电路母板400的相对的两边分别延伸出,并且柔性电路板550、560与电路母板400在一次加工中形成。
依然作为举例,柔性电路板550、560也可通过连接器连接到电路子板410。并在电路子卡410相对的两侧也设置连接器,用于连接柔性电路板550、560。
图6B示出了根据本发明的实施例的存储设备的电路子板与电路母板的另一种连接方式的侧视图。在电路子板410上布置有闪存芯片411、412和413。在电路子板410上与闪存芯片411、412与413相对的一侧,也可布置有一个或多个闪存芯片。在电路子板410上与闪存芯片411、412与413相对的一侧,也可布置有一个或多个闪存芯片。在电路母板400上布置有连接器620,用于同连接器630相连接,从而将电路子板410耦合到电路母板400。连接器630布置于柔性电路板640的一端,柔性电路板640的另一端从电路子板410相对的两边延伸出。柔性电路板640,可与电路子板410在一次加工中形成。由于通过连接器630连接到连接器620,因而连接器630所传输的信号线可以是访问电路子板410所需信号线的全部数量,从而,需要提供较大尺寸的连接器630与620。在优选的实施例中,为提供在柔性电路板640与电路母板400之间的可靠连接,而将连接器630的尺寸设置得大于柔性电路板640从电路子卡410相连接处的长度。在此情况下,柔性电路板640呈梯形,在图7中将对其进一步描述。虽然使用单一连接器630连接电路子板410与电路母板400需要更大尺寸的连接器,但能够带来安装的便利性,因为只需进行一次安装操作,就可以将电路子卡410连接到电路母板400,并且电路子卡410上没有连接器的一端为安装操作提供了空间。
作为举例,也可以在电路母板400上设置开口区域,并使得柔性电路板640从电路母板400上的开口区域延伸出。或者,使柔性电路板640从电路母板400的相对的两边分别延伸出,并且柔性电路板640与电路母板400在一次加工中形成。
依然作为举例,柔性电路板640也可通过连接器连接到电路子板410。并在电路子卡410上也设置连接器,用于连接柔性电路板640。
为了提高电路母板400的空间利用率,将连接器620设置得靠近电路母板400的一边。并使得电路子卡410垂直于该边放置。
图7是示出了根据本发明的实施例的存储设备的电路子板410与柔性电路板640的连接方式的正视图。在电路子板410上布置有闪存芯片411、412和413。柔性电路板640具有相对的边681与682。柔性电路板640的一边681从电路子板410的一边延伸出。在柔性电路板640的与边681相对的边682上布置有连接器630,用于同电路母板400相连接。由于连接器630所传输的信号线可以是访问电路子板410所需的全部信号线,因而边682的长度大于边681的长度,从而使得连接器630中可容纳足够数量的信号线,并保证柔性电路板640与电路母板400的连接可靠性。
还注意到,在图7中,从电路子卡410的一边延伸出的柔性电路板640与电路子卡410形成了一个平面,而连接器630与闪存芯片411、412和/或413在该平面的同一侧。在此参看图6B,当将柔性电路板640连接到电路母板400时,柔性电路板弯曲,使得连接器630朝向电路母板400,而闪存芯片411、412和/或413背向电路母板400。在图8中,将对此进一步描述。
电路子板410可具有多种存储容量。通过在柔性电路板640以及连接器630中设置连接到电路母板400的接线,以向电路母板上的控制器指示电路子板410的存储容量。当电路子板410具有两种不同的存储容量,例如192GB和384GB之一,可设置一根接线,通过将该接线在电路子板410上耦合到高电平或低电平,来向电路主板400上的控制器指示电路子板410的存储容量是192GB还是384GB。也可以保留多于一根接线来指示电路子板410的存储容量。在另一个例子中,电路子板410将其上的存储容量信息编码,并将编码后的信息传递给电路母板400上的控制器。在依然另一个例子中,电路母板400上的控制电路可访问闪存芯片411、412与413,以得到每个闪存芯片的存储容量,从而得到电路子板410的存储容量。所属领域技术人员也将意识到,在如图6A所示的电路子板410与电路母板400的连接方式中,也可在连接器530和/或540中提供接线,以向电路母板400指示电路子板410的存储容量,并使得连接器530和连接器540具有相同的外形尺寸和接线排列。
图8是根据本发明的实施例的存储设备的另一正视图。图8中示出了电路子板410通过柔性电路板640和布置在柔性电路板640上的连接器630连接到电路母板400上。需要指出,在图8中,连接器630朝向电路子板400,而闪存芯片411、412和/或413背向电路母板400。连接器630连接到布置在电路母板的一边的连接器(未示出)。在优选的实施例中,连接器630布置在电路母板400的较长一边,而电路子板410垂直于电路母板400的较长边。从而可在电路母板400上并行排列多个电路子板410。柔性电路板640弯曲,使得其一边从电路子板410的一边延伸出,而连接器630朝向电路母板400,并连接到电路母板400。在柔性电路板640处于未弯曲状态时,连接器630与闪存芯片411、412和/或413朝向同一侧。图8中,电路子板410与电路母板400相平行,电路子板410与电路母板400在空间上彼此分离。在电路子板410与电路母板400之间的空间可用于电路子板410的安装。通过该空间,可向连接器630的背面施加力,从而将连接器630安装到电路母板400上的连接器上。
从图8中还可以看到,连接器630的长度大于电路子板410的一边,柔性电路板640从该边延伸出。即,柔性电路板640连接电路子板410的一边的长度,小于柔性电路板上布置连接器630的一边的长度。
图9是根据本发明的实施例的存储设备的立体图。图9中示出了电路子板410与420可以通过柔性电路板640(未示出)和柔性电路板642连接到电路母板400上。电路子板410上布置有闪存芯片411、412与413,电路子板420上布置有闪存芯片421、422与423。电路子板410、420朝向电路母板400的一侧也可以布置有一个或多个闪存芯片。连接器630布置在柔性电路板640上,并可与布置在电路母板上的连接器620相连接。连接器632布置在柔性电路板642上,并可与布置在电路母板上的连接器622相连接。优选地,柔性电路板642是与柔性电路板640相同的柔性电路板,而连接器632与连接器630相同,连接器622与连接器620相同,从而使得电路子板410与电路子板420可交换地连接到电路母板400。
当电路子板420通过连接器632连接到连接器622,而电路子板410通过连接器630连接到连接器620时,电路子板410的边415位于连接器632的上方,而电路子板420的边425位于连接器630的上方。柔性电路板640(未示出)从电路子板410的与边415相对的边417延伸出,而柔性电路板642从电路子板420的与边425相对的边427延伸出。以此方式,虽然连接器630、632的长度大于电路子板410的边417与电路子板420的边427,但由于连接器630与632所对应的空间为电路子板410与420所共享,使得可在电路母板400上布置更多的电路子卡。
并且,当将电路子板410、420安装到电路母板400上时,由于柔性电路板640与642可处于非弯曲状态,从而可以方便地向连接器630与632的背面施加力,以将其分别连接到连接器620与622。接下来,可弯曲柔性电路板640与642,使电路子板410与420与电路母板400平行,从而减少由电路母板与电路子板410、420所构成的存储设备所占据的空间。
由于电路子板410与420相互平行并首尾相对,且共享连接器630与632所形成的空间,因而可将电路子板410与420视作一个电路子板组。
图10是根据本发明的实施例的存储设备的俯视图。在图10中,示出了电路子板410、420与430,电路子板430可以是与电路子板410、420具有相同物理外形的电路子板,但具有与电路子板410、420相同或不同的存储容量。电路子板410经由柔性电路板640、连接器630、连接器620连接到电路母板400。电路子板430经由柔性电路板644、连接器634、连接器624连接到电路母板400。连接器634布置在柔性电路板644上,而连接器624布置在电路母板400上。优选地,连接器620与624沿电路母板400长边放置在同一直线上。电路子板410的边417、电路子板420的边425与电路子板430的边437,放置在基本同一条直线上。如图10所示,由于柔性电路板640呈梯形,即连接器630的长度大于边417的长度,使得电路子卡420的边425能够位于连接器630的下方,并与连接器630相分离,以及边425与边417处于基本同一直线上。
电路子板410与电路子板420构成一个电路子板组。在优选的实施例中,通过共享的支撑座,将电路子板组固定到电路母板400,以减少因电路子板的晃动所带来的可靠性问题。在图11A、11B、11C以及12中将对其进一步描述。以及,所属领域技术人员将意识到,不使用支撑座将不会影响到存储设备的工作。电路子板430可与另一电路子板(未示出)构成电路子板组。
作为一个例子,从图10中还可看到,连接器630的长度虽然大于边417的长度,但小于边417与边425的长度之和,使得连接器630的长度适合于确保连接的可靠性并具有较小的尺寸,以降低连接器630的制造成本。
图11A、11B、11C是用于根据本发明的实施例的存储设备的支撑座1100的立体图。支撑座1100包括侧墙1110、1112,侧墙1110与1112相对设置,并彼此平行,用于耦合支撑座1100与电路母板400。在一个例子中,在侧墙1110与1112上开有螺孔,以通过螺栓进一步将支撑座固定于母板400。支撑座还包括板1120。板1120垂直耦合在侧墙1110与1112之间。板1120与侧墙1110、1120可一体形成。板1120具有相对的第一表面1122和第二表面1124。第一表面1122背向电路母板400,并用于支撑两块电路子板,第二表面1124朝向电路母板400,并用于压紧布置在柔性电路板上的连接器。在垂直于第一表面1122的方向上有突起1132,用于分割两个电路子板,并限制电路子板的移动。在平行于第一表面1122的方向上形成第二突起1134。在图12中将进一步描述支撑座1100、电路子板410、420以及电路母板400之间的耦合关系。虽然上面结合图11A、11B、11C描述了具有特定结构的支撑座1100,所属领域技术人员将意识到可以采用具有其他结构的支撑座或类似部件,来提供电路子板410和/或420与电路母板400之间的可靠连接。
图12是根据本发明的实施例的存储设备的另一立体图。与图9中所示出的存储设备相比,在图12中还出了支撑座1100与1200。在图12中,为了清楚的目的,将支撑座1100示出在连接器632的下方,将支撑座1200示出在连接器630的下方。而在安装时,以及在安装后的存储设备中,支撑座1100用于将连接器632压紧在连接器622上,而支撑座1200用于将连接器630压紧在连接器620上。
在安装过程中,将连接器632与连接器622相连接。然后,将支撑座1100放置在连接器632的背面,并使支撑座的板1120的第二表面1124将连接器632压紧。在一个例子中,还可以通过螺栓,将支撑座1100的两个侧墙固定在电路母板400上。同支撑座1100相类似地,支撑座1200将连接器630压紧在连接器620上。
支撑座1100的面1229与第一表面1122(参看图11A、11B与11C)和第二表面1124垂直,并位于与突起1134(参看图11A、11B与11C)相反的方向。
支撑座1100的板1120用于填充连接器632、柔性电路板642与电路子板410、420之间的空间,并支撑电路子板410与420。突起1132将板1120分割为槽1217和1218。将支撑座1100压紧在连接器632上后,将柔性电路板642沿面1229弯曲,并将电路子卡420的靠近边427的一侧放置在支撑座1100的槽1218上。设置槽1218使得电路子卡420恰好放置在槽1218中,并由突起1132与支撑座1100的侧墙限制电路子卡420的移动。
类似地,将支撑座1200压紧在连接器630上后,弯曲柔性电路板640(图12中未示出),使电路子板410的靠近边417的一侧放置在支撑座1200的第一表面。并使电路子板420的靠近边425的一侧放置在支撑座1200的第一表面,而支撑座1200的第二表面用于压紧连接器630。以及将电路子卡410的靠近边415的一侧放置在支撑座1100的槽1217上。设置槽1217使得电路子卡410恰好放置在槽1217中,并由突起1132与支撑座1100的另一侧墙限制电路子卡410的移动。
支撑座1100、1200限制了电路子卡410、420在垂直于电路母板400的方向上的移动,因而提高了存储设备的可靠性。在优选的实施例中,还通过螺钉将电路子板410与420经由突起1134固定在支撑座1100上。以类似的方式,将电路子板410与420固定在支撑座1200上。
图13是根据本发明的另一实施例的存储设备的正视图。图13所示的存储设备包括电路母板400。电路母板400是具有PCIE半高卡形态的电路板,其可以通过PCIE插槽连接到计算机。电路母板400上布置有电路子板410、420、430和440。在一个实施例中,电路子板410、420、430与440上分别布置有闪存芯片411-413、421-423、431-433以及441-443,使得电路子板410、420、430与440向图13所示的存储设备提供存储容量。虽然在图13中示出了在电路子板410-440的每个上放置三块闪存芯片,所属领域技术人员将意识到也可以在电路子板410-440上放置其他数量的闪存芯片,例如,在电路子板410上与闪存芯片411-413所在的表面相对的表面上放置闪存芯片。在电路母板400上还布置有控制电路660,用以控制对电路子板410、420、430与440上的闪存芯片的访问,并处理来自计算机的接口命令。电路母板400上还布置有诸如DRAM(Dynamic Random Access Memory,动态随机访问存储器)的存储器662、664、666与668。存储器662、664、666与668可耦合到控制电路660。控制电路660可以是FPGA(Field-programmable gate array,现场可编程门阵列)、ASIC(ApplicationSpecific Integrated Circuit,应用专用集成电路)或者其组合的形式。控制电路660也可以包括处理器或者控制器。控制电路600中可包括一个、两个或多个处理器核,每个处理器核用于控制或访问多个电路子卡的部分或全部。每个处理器核也可用于访问或控制电路子卡上的多个闪存芯片的部分或全部。
如图13所示的电路母板400上还布置有连接器628和629。通过连接器628与629还可以将分别将电路子卡连接到电路母板400。从而,在如图13所示的具有PCIE半高卡形态的电路母板400上,可连接多达6块电路子卡。电路子卡410通过柔性电路板640连接到电路母板400。电路子卡420通过柔性电路板642连接到电路母板400。电路子卡430通过柔性电路板644连接到电路母板400。电路子卡440通过柔性电路板646连接到电路母板400。以类似的方式,电路子卡也通过柔性电路板经由连接器628或者629连接到电路母板400。
电路母板400上的多个电路子卡彼此平行放置。多个电路子卡的长边沿电路母板400的短边放置,多个电路子卡的短边沿电路母板400的长边放置。多个电路子卡的短边大体上沿同一直线放置。电路子卡410与420首尾相对,并共享柔性电路板640、642形成的空间,从而形成电路子卡组。电路子卡430与440首尾相对,并共享柔性电路板644、646形成的空间,从而形成电路子卡组。类似地,连接到连接器628与629的电路子卡也首尾相对,并形成电路子卡组。多个电路子卡与电路母板之间可具有空间,在该空间中可布置其他电子元件。
在优选的实施例中,还提供散热装置,用于将多个电路子卡上的闪存芯片和/或控制电路660和/或存储器662、664、666与668所产生的热量传递到存储设备外部。
图14是根据本发明的又一实施例的存储设备的正视图。图14所示的存储设备包括电路母板400。电路母板400是具有PCIE全高卡形态的电路板,其可以通过PCIE插槽连接到计算机。电路母板400上布置有电路子板410、420、430、440、450、460、470和480。在一个实施例中,电路子板410-480上分别布置有闪存芯片411-413、421-423、431-433、441-443、451-453、461-463、471-473以及481-483,使得电路子板410-480向图14所示的存储设备提供存储容量。电路子板410-480的每个通过柔性电路板连接到电路母板400,特别地,连接到电路母板400上的连接器。将电路子板410-480放置为两行、四列。电路子板410-480的每个的长边沿电路母板400的短边方向放置,而电路子板410-480的每个的短边,沿电路母板400的长边的方向放置。
电路子板410与420的长边彼此平行且相邻,且电路子板410与420首尾相对,构成电路子板组。电路子板430与440的长边彼此平行且相邻,且电路子板430与440首尾相对,构成电路子板组。电路子板450与460的长边彼此平行且相邻,且电路子板450与460首尾相对,构成电路子板组。电路子板470与480的长边彼此平行且相邻,且电路子板470与480首尾相对,构成电路子板组。在具有PCIE全高卡形态电路母板400中,在电路母板400的长边方向,可排列多达6个电路子板,而在电路母板400的短边方向,可排列多达2个电路子板。
如图14所示的电路母板400上还布置有连接器628、629、688与689。通过连接器628、629、688与689还可以将分别将电路子卡连接到电路母板400。从而,在如14所示的具有PCIE半高卡形态的电路母板400上,可连接多达12块电路子卡。
在电路母板400上还布置有控制电路660、670,用以控制对电路子板410-480上的闪存芯片的访问,并处理来自计算机的接口命令。电路母板400上还布置有诸如DRAM的存储器662、664、666、668、672、674、676以及678。存储器662-668以及672-678可分别耦合到控制电路660、670,也可在控制电路660、670之间共享。控制电路660、670可以是FPGA、ASIC或者其组合的形式。控制电路660、670也可以包括处理器或者控制器。控制电路660、670中的每个用于控制或访问多个电路子卡的部分或全部,例如,控制电路660用于控制或访问电路子卡410-440,而控制电路670用于访问或控制电路子卡450-480。控制电路660、670也可用于访问或控制电路子卡上的多个闪存芯片的部分或全部。
在优选的实施例中,还提供散热装置,用于将多个电路子卡上的闪存芯片和/或控制电路660、670和/或存储器662-668、672-678所产生的热量传递到存储设备外部。
已经为了示出和描述的目的而展现了对本发明的描述,并且不旨在以所公开的形式穷尽或限制本发明。对所属领域技术人员,许多调整和变化是显而易见的。

Claims (10)

1.一种存储设备,包括第一电路板、第二电路板和第三电路板;
所述第一电路板上布置有一个或多个存储器芯片,所述第二电路板上布置有一个或多个存储器芯片,所述第三电路板上布置有控制器和主机接口;
所述第一电路板同所述第三电路板相耦合,所述第二电路板同所述第三电路板相耦合,第一电路板上的存储器芯片通过第一总线耦合到所述控制器,第二电路板上的存储器芯片通过第二总线耦合到所述控制器,使得经由所述主机接口通过所述控制器访问布置在所述第一电路板上的一个或多个存储器芯片以及布置在所述第二电路板上的一个或多个存储器芯片。
2.根据权利要求1所述的存储设备,其中所述第一电路板通过布置在所述第三电路板上的第一连接器耦合到所述第三电路板,所述第二电路板通过布置在所述第三电路板上的第二电连接耦合到所述第三电路板。
3.根据权利要求2所述的存储设备,其中所述第一连接器的一个或多个引脚用于传输指示所述第一电路板上的存储器芯片的容量的信号,和/或所述第二连接器的一个或多个引脚用于传输指示所述第二电路板上的存储器芯片的容量的信号。
4.根据权利要求1所述的存储设备,其中所述第一电路板通过布置在所述第三电路板上的第一连接器和第二连接器耦合到所述第三电路板,所述第二电路板通过布置在所述第三电路板上的第三连接器和第四连接器耦合到所述第三电路板,其中所述第一连接器同所述第三连接器相同,所述第二连接器同所述第四连接器相同。
5.根据权利要求4所述的存储设备,其中所述第一连接器和/或所述第二连接器的一个或多个引脚用于传输指示所述第一电路板上的存储器芯片的容量的信号,所述第三连接器和/或所述第四连接器的一个或多个引脚用于传输指示所述第二电路板上的存储器芯片的容量的信号。
6.根据权利要求2、3之一所述的存储设备,还包括第一柔性电路板和第二柔性电路板,所述第一柔性电路板用于将所述第一电路板耦合到所述第三电路板,所述第二柔性电路板用于将所述第二电路板耦合到所述第三电路板。
7.根据权利要求1-6之一所述的存储设备,其中
所述第一电路板与所述第二电路板以彼此相反的方向布置。
8.根据权利要求1-7之一所述的存储设备,其中
所述控制器独立地控制所述第一电路板与所述第二电路板上的各个存储器芯片。
9.根据权利要求1-8之一所述的存储设备,其中
所述第一电路板的第一边沿所述第三电路板的第一边放置,并且所述第一电路板垂直于所述第三电路板的第一边;所述第二电路板的第一边沿所述第三电路板的第二边放置,并且所述第二电路板垂直于所述第三电路板的第二边,以及所述第三电路板的第一边与第二边相平行。
10.根据权利要求1-9之一所述的存储设备,包括多个所述第一电路板和/或多个所述第二电路板。
CN201710167290.2A 2012-11-11 2012-11-11 存储设备 Active CN107426919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710167290.2A CN107426919B (zh) 2012-11-11 2012-11-11 存储设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210449174.7A CN103809673B (zh) 2012-11-11 2012-11-11 电子设备
CN201710167290.2A CN107426919B (zh) 2012-11-11 2012-11-11 存储设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210449174.7A Division CN103809673B (zh) 2012-11-11 2012-11-11 电子设备

Publications (2)

Publication Number Publication Date
CN107426919A true CN107426919A (zh) 2017-12-01
CN107426919B CN107426919B (zh) 2020-04-28

Family

ID=50706592

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710167290.2A Active CN107426919B (zh) 2012-11-11 2012-11-11 存储设备
CN201210449174.7A Active CN103809673B (zh) 2012-11-11 2012-11-11 电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210449174.7A Active CN103809673B (zh) 2012-11-11 2012-11-11 电子设备

Country Status (1)

Country Link
CN (2) CN107426919B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766826B (zh) * 2015-01-23 2020-11-13 珠海欧比特宇航科技股份有限公司 一种用于飞参记录仪的存储器组件及其加工方法
CN206649495U (zh) * 2016-04-15 2017-11-17 深圳市锐明技术股份有限公司 一种数据存储装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281778A (zh) * 2007-04-04 2008-10-08 卢丽惠 可扩充容量的固态存储器模组
CN101322170A (zh) * 2005-12-02 2008-12-10 株式会社半导体能源研究所 显示模块以及使用其的电子设备
CN101593549A (zh) * 2008-05-27 2009-12-02 群联电子股份有限公司 多非易失性存储器封装储存系统及其控制器与存取方法
CN201402611Y (zh) * 2009-05-12 2010-02-10 成都市华为赛门铁克科技有限公司 固态硬盘
CN102117097A (zh) * 2009-12-31 2011-07-06 比亚迪股份有限公司 一种移动终端及其电路板
US20110167201A1 (en) * 2010-01-06 2011-07-07 Ching-Hsiang Simon Huang Expandable capacity solid state drive

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714648B1 (ko) * 2005-12-02 2007-05-07 삼성전자주식회사 인쇄 회로 기판
KR20080024826A (ko) * 2006-09-15 2008-03-19 삼성전자주식회사 액정표시장치
CN202206485U (zh) * 2011-08-21 2012-04-25 深圳市同兴达科技有限公司 带有fpc接插件测试接口液晶显示模组

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322170A (zh) * 2005-12-02 2008-12-10 株式会社半导体能源研究所 显示模块以及使用其的电子设备
CN101281778A (zh) * 2007-04-04 2008-10-08 卢丽惠 可扩充容量的固态存储器模组
CN101593549A (zh) * 2008-05-27 2009-12-02 群联电子股份有限公司 多非易失性存储器封装储存系统及其控制器与存取方法
CN201402611Y (zh) * 2009-05-12 2010-02-10 成都市华为赛门铁克科技有限公司 固态硬盘
CN102117097A (zh) * 2009-12-31 2011-07-06 比亚迪股份有限公司 一种移动终端及其电路板
US20110167201A1 (en) * 2010-01-06 2011-07-07 Ching-Hsiang Simon Huang Expandable capacity solid state drive

Also Published As

Publication number Publication date
CN103809673B (zh) 2017-09-08
CN103809673A (zh) 2014-05-21
CN107426919B (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
CN203552155U (zh) 一种基于pcie插槽的硬盘插接装置
CN102929331A (zh) 固态硬盘扩展装置及支持所述扩展装置的主板
CN102396030A (zh) 用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统
CN207133719U (zh) 一种应用于多路服务器的连接装置
CN201402611Y (zh) 固态硬盘
CN102841633A (zh) 硬盘扩展装置及扩展模组
US20130070410A1 (en) Serial advanced technology attachment dual in-line memory module and computer system
CN108874711B (zh) 一种优化散热的硬盘背板系统
CN103809673B (zh) 电子设备
CN101211649B (zh) 带有固态磁盘的动态随机存取内存模块
CN202995542U (zh) 存储设备
CN202995540U (zh) 存储设备
CN202995541U (zh) 电子设备
CN203102072U (zh) 电子设备
CN102650978B (zh) 一种用于PCI Express X16至CPCI Express X16的转接卡
CN103809674B (zh) 存储设备
CN205540398U (zh) 内存子卡、主板及机箱
CN201022132Y (zh) 板卡多层复合式储存装置模块
CN103809678B (zh) 电子设备
CN103809672A (zh) 存储设备
CN209327954U (zh) 一种电子设备及其扩展板卡系统
CN213518082U (zh) 硬盘转接装置、硬盘组件和电子设备
CN204333514U (zh) 多合一高传输效能的连接器
CN218214655U (zh) 一种存储装置和电子设备
CN205050127U (zh) 一种用于扩展磁盘阵列的sas交换板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100192 room A302, building B-2, Dongsheng Science Park, Zhongguancun, 66 xixiaokou Road, Haidian District, Beijing

Patentee after: Beijing yihengchuangyuan Technology Co.,Ltd.

Address before: 100192 room A302, building B-2, Dongsheng Science Park, Zhongguancun, 66 xixiaokou Road, Haidian District, Beijing

Patentee before: MEMBLAZE TECHNOLOGY (BEIJING) Co.,Ltd.