CN107408945A - 功率门控控制电路以及半导体器件 - Google Patents

功率门控控制电路以及半导体器件 Download PDF

Info

Publication number
CN107408945A
CN107408945A CN201680017341.7A CN201680017341A CN107408945A CN 107408945 A CN107408945 A CN 107408945A CN 201680017341 A CN201680017341 A CN 201680017341A CN 107408945 A CN107408945 A CN 107408945A
Authority
CN
China
Prior art keywords
clock
power
circuit
control
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680017341.7A
Other languages
English (en)
Other versions
CN107408945B (zh
Inventor
隈田郎
隈田一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107408945A publication Critical patent/CN107408945A/zh
Application granted granted Critical
Publication of CN107408945B publication Critical patent/CN107408945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

该功率门控控制电路配备有控制单元，该控制单元用于基于时钟信号的时钟频率，控制是否使通过电源开关晶体管被提供了电源电压的逻辑电路经历根据时钟信号的电平的功率门控。

Description

功率门控控制电路以及半导体器件
技术领域
本公开涉及功率门控控制电路以及半导体器件。
背景技术
近年来，因为配备有逻辑电路的各种电子装置已移动化，所以期望用在电子装置中的逻辑电路的功耗更低。在很多情况下，用于电子装置的逻辑电路由半导体集成电路(诸如互补金属氧化物半导体(CMOS)晶体管)配置。近年来，CMOS制造工艺已更精细，如由栅极宽度的降低以及氧化膜的薄化所表现的。由于制造工艺因此变得更精细，所以CMОS晶体管中的泄漏电流增加，并且难以忽略由此引起的功耗。作为针对此的补救办法，存在一种被称为功率门控的技术，该功率门控在逻辑电路未操作的时间段中断向逻辑电路的电力供应。例如，PTL 1至PTL 4均提出通过使用功率门控来降低泄漏电流的电路。
参考文献列表
专利文献
PTL 1：日本未经审查专利申请公开第2005-65044号
PTL 2：日本未经审查专利申请公开第2012-14845号
PTL 3：国际公开第WO 99/66640号
PTL 4：日本未经审查专利申请公开第2002-319852号
发明内容
PTL 1提出如下技术来解决操作状态下的泄漏：在执行时钟频率相对低的用于逻辑电路的功率门控时，通过根据在每个时钟周期内时钟信号的电平，控制用于功率门控的电源开关晶体管。在PTL 1所提出的技术中，在时钟频率相对低的情况下，降低功耗是可能的。然而，当该技术应用至允许时钟频率变化的系统时，由于在以相对高的时钟频率执行操作的情况下伴随功率门控的切换的开销，存在功耗可相反地增加或者允许操作的频率可能降低的可能性。
PTL 2提出如下技术来降低泄漏电流：通过使用门延迟，通过调整时钟信号的脉冲波形。在PTL 2所论述的技术中，与PTL 1所论述的上述技术一样，也存在在以相对高的时钟频率执行操作的情况下，可能无法获得足够性能的可能性。此外，因为门延迟用于时钟信号的定时调整，所以门的数目增加，并且此外，因为使用普通计算机辅助设计(CAD)工具，不能轻易处理包括定时调整的设计用于同步设计，所以设计过程的次数增加。
因此，期望的是，提供一种使能够根据时钟频率执行最佳功率门控的功率门控控制电路以及半导体器件。
根据本公开的一个实施方式的功率门控控制电路，包括：控制部，所述控制部基于时钟信号的时钟频率，控制是否对于通过电源开关晶体管被提供了电源电压的逻辑电路执行根据所述时钟信号的电平的功率门控。
根据本公开的一个实施方式的半导体器件，包括：电源开关晶体管；逻辑电路，电源电压通过所述电源开关晶体管提供至所述逻辑电路，并且根据时钟信号的电平执行对于所述逻辑电路的功率门控；以及控制部，所述控制部基于所述时钟信号的时钟频率，控制是否执行所述功率门控。
在根据本公开的各个实施方式的功率门控控制电路以及半导体器件中，基于时钟信号的时钟频率，来控制是否执行根据时钟信号的电平的功率门控。
根据本公开的各个实施方式的功率门控控制电路以及半导体器件，基于时钟信号的时钟频率，控制是否执行根据时钟信号的电平功率门控，并且因此，能够根据时钟频率执行最佳功率门控。
应注意，以上描述的效果不必是限制性的，并且可提供本公开所描述的效果中的任一个。
附图说明
[图1]是示出根据本公开的实施方式的包括功率门控控制电路的半导体器件的配置实例的电路图。
[图2]是示出在图1所示的半导体器件中，在时钟功率门控控制信号XON高的情况下的操作实例的时序图。
[图3]是示出在图1所示的半导体器件中，在时钟功率门控控制信号XON低的情况下的操作实例的时序图。
[图4]是示出在图1所示的半导体器件中，在时钟功率门控控制信号XON的信号电平切换的情况下的操作实例的时序图。
[图5]是示出生成时钟信号和时钟功率门控控制信号的技术的第一实例的电路图。
[图6]是示出生成时钟信号和时钟功率门控控制信号的技术的第二实例的电路图。
[图7]是示出低速时钟信号和高速时钟信号中的每一个的实例的时序图。
[图8]是示出生成时钟信号和时钟功率门控控制信号的技术的第三实例的电路图。
[图9]是示出由于泄漏的功耗与温度之间的关系实例的特征图。
[图10]是示出伴随着电源开启与电源关闭之间的切换的功耗转换的实例的特征图。
[图11]是示出以25℃的值作为基准，温度与相对BET之间的关系实例的特征图。
[图12]是示出功耗可通过功率门控降低的温度与时钟频率之间的关系实例的特征图。
具体实施方式
以下将参考附图详细描述本公开的一些实施方式。应注意，将按以下顺序提供描述。
1.包括功率门控控制电路的半导体器件
1.1配置(图1)
1.2操作(图2至图4)
1.3效果
2.生成时钟信号和时钟功率门控控制信号的实例
2.1第一实例(图5)
2.2第二实例(图6和图7)
2.3第三实例(图8至图12)
3.其他实施方式
<1.包括功率门控控制电路的半导体器件>
[1.1配置]
图1示出根据本公开的实施方式的包括功率门控控制电路的半导体器件的配置实例。
根据本实施方式的半导体器件包括作为逻辑电路的逻辑门电路网络31以及多个D型触发器(DFF)。作为DFF，提供布置在逻辑门电路网络31之前的级中的多个DEF(即，DFF11、DFF 12、DFF 13等)以及布置在逻辑门电路网络31之后的级中的多个DEF(即，DFF 21、DFF 22、DFF 23等)。应注意，JK主从型触发器等可耦接至逻辑门电路网络31。
数据D11、D12、D13等从外部输入至相应DFF 11、DFF 12、DFF 13等的D端子，并且时钟信号CK输入至其时钟端子中的每一个时钟端子。数据Q11、Q12、Q13等从相应DFF 11、DFF12、DFF 13等的Q端子输出。来自逻辑门电路网络31的数据D21、D22、D23等输入至相应DFF21、DFF 22、DFF 23等的D端子，并且时钟信号CK输入至其时钟端子中的每一个时钟端子。数据Q21、Q22、Q23等从相应DFF 21、DFF 22、DFF 23等的Q端子输出。
半导体器件进一步包括用于逻辑门电路网络31的功率门控的电源开关晶体管P1和N1。半导体器件进一步包括与门G1以及与非门G2。
电源开关晶体管P1包括pMOS晶体管。电源开关晶体管P1耦接至电源电压VDD。电源开关晶体管P1的导通/断开状态通过与门G1控制。
电源开关晶体管N1包括nMOS晶体管。电源开关晶体管N1耦接至接地电压GND。电源开关晶体管N1的导通/断开状态通过与非门G2控制。
DFF 11、DFF 12、DFF 13等以及DFF 21、DFF 22、DFF 23等被持续提供电源电压VDD。能够通过电源开关晶体管P1和N1，将电源电压VDD提供至逻辑门电路网络31。
应注意，在图1的电路实例中，电源电压VDD侧的电源开关晶体管P1以及接地电压GND侧的电源开关晶体管N1都被使用，但是可仅使用这些电源开关晶体管中的一个而另一个可被省去。在该情况下，耦接至该另一个电源开关晶体管的与门G1或者与非门G2是不必要的。此外，在该情况下，在没有电源开关晶体管的情况下，电源电压VDD和接地电压GND中的一个直接耦接至逻辑门电路网络31。
与门G1以及与非门G2具有控制部的作用，该控制部基于时钟信号CK的时钟频率，控制是否针对逻辑门电路网络31执行根据时钟信号CK的电平的功率门控。时钟信号CK和时钟功率门控控制信号XON被输入至与门G1以及与非门G2。
[1.2操作]
将参考图2至图4描述根据本实施方式的半导体器件中的功率门控的控制操作。图2示出在时钟功率门控控制信号XON高的情况下的操作实例。图3示出在时钟功率门控控制信号XON低的情况下的操作实例。图4示出在时钟功率门控控制信号XON的信号电平切换的情况下的操作实例。
在图2至图4中，D**表示图1中的DFF中的每一个的D端子或Q端子处的信号波形。PG表示从与门G1输出的信号的波形。NG表示从与非门G2输出的信号的波形。PP(功率门控时段)表示功率门控时段。IP(空闲时段)表示空闲时段。Tslow表示在时钟信号CK的时钟频率是第一频率(该第一频率低)的情况下的时钟周期。Tfast表示在时钟频率是高于第一频率的第二频率的情况下的时钟周期。在D**中，网格显示表示数据处理的结果处于不确定状态。
在时钟信号CK的时钟频率是低的第一频率的情况下，与门G1以及与非门G2根据时钟信号CK的电平控制电源开关晶体管P1和N1在导通状态与断开状态之间切换，由此使得执行针对逻辑门电路网络31的功率门控。在该情况下，如图2和图4所示，与门G1以及与非门G2被提供有具有高的信号电平的信号作为时钟功率门控控制信号XON。
在执行功率门控的情况下，由时钟信号CK的电平确定电源电压VDD被提供至逻辑门电路网络31的定时。在其中时钟信号CK处于低电平的PP部分中，电源开关晶体管P1和N1导通，使得逻辑门电路网络31操作并且其结果被引入DFF。在其中时钟信号CK处于高电平的IP部分中，电源开关晶体管P1和N1断开，使得泄漏电流降低。
在时钟信号CK的上升时间，来自外部的数据D11、D12、D13等以及表示来自逻辑门电路网络31的处理结果的数据D21、D22、D23等被保持(引入)DFF 11、DFF 12、DFF 13等以及DFF 21、DFF 22、DFF 23等中。在其中时钟信号CK处于低电平的时段中，电源电压VDD被提供至逻辑门电路网络31。
在执行功率门控的情况下，在其中时钟信号CK处于低电平的时段中，电源开关晶体管P1和电源开关晶体管N1处于导通状态。此时，从布置在前级中的DFF 11、DFF 12、DFF13等保持并输出的数据D11、D12、D13等在逻辑门电路网络31中被处理，并且在时钟信号CK的下一个上升时间，其结果还将保持在布置在后级中的DFF 21、DFF 22、DFF 23等中。
另一方面，在时钟信号CK的时钟频率是高于第一频率的第二频率的情况下，与门G1以及与非门G2控制电源开关晶体管P1和N1不论时钟信号CK的电平如何都恒定保持为导通状态，由此防止执行针对逻辑门电路网络31的功率门控。在该情况下，如图3和图4所示，与门G1以及与非门G 2被提供具有低的信号电平的信号作为时钟功率门控控制信号XON。
[1.3效果]
如上所述，根据本实施方式，基于时钟信号CK的时钟频率来控制是否执行根据时钟信号CK的电平的功率门控，并且因此能够根据时钟频率执行最佳功率门控。
根据本实施方式，在时钟功率门控控制信号XON高的情况下，时钟信号CK的允许操作的频率下降，但是因为在每个时钟周期中执行功率门控，所以能够降低泄漏功率。另一方面，在时钟功率门控控制信号XON低的情况下，不针对每个时钟周期执行功率门控，并且因此能够允许以高时钟频率操作，而不引起功耗的增加或操作许可频率的下降。
应注意，本文描述的效果仅是实例而并非限制性的，并且也可提供其他效果。这适用于以下描述。
<2.生成时钟信号和时钟功率门控控制信号的实例>
接下来，将描述生成时钟信号CK和时钟功率门控控制信号XON的实例。
[2.1第一实例]
图5示出生成时钟信号CK和时钟功率门控控制信号XON的技术的第一实例。
在该第一实例中，时钟信号CK和时钟功率门控控制信号XON由时钟生成电路41和XON生成解码电路42生成。
XON生成解码电路42与本公开中的“控制信号生成电路”的具体实例相对应。
在时钟生成电路41中，基于时钟选择信号SL，由从外部提供的基准时钟信号OSC_CK生成具有的时钟频率为第一频率或第二频率的时钟信号CK，并且输出所生成的时钟信号CK。XON生成解码电路42基于时钟选择信号SL生成时钟功率门控控制信号XON，并且将所生成的时钟功率门控控制信号XON输出至与门G1以及与非门G2。XON生成解码电路42输出相对于由时钟选择信号SL选择的时钟频率预定的高值或低值，作为时钟功率门控控制信号XON。
[2.2第二实例]
图6示出生成时钟信号CK和时钟功率门控控制信号XON的技术的第二实例。
在该第二实例中，通过具有波形生成电路51和选择器52的时钟生成电路50生成时钟信号CK。此外，在该第二实例中，时钟选择信号SL被直接输出至与门G1以及与非门G2，作为时钟功率门控控制信号XON。
波形生成电路51由PLL(锁相环路)电路或分压电路构造。波形生成电路51可具有其中PLL电路与分压电路一起使用的电路配置。
在时钟生成电路50中，基于时钟选择信号SL，由从外部提供的基准时钟信号OSC_CK生成具有第一频率或第二频率的时钟频率的时钟信号CK，并且输出所生成的时钟信号CK。在波形生成电路51中，基准时钟信号OSC_CK(例如)被划分或者为波形，并且由此，两种时钟信号CK生成并输出至选择器52。作为两种时钟信号CK所生成的是具有第一频率的时钟频率的低速时钟信号CKslow以及具有第二频率的时钟频率的高速时钟信号CKfast。在时钟选择信号SL低的情况下，选择器52选择高速时钟信号CKfast，并且在时钟选择信号SL高的情况下，选择器选择低速时钟信号CKslow，并且随后输出所选择的信号作为时钟信号CK。
图7示出低速时钟信号CKslow和高速时钟信号CKfast中的每一个的实例。在针对每个时钟周期未执行功率门控的情况下，使用高速时钟信号CKfast。在针对每个时钟周期执行功率门控的情况下，使用低速时钟信号CKslow。当针对每个时钟周期打开或关闭电源时，伴随其间的切换，电源开关晶体管P1和N1被驱动，并且由于在开启时在逻辑门电路网络31中的直通电流而出现功耗的开销。在高速时钟信号CKfast的时钟频率与低速时钟信号CKslow的时钟频率之间的频率比是诸如100倍和1000倍的较大值的情况下，极有可能判定是否执行功率门控。在这种情况下，当高速时钟信号CKfast由普通分压电路分压并且生成并使用约50％的占空比的低速时钟信号CKslow时，电源开启周期(PP的周期)变得比所需时间更长，其使得泄漏电流降低效果不足。因此，优选的是，使用以下分压电路，使得电源开启周期(PP的周期)由低速时钟信号CKslow限定的一侧的脉冲宽度(处于低电平的脉冲宽度)是包括适当裕度的时间宽度，并且在开启之后大于逻辑门电路网络31所操作的时间宽度，并且随后允许下一级中的DFF接收正确结果。此外，优选的是，低速时钟信号CKslow的低电平的脉冲宽度小于高电平的脉冲宽度。
[2.3第三实例]
图8示出生成时钟信号CK和时钟功率门控控制信号XON的技术的第三实例。
在该第三实例中，可使用例如图6中的上述时钟生成电路50生成时钟信号CK。此外，在该第三实例中，基于判定信息60，在时钟功率门控判定电路61中生成时钟功率门控控制信号XON。
判定信息60可包括关于时钟频率的信息以及额外参数。电路的功耗是否由于功率门控通过时钟信号CK变化而降低不仅取决于时钟频率，而且也取决于诸如时钟信号CK的时钟波形、电源电压、逻辑门电路网络31的温度、逻辑门电路网络31的消耗电流或功耗、逻辑门电路网络31的泄漏电流或泄漏功率以及逻辑门电路网络31的门延迟的参数。因此，作为额外参数，判定信息60可包括指示如下一个或多个的设定值、测量值或估计值的信息：时钟信号CK的时钟波形、电源电压、逻辑门电路网络31的温度、逻辑门电路网络31的消耗电流或功耗、逻辑门电路网络31的泄漏电流或泄漏功率、以及逻辑门电路网络31的门延迟。
基于判定信息60，时钟功率门控判定电路61判定功率门控是否是可能的，以及在执行功率门控的情况下功耗是否降低。在时钟功率门控判定电路61判定功率门控是可能的并且功耗降低的情况下，时钟功率门控判定电路61输出命令执行功率门控的时钟功率门控控制信号XON。
应注意，至于时钟功率门控判定电路61中的判定算法，指示功耗由于时钟功率门控而降低的值可通过计算来判定，或者可利用数值表，在该数值表中，记录了用于通过模拟、原型测量等决定的参数值的判定值，并且该数值表被存储在系统中。
参考图9至图12，将描述假定温度和时钟频率(时钟波形)为参数的判定方法的实例作为具体实例。图9示出以25℃的值作为基准，温度与由于泄漏的功耗之间的关系实例。图10示出伴随电源开启与电源关闭之间的切换的功耗转换的实例。图11示出以25℃的值作为基准，温度与相对BET(损益平衡时间)之间的关系实例。图12示出功耗通可过功率门控降低所处的温度与时钟频率之间的关系实例。
已知的是，如图9所示，随着温度上升，由于LSI(大规模集成)泄漏所导致的功耗几乎成指数增加。因此，随着电路温度越高，在逻辑门电路网络31的电源关闭的情况下功耗降低的效果越大。
此处考虑如图2所示的在执行功率门控的情况下的消耗电流降低的效果，并且逻辑门电路网络31的电源被控制为开启/关闭。紧接着电源从开启改变为关闭，电力被消耗以驱动图1所示的电源开关晶体管P1和N1。在图10中，区域A表示该功耗。此外，紧接着电源从关闭改变为开启，除了用于驱动电源开关晶体管P1和N1的电力以外，在开启之后逻辑门电路网络31变稳定之前的时段中，由于逻辑门电路网络31内的充电/放电电流、直通电流等，出现功耗。在图10中，区域D表示该功耗。
当表示电源关闭周期的B的边界被设为使得区域A+区域D＝区域B时，由于电源开启/关闭，由BET表示的时段中的泄漏功率降低量等于功耗增加量。因此，在电源关闭时段比BET长的情况下，能够总体上降低功耗。降低量由图10中的区域C表示，并且随着一个电源关闭周期越长，降低量越大。
与该BET的温度相对应的值可通过原型电路的功耗测量来判定，或者可通过模拟、模型表达等判定。模型表达在例如Usami等人的“ISQED座谈会2010(ISQED symposium2010)”中提供。图11示出在25℃被假定为1的情况下，从这种模型表达判定的BET的曲线图实例。
接下来，从BET考虑作为边界条件的时钟频率。
假设在图2中电源关闭周期＝BET，则时钟信号CK的一个周期是BET+PP(电源开启周期)。在图2中，必须使得PP大于“开启之后的重新稳定时间+逻辑电路执行计算所必需的延迟时间”，但是相对于温度的变化相对小。因此，能够在一定程度上增加裕度，由此实现一致宽度，而不取决于频率、温度等。因此，作为实例，图12示出从图11中的曲线图计算的温度和边界频率的曲线图，假定在针对每个时钟周期未执行功率门控的模式中的工作频率是1GHz，25℃时的BET＝25nsec，并且PP＝4ns。在该实例中，能够降低边界频率的右下侧的区域中的功耗。
在上述实例中，在执行基于图8所示的电路中的时钟波形(或频率)以及温度的判定的情况下，时钟功率门控判定电路61可以是使用相当于或近似图12的判定表达或数值表的判定电路，并且时钟功率门控控制信号XON可由此生成。
<3.其他实施方式>
根据本公开的技术不限于上述实施方式描述的，并且可进行不同修改。
例如，该技术可采用以下配置。
(1)
一种功率门控控制电路，该控制电路包括：
控制部，所述控制部基于时钟信号的时钟频率，控制是否对于通过电源开关晶体管被提供了电源电压的逻辑电路执行根据所述时钟信号的电平的功率门控。
(2)
根据(1)所述的功率门控控制电路，其中，
在所述时钟频率是第一频率的情况下，所述控制部通过根据所述时钟信号的电平控制所述电源开关晶体管在导通状态与断开状态之间切换，执行对所述逻辑电路的所述功率门控，并且
在所述时钟频率是高于所述第一频率的第二频率的情况下，所述控制部通过与所述时钟信号的电平无关地将所述电源开关晶体管控制为始终保持在所述导通状态，防止对所述逻辑电路执行所述功率门控。
(3)
根据(2)所述的功率门控控制电路，进一步包括：
时钟生成电路，所述时钟生成电路基于时钟选择信号，输出具有的时钟频率为所述第一频率和所述第二频率之一的时钟信号；以及
控制信号生成电路，基于所述时钟选择信号，所述控制信号生成电路生成控制信号并将生成的所述控制信号输出至所述控制部，其中，所述控制信号控制是否执行所述功率门控。
(4)
根据(2)所述的功率门控控制电路，进一步包括：
时钟生成电路，基于时钟选择信号，所述时钟生成电路输出具有的时钟频率为所述第一频率和所述第二频率之一的时钟信号，其中，
所述时钟选择信号作为控制是否执行所述功率门控的控制信号被输入至所述控制部。
(5)
根据(2)所述的功率门控控制电路，进一步包括：判定电路，所述判定电路基于指示所述时钟信号的时钟波形、所述电源电压、所述逻辑电路的温度、所述逻辑电路的消耗电流或功耗、所述逻辑电路的泄漏电流或泄漏功率以及所述逻辑电路的门延迟中的一者或多者的信息以及指示所述时钟频率的信息，判定所述功率门控是否是可能的，并且判定在执行所述功率门控的情况下所述功耗是否降低。
(6)
根据(5)所述的功率门控控制电路，其中，在所述判定电路判定所述功率门控是可能的并且所述功耗降低的情况下，所述判定电路向所述控制部输出命令执行所述功率门控的控制信号。
(7)
一种半导体器件，包括：
电源开关晶体管；
逻辑电路，电源电压通过所述电源开关晶体管提供至所述逻辑电路，并且根据时钟信号的电平执行对于所述逻辑电路的功率门控；以及
控制部，所述控制部基于所述时钟信号的时钟频率，控制是否执行所述功率门控。
本申请基于并要求于2015年3月30日向日本专利局提交的日本专利申请第2015-069108号的优先权，其全部内容通过引证结合于此。
本领域技术人员应理解，根据设计需求和其他因素，可出现各种修改、组合、子组合和变形，只要它们处于所附权利要求书或其等同物的范围内。

Claims (7)

1.一种功率门控的控制电路，所述控制电路包括：
控制部，所述控制部基于时钟信号的时钟频率，控制是否对于通过电源开关晶体管被提供了电源电压的逻辑电路执行根据所述时钟信号的电平的功率门控。
2.根据权利要求1所述的功率门控的控制电路，其中，
在所述时钟频率是第一频率的情况下，所述控制部通过根据所述时钟信号的电平控制所述电源开关晶体管在导通状态与断开状态之间切换，执行对所述逻辑电路的所述功率门控，并且
在所述时钟频率是高于所述第一频率的第二频率的情况下，所述控制部通过与所述时钟信号的电平无关地将所述电源开关晶体管控制为始终保持在所述导通状态，防止对所述逻辑电路执行所述功率门控。
3.根据权利要求2所述的功率门控的控制电路，进一步包括：
时钟生成电路，所述时钟生成电路基于时钟选择信号，输出具有的时钟频率为所述第一频率和所述第二频率之一的时钟信号；以及
控制信号生成电路，基于所述时钟选择信号，所述控制信号生成电路生成控制信号并将生成的所述控制信号输出至所述控制部，其中，所述控制信号控制是否执行所述功率门控。
4.根据权利要求2所述的功率门控的控制电路，进一步包括：
时钟生成电路，基于时钟选择信号，所述时钟生成电路输出具有的时钟频率为所述第一频率和所述第二频率之一的时钟信号，其中，
所述时钟选择信号作为控制是否执行所述功率门控的控制信号被输入至所述控制部。
5.根据权利要求2所述的功率门控的控制电路，进一步包括：判定电路，所述判定电路基于指示所述时钟信号的时钟波形、所述电源电压、所述逻辑电路的温度、所述逻辑电路的消耗电流或功耗、所述逻辑电路的泄漏电流或泄漏功率以及所述逻辑电路的门延迟中的一者或多者的信息以及指示所述时钟频率的信息，判定所述功率门控是否是可能的，并且判定在执行所述功率门控的情况下所述功耗是否降低。
6.根据权利要求5所述的功率门控的控制电路，其中，在所述判定电路判定所述功率门控是可能的并且所述功耗降低的情况下，所述判定电路向所述控制部输出命令执行所述功率门控的控制信号。
7.一种半导体器件，包括：
电源开关晶体管；
逻辑电路，电源电压通过所述电源开关晶体管提供至所述逻辑电路，并且根据时钟信号的电平执行对于所述逻辑电路的功率门控；以及
控制部，所述控制部基于所述时钟信号的时钟频率，控制是否执行所述功率门控。
CN201680017341.7A 2015-03-30 2016-03-08 功率门控控制电路以及半导体器件 Active CN107408945B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-069108 2015-03-30
JP2015069108 2015-03-30
PCT/JP2016/057163 WO2016158242A1 (ja) 2015-03-30 2016-03-08 パワーゲーティングの制御回路および半導体デバイス

Publications (2)

Publication Number Publication Date
CN107408945A true CN107408945A (zh) 2017-11-28
CN107408945B CN107408945B (zh) 2021-01-01

Family

ID=57004218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680017341.7A Active CN107408945B (zh) 2015-03-30 2016-03-08 功率门控控制电路以及半导体器件

Country Status (4)

Country Link
US (1) US10025342B2 (zh)
JP (1) JP6724902B2 (zh)
CN (1) CN107408945B (zh)
WO (1) WO2016158242A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100270767B1 (ko) * 1997-11-07 2000-11-01 밍 루 액츄에이터 구동 드라이버
US20060279336A1 (en) * 2003-08-18 2006-12-14 Sony Corporation Logic processing apparatus, semiconductor device and logic circuit
CN1897462A (zh) * 2003-05-23 2007-01-17 株式会社瑞萨科技 可设定或控制时钟信号的占空比的时钟生成电路及其系统
JP2007158505A (ja) * 2005-12-01 2007-06-21 Renesas Technology Corp 半導体集積回路装置及び情報システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2327965B (en) 1997-07-31 2002-04-17 Stanton Plc A frame for a manhole cover
JP2002319852A (ja) 2001-04-20 2002-10-31 Sharp Corp 論理回路装置
US7279927B2 (en) * 2004-02-06 2007-10-09 Agere Systems Inc. Integrated circuit with multiple power domains
US7376847B2 (en) * 2005-06-22 2008-05-20 Fortemedia, Inc. Power distribution control circuit for multi-power domain electronic circuits
US8171323B2 (en) * 2008-07-01 2012-05-01 Broadcom Corporation Integrated circuit with modular dynamic power optimization architecture
JP5692893B2 (ja) 2010-06-29 2015-04-01 トクデン株式会社 誘導発熱ローラ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100270767B1 (ko) * 1997-11-07 2000-11-01 밍 루 액츄에이터 구동 드라이버
CN1897462A (zh) * 2003-05-23 2007-01-17 株式会社瑞萨科技 可设定或控制时钟信号的占空比的时钟生成电路及其系统
US20060279336A1 (en) * 2003-08-18 2006-12-14 Sony Corporation Logic processing apparatus, semiconductor device and logic circuit
CN101005281A (zh) * 2003-08-18 2007-07-25 索尼株式会社 逻辑处理设备、半导体器件和逻辑电路
JP2007158505A (ja) * 2005-12-01 2007-06-21 Renesas Technology Corp 半導体集積回路装置及び情報システム

Also Published As

Publication number Publication date
JP6724902B2 (ja) 2020-07-15
US10025342B2 (en) 2018-07-17
WO2016158242A1 (ja) 2016-10-06
CN107408945B (zh) 2021-01-01
US20180074544A1 (en) 2018-03-15
JPWO2016158242A1 (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
CN102487272B (zh) 集成电路、时钟门控电路和方法
CN106873696B (zh) 一种自适应快速电源电压调节系统
CN104769841B (zh) 用于降低动态功率的时钟门控电路
Chow et al. Dynamic voltage scaling for commercial FPGAs
CN102385305B (zh) 功耗控制装置、钟表装置、电子设备以及功耗控制方法
CN104378084B (zh) 突波滤波器与滤波方法
CN101860353B (zh) 数模混合芯片中的时钟电路控制装置及方法
US20040098630A1 (en) Cold clock power reduction
CN103905030B (zh) 用于低功率应用的mcml保留触发器/锁存器
US20130151228A1 (en) Power consumption prediction method for clock gating integrated circuit devices
CN110710107A (zh) 用于减小时钟闭锁引起的电压下降的装置和方法
CN107612540A (zh) 可扫描数据同步器
CN104202032B (zh) 单相位时钟低电平异步复位低功耗触发器及其控制方法
CN107733421A (zh) 用于将与时钟信号有关的异步数据信号进行锁存的数据同步器
US6654900B1 (en) Method and apparatus for producing multiple clock signals having controlled duty cycles by controlling clock multiplier delay elements
CN1980062B (zh) 一种降低fpga芯片功耗的电路和方法
CN1941630B (zh) 开环转换率控制输出驱动器
Calimera et al. Design of a flexible reactivation cell for safe power-mode transition in power-gated circuits
EP3285398A1 (en) Latch circuitry
CN107408945A (zh) 功率门控控制电路以及半导体器件
Raja et al. Variable input delay cmos logic for low power design
CN103873024A (zh) 小面积低电数据保持触发器
CN104953993B (zh) 一种高可靠性的超低功耗的复位电路
Ziesler et al. Energy recovering ASIC design
Khandekar et al. LOW POWER DIGITAL DESIGN USING ENERGY RECOVERY ADIABATIC LOGIC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant