CN107405872B

CN107405872B - 层叠体及其制造方法、以及阻气膜及其制造方法

Info

Publication number: CN107405872B
Application number: CN201680014989.9A
Authority: CN
Inventors: 小山浩志; 佐藤尽; 加纳满
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2015-03-17
Filing date: 2016-03-16
Publication date: 2020-07-24
Anticipated expiration: 2036-03-16
Also published as: EP3272519A4; EP3272519A1; JP6536105B2; KR20170128278A; US20200370165A1; CN107405872A; EP3272519B1; WO2016147664A1; US20180002804A1; US11560619B2; JP2016172375A

Abstract

本发明提供一种即使采用由高分子构成的基材也可提高原子层沉积膜的阻隔性的层叠体及其制造方法、以及阻气膜及其制造方法。该层叠体具有：由高分子材料构成的基材(11)、配置于基材(11)的表面(11a)的至少一部分上且由含有Ta元素的无机材料构成的底涂层(12)、以及以覆盖底涂层(12)的表面(12a)的方式配置的原子层沉积膜(13)。

Description

层叠体及其制造方法、以及阻气膜及其制造方法

技术领域

本发明涉及层叠体及其制造方法、以及阻气膜及其制造方法。特别是涉及包含由高分子构成的基材的层叠体及其制造方法、以及包含该层叠体的阻气膜及其制造方法。

背景技术

目前，利用使物质像气体那样呈在原子或分子水平上运动的状态的气相从而在物体的表面上形成薄膜的方法有化学气相沉积(称为CVD(Chemical Vapor Deposition)。以下，称为“CVD”。)法和物理气相沉积(称为PVD(Physical Vapor Deposition)。以下，称为“PVD”。)法。

作为PVD法，例如有真空蒸镀法或溅射法等。对于溅射法来说，由于可进行膜质及厚度的均匀性优异的高质量的薄膜的成膜，因此，溅射法被广泛应用于液晶显示器等显示器件中。

CVD法是向真空室内导入原料气体，通过热能使1种或两种以上的气体在基板上分解或反应从而使固体薄膜生长的方法。

此时，有为了促进成膜时的反应或为了降低反应温度而并用等离子体或催化剂(Catalyst)反应的方法。

其中，将使用等离子体反应的CVD法称为PECVD(Plasma Enhanced CVD)法。另外，将利用催化剂反应的CVD法称为Cat-CVD法。

当使用这样的CVD法时，成膜缺陷变少，因此，上述的CVD法适用于(例如)半导体器件的制造工序(例如，栅极绝缘膜的成膜工序)等。

近年来，作为成膜方法，原子层沉积法(ALD(Atomic Layer Deposition)法。以下，称为“ALD法”。)备受关注。

ALD法是将表面吸附的物质通过表面的化学反应而以原子水平逐层成膜的方法。上述ALD法被分类于CVD法的范畴。

所谓CVD法(普通的CVD法)是使用单一气体或同时使用多种气体在基板上反应而使薄膜生长的方法。与此相对，ALD法通过交替使用前驱体(以下称为“第一前驱体”。例如，TMA(三甲基铝))或被称为前驱物质的富有活性的气体和反应性气体，由此通过在基板表面上的吸附和与该吸附接续的化学反应从而使原子层逐层生长的特殊的成膜方法。

ALD法的具体的成膜方法通过以下那样的方法进行。

首先，利用所谓的自限制效应，在基板上仅吸附一层第1前驱体后，就对未反应的前驱体排气(第一步骤)。在此，自限制效应指的是：在基板上的表面吸附中，当表面被某种气体覆盖时，则不会发生更多的该气体的吸附的现象。

接着，向真空室内导入反应性气体，使前驱体氧化而仅形成一层具有期望组成的薄膜后，将反应性气体排气(第二步骤)。

在ALD法中，通过将上述第一及第二步骤设为一个循环，并重复进行该循环，从而使薄膜在基板上生长。

因此，ALD法中，薄膜二维地生长。另外，与现有的真空蒸镀法或溅射法等相比，ALD法优势不言而喻，即使与一般的CVD法相比，ALD法也具有成膜缺陷少的特征。

因此，期待着向食品及医药品等的包装领域或电子元件领域等的广大领域的应用。

专利文献1公开了包含基板、以及通过原子层蒸镀而在该基板上沉积的气体透过阻隔的物品，其中该基板由选自由塑料和玻璃所组成的组中的材料制作而成。

另外，专利文献1公开了：在具有透光性的塑料基板上安装发光聚合物，并且通过ALD法在该发光聚合物的表面及侧面上进行原子层蒸镀(进行顶涂)，由此，在可以减少涂布缺陷的同时，还可以极大降低数十纳米厚度中的气体透过。

顺便提及，可以认为，当通过ALD法在由高分子材料构成的基材上形成原子层沉积膜时，其生长形态与在由Si晶片等无机晶体构成的基材上形成时的生长形态不同的可能性较高。

若使用对Si晶片的表面进行了氧化处理而得的基材，并通过ALD法在该基材上形成原子层沉积膜，那么，成为原子层沉积膜的原料的前驱体的吸附位点以与晶体晶格大致相同的密度而存在，并且，膜的生长以二维生长的模式进行。

然而，已知当通过ALD法在由高分子材料构成的基材上形成原子层沉积膜时，成为原子层沉积膜的原料的前驱体的吸附位点的分布密度较低，并且以分离而吸附的前驱体作为核，吸附位点三维生长并且扩大，由此，邻近的核相互接触从而成为连续膜。

另外，根据由高分子材料构成的基材的状态、以及ALD的工艺条件，无法成为连续膜的可能性较高。

即，若通过ALD法在由高分子材料构成的基材上形成原子层沉积膜，则有气体经由构成该原子层沉积膜的多个间隙而从原子层沉积膜的表面进出基材侧的担忧。

也就是说，若通过ALD法在由高分子材料构成的基材上形成原子层沉积膜，则有该原子层沉积膜不具有理想的阻气性的担忧。

专利文献2中所公开的技术为可解决这样的问题的技术。

专利文献2公开了：在由高分子材料构成的基材上(基板的表面)，使用包含无机物质的有机粘结剂从而形成包含有机高分子的底涂层。

现有技术文献

专利文献

专利文献1：日本特表2007-516347号公报

专利文献2：国际公开第2013/015412号公报

发明内容

发明所要解决的问题

然而，作为达成本发明之前的初步研究，本发明者对于专利文献2所公开的技术进行了研究，从而得知，在专利文献2所公开的技术中，难以得到充分的阻气性。

因此，本发明的目的在于提供一种即使采用由高分子构成的基材也可提高原子层沉积膜的阻隔性的层叠体及其制造方法、以及阻气膜及其制造方法。

用于解决问题的方案

在专利文献2所公开的技术中，难以得到充分的阻气性的理由如下：在由高分子材料构成的基材的表面当中，在配置有有机高分子的区域中难以形成较多的吸附位点。

而且，据本发明者们推测，不能充分地确保吸附位点的原因如下：由于在有机高分子中存在自由体积，因此吸附位点的密度不充分，在直到通过前驱体将自由体积填满之前，不会开始二维的生长。

特别地，在原子层沉积膜的厚度较薄的情况下，无法确保充分的阻气性。

因此，本发明提供了一种层叠体及其制造方法、以及阻气膜及其制造方法，其中，对于该层叠体，在配置于由高分子材料构成的基材上的底涂层当中的配置有原子层沉积膜的表面上，通过以充分的密度配置该原子层沉积膜的前驱体所结合的吸附位点，从而可提高原子层沉积膜的阻隔性。

也就是说，为了解决问题，根据本发明的一个实施方式的层叠体的特征在于，具有：由高分子材料构成的基材、配置于所述基材的表面的至少一部分上且由含有Ta元素的无机材料构成的底涂层、以及配置于所述底涂层的表面的至少一部分上的原子层沉积膜。

另外，根据本发明的一个实施方式的阻气膜的特征在于，包括根据本发明的一个实施方式的层叠体，其中，构成层叠体的基材为膜状基材。

另外，根据本发明的一个实施方式的层叠体的制造方法的特征在于，包括：底涂层形成步骤，其中，使用含有Ta元素的无机材料，在配置在真空室内的由高分子材料构成的基材的表面的至少一部分上形成底涂层；以及原子层沉积膜形成步骤，其中，将成为成膜原料的前驱体供给到所述底涂层的表面的至少一部分上，从而形成原子层沉积膜。

根据本发明的一个实施方式的阻气膜的制造方法也可以包括前述层叠体的制造方法，其中，使用膜状基材作为所述基材。

发明的效果

根据本发明，在配置于由高分子材料构成的基材上的底涂层当中的配置有原子层沉积膜的表面上，可以以充分的密度配置成为原子层沉积膜的成膜原料的前驱体所结合的吸附位点，由此，可提高原子层沉积膜的阻隔性。

附图简要说明

[图1]为示意性地示出了根据本发明的实施方式的层叠体的剖面图。

[图2]为示出了作为构成基材的有机高分子的官能团的一例的甲基的结构式的图。

[图3]为示出了作为构成基材的有机高分子的官能团的一例的酯基的结构式的图。

具体实施方式

以下，将参照附图对于适合于本发明的实施方式进行详细的说明。

需要说明的是，以下说明中所用的附图是为了说明本发明的实施方式的构成的附图，图示各部分的大小、厚度或尺寸等可能会有与实际层叠体的尺寸关系不同的情况。

<实施方式的概要>

图1为示意性地示出了根据本发明的实施方式的层叠体的剖面图。需要说明的是，在本实施方式中，以使用膜状基材作为构成层叠体10的基材11的情况为例子并进行以下的说明。

对于根据本发明的实施方式的层叠体10，其在由高分子材料构成的基材11与原子层沉积膜13之间具有底涂层12。该底涂层12具有与成为原子层沉积膜13的成膜原料的前驱体相结合的结合部位，并且由含有Ta元素的无机材料构成。

由此，与先前说明的专利文献2所公开的由有机粘结剂及无机材料构成的底涂层相比，在底涂层12的表面12a上以高密度的方式配置有与包含于原子层沉积膜13的上述前驱体相结合的多个吸附位点(图中未示出)。

与底涂层12的各吸附位点相结合的前驱体之间以相互交联的方式而结合。由此，相对于底涂层12的面方向(也就是平行于表面12a的面方向)二维状地形成了原子层沉积膜13。

其结果是，在层叠体10的厚度方向上，在原子层沉积膜13中难以生成气体通过那样的间隙，因此，可以获得阻气性高的原子层沉积膜13。

需要说明的是，在基材11与底涂层12之间也可以配置未图示的密合层(例如，包含有机高分子的树脂层)。通过在基材11与底涂层12之间具有该密合层，可以提高基材11与底涂层12之间的密合强度。

<本发明的方法>

通常，对于具有通过原子层沉积法(ALD法)而形成的原子层沉积膜的层叠体，其作为薄膜无线EL、显示器、半导体存储器(DRAM(Dynamic Random Access Memory))、以及玻璃基板或硅基板等电子元件基板而进行商业性制造。

另一方面，对于成为本发明对象的层叠体的基材，由高分子材料构成的基材为对象。然而，与电子元件基板相比，对于该基材的原子层沉积法(ALD法)的过程还没有被详细研究。

因此，本发明者们基于以下的想法，即，在由高分子材料构成的基材的表面上形成原子层沉积膜时的该原子层沉积膜的生长与在电子元件基板上形成原子层沉积膜时的生长相同，在对于在由高分子材料构成的基材上的原子层沉积膜的生长过程进行考察的同时，也尝试适用于本发明的层叠体的方法。

一般认为，若在电子元件基板上形成原子层沉积膜，则该原子层沉积膜将二维地生长。然而，在实际中，若在由高分子材料构成的基材(例如，PET：聚对苯二甲酸乙二醇酯)上形成原子层沉积膜，原子层沉积膜并不会二维地生长。

也就是说，在对由高分子材料构成的基材的表面使用ALD法形成原子层沉积膜的薄膜形成中，会有不能通过ALD法进行原有的二维生长的担忧。

作为其主要原因，可列举出：在由高分子材料构成的基材11的表面(形成原子层沉积膜的面)上的“吸附位点的密度”或“吸附位点的种类”。

因此，若原子层沉积膜的厚度过薄，则难以充分地发挥原子层沉积膜的阻隔性能，因此，原子层沉积膜的厚度有必要设定在3nm以上(换言之，30原子层以上的厚度)。

对于作为第1原因的成为原子层沉积膜的成膜原料的前驱体的吸附位点的密度，可以进行如下的考虑。

在ALD法过程中的第1步骤中，呈气态的前驱体(例如，TMA：三甲基铝或TiCl₄等含有金属的前驱体)化学吸附于由高分子材料构成的基材(以下，有时也简单地称为“基材”)的表面。

此时，据推测，该前驱体与基材中所含有的无机材料的吸附位点的反应性、以及吸附位点的密度对化学吸附有着巨大的影响。

在吸附位点的密度较低的情况下，前驱体的各吸附位点以较宽的间隔而进行配置。如此，在吸附位点以较宽的间隔进行配置的情况下，原子层沉积膜的生长变成以下的方式，即，以吸附位点为核从而进行三维的生长。

即，若吸附位点的密度较低，对于前驱体而言，原子层沉积膜三维地扩展，前驱体零散地吸附，因此，原子层沉积膜以孤立的核为中心而生长为柱状。

接着，对于作为第2原因的吸附位点的位置(换言之，前驱体的扩散)，可以进行如下的考虑。

一般而言，高分子材料以结晶区和非结晶区混合存在。因此，在非结晶区中，存在有被称为自由体积(自由体積)的不存在高分子链的空间，经由该空间，气体进行扩散及通过。

另外，呈气态的前驱体也通过自由体积的空间，直到吸附在吸附位点上。

如上所述，在使用ALD法而在由高分子材料构成的基材11的表面11a上形成原子层沉积膜的情况下，成为原子层沉积膜的成膜原料的前驱体由该基材11的表面11a向内部扩散，并吸附于三维分散的吸附位点，吸附位点成为原子层沉积膜的核。

由于上述核三维地进行分散，因而生长以三维的生长模式进行，直到在相邻位置处存在的核相互接触并成为连续膜，此后，生长以二维的生长模式进行。

因而，若通过ALD法而直接在由高分子材料构成的基材11的表面11a上形成原子层沉积膜，则从原子层沉积膜的形成处理开始时到形成有根据二维生长而来的致密的膜的期间变得较长。

因此，若原子层沉积膜的厚度变薄，则原子层沉积膜的二维生长的致密部分变得非常少。

在这样的结构的原子层沉积膜中，原子层沉积膜的阻气性降低，气体经由在该原子层沉积膜上形成的间隙而通过。

于是，本发明者们为了实现以下两点，即，使原子层沉积膜的成膜原料的前驱体的吸附位点的密度变高、以及阻止前驱体向高分子基材的扩散，构思出这样的想法：在由高分子材料构成的基材11的表面11a上设置具有包含Ta元素的无机材料的底涂层12。

即，为了在由高分子材料构成的基材11的表面11a上以高密度的方式二维地配置原子层沉积膜的成膜原料的前驱体的吸附位点，在进行ALD法的过程之前，在由高分子材料构成的基材11的表面11a上设置具有包含Ta元素的无机材料的底涂层12。

需要说明的是，作为包含Ta元素的无机材料，可例示出(例如)钽单体、氧化钽、氮化钽等。也就是说，作为构成底涂层12的膜，可例示出钽膜、氧化钽膜、氮化钽膜等。

以这种方式，通过在由高分子材料构成的基材11的表面11a上设置具有包含Ta元素的无机材料的底涂层12，使得含有前驱体的气体变得不能通过底涂层12。

<层叠体>

参照图1，本实施方式的层叠体10具有基材11、底涂层12、以及原子层沉积膜13。

<基材>

基材11由高分子材料构成。基材11具有形成有底涂层12的表面11a。

图2为表示作为构成基材的有机高分子的官能团的一例的甲基的结构式的图。图3为表示作为构成基材的有机高分子的官能团的一例的酯基的结构式的图。

作为构成基材11的高分子材料，可以使用(例如)聚乙烯(PE)、具有亲核性较差且难以与原子层沉积膜的成膜原料的前驱体相结合的甲基(参照图2)的聚丙烯(PP)、以及聚苯乙烯(PS)等仅为烃的高分子材料。

另外，作为构成基材11的高分子材料，也可以使用(例如)具有亲核性的酯基(参照图3)的聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)等的含有O原子、尼龙或聚酰亚胺(PI)等的含有N原子、以及聚醚砜等的含有S原子的高分子材料。

作为基材11，可以使用呈膜状的基材(以下，称为“膜状基材”)，也可以使用不呈膜状的基材。在使用层叠体10作为阻隔膜的情况下，作为基材11，使用(例如)膜状基材较好。

在膜状基材的情况下，基材11的厚度(例如)优选为12至300μm的范围。若不足12μm，则在采用辊等输送膜时容易产生折痕或皱纹等，因而不优选。若超过300μm，则基材的成本增加，因而不优选。另外，基材11的厚度更优选为50至100μm的范围。

<底涂层>

以覆盖基材11的表面11a的方式配置底涂层12。底涂层12仅由包含Ta元素的无机材料构成。

也就是说，与专利文献2所公开的使用包含无机材料的有机粘结剂而形成的底涂层的表面相比，在底涂层12的表面12a上配置有更多的无机材料。

无机材料相比于有机材料而言具有较多的吸附位点(与成为原子层沉积膜13的成膜原料的前驱体相结合的部分)。

因此，相比于专利文献2所公开的底涂层的表面，在底涂层12的表面12a上，与原子层沉积膜13中所包含的上述前驱体结合的多个吸附位点(未示出)变得以高密度的方式进行配置。

由此，从原子层沉积膜13的形成处理开始时到形成有根据二维生长而来的致密的膜的期间变得比以往更短，因此，也就是说，底涂层12具有较少的相当于基材11的自由体积的空孔，成为成膜原料的前驱体难以进入这些空孔，因而，即使原子层沉积膜13的厚度较薄(例如，0.5nm)，也可增多原子层沉积膜的二维生长的致密部分，因此，即使使原子层沉积膜13的厚度较薄，也可获得充分的阻气性。

此外，与不含Ta元素的无机材料(例如，通过电子束蒸镀法而成膜的SiO_1.6)相比，包含Ta元素的无机材料(例如，通过溅射法而成膜的Ta₂O₅)具有较高的水蒸气阻隔性。由此可知，与不含Ta元素的无机材料相比，包含Ta元素的底涂层具有更少的相当于基材11的自由体积的空孔。因此，即使使原子层沉积膜13的厚度更薄，也可得到充分的阻气性。此外，与不含Ta元素的无机材料相比，包含Ta元素的无机材料对于来自外部的湿热的变化也较少，可以长期保护原子层沉积膜13。

底涂层12的厚度(例如)优选为1nm以上1000nm以下。若底涂层12的厚度不足1nm，则吸附位点的密度不充分，因而不能形成具有充分水蒸气阻隔性的原子层沉积膜13。若底涂层12的厚度超过1000nm，则成本及成膜时间增加，底涂层12进一步产生裂纹或缺陷，因而不优选。

另外，通过对底涂层12的表面12a进行等离子体蚀刻或水解处理，可使吸附位点高密度化。

需要说明的是，在图1中，作为一例，将底涂层12配置为覆盖基材11的整个表面11a，并列举出这种情况作为例子来进行说明，但是，在基材11的表面11a的至少一部分上配置底涂层12即可，并不限定于图1所示的构成。

此外，在图1中，将底涂层12配置为基材11的表面11a与底涂层12相互接触，并列举出这种情况作为例子来进行说明，但是，(例如)在基材11与底涂层12之间，也可以配置未图示的密合层。密合层(例如)由包含有机高分子的树脂层构成。

以这种方式，若在基材11与底涂层12之间设置该密合层，则可提高基材11与底涂层12的密合强度。

<原子层沉积膜>

以覆盖底涂层12的表面12a的至少一部分的方式配置原子层沉积膜13。

原子层沉积膜13含有成为原子层沉积膜13的成膜原料的前驱体(例如，TMA：三甲基铝或TiCl₄等含有金属的前驱体)，并且同时，位于底涂层12的表面12a处的前驱体与无机材料的吸附位点相结合。

作为原子层沉积膜13，可以使用(例如)包含Al、Ti、Si、Zn、Sn等的无机氧化物的无机氧化膜、或者包含这些无机氧化物的氮化膜或氮氧化膜。

或者，作为原子层沉积膜13，可以使用(例如)包含其他元素(例如，Zr、Hf)的氧化膜、氮化膜、氮氧化膜等。

作为原子层沉积膜13，从水蒸气阻隔性、耐久性、以及成本的观点出发，优选使用包含Al、Si及Ti当中的至少一种元素的膜(例如，如上所述的膜)。通过使用包含这样的元素的膜作为原子层沉积膜13，在可以获得高的水蒸气阻隔性、以及高的耐久性的同时，也可以降低成本。

原子层沉积膜13的厚度(例如)优选为0.5nm以上200nm以下。若原子层沉积膜13的厚度小于0.5nm，则从制造技术的观点出发，不能形成具有充分的水蒸气阻隔性的原子层沉积膜13。若原子层沉积膜13的厚度超过200nm，则成本和成膜时间增加，因此不优选。

因此，通过将原子层沉积膜13的厚度设定在0.5nm以上200nm以下的范围内，可以在短时间获得具有充分的水蒸气阻隔性的原子层沉积膜13。

根据本实施方式的层叠体，其具有：基材11，该基材11由高分子材料构成；底涂层12，该底涂层12配置在基材11的表面11a的至少一部分上并且由包含Ta元素的无机材料构成；以及原子层沉积膜13，该原子层沉积膜13以覆盖底涂层12的表面12a的至少一部分的方式进行配置。

根据该构成，从原子层沉积膜13的形成处理开始时到形成有根据二维生长而来的致密的膜的期间变得比以往更短，即换言之，底涂层12没有相当于基材11的自由体积的空孔，成为成膜原料的前驱体难以进入上述空孔，因而即使使原子层沉积膜13的厚度变薄(例如，0.5nm以上200nm以下)，也可增多原子层沉积膜的二维生长的致密部分，因此，即使在使原子层沉积膜13厚度较薄的情况下，也可获得充分的阻气性。

另外，通过原子层沉积膜13具有充分的阻气性，从而可得到具有高阻气性的层叠体10。

<阻气膜>

阻气膜(未图示)包含图1所示的层叠体10，并且构成层叠体10的基材11为膜状基材。

阻气膜(未图示)有(例如)可以仅由层叠体10构成的情况，或者，有在以下状态下进行处理的情况，即，在配置于层叠体10的最上层的原子层沉积膜13的表面13a上，配置保护原子层沉积膜13的保护层(具体地，例如，包含与底涂层12同样的无机材料的层、包含有机材料的层、或者将塑料膜层压而成的结构体等)。

成为上述构成的阻气膜(未图示)使用在食品包装领域、医药品、电子元件、农业物资等各种领域中。

层叠体10的水蒸气透过率优选为(例如)0.1g/(m²·day)以下。若层叠体10的水蒸气透过率大于0.1g/(m²·day)，则虽然可在食品用包装中使用，但不能保护由于微量水分而导致性质变化的电子元件。因此，通过将层叠体10的水蒸气透过率设定为0.1g/(m²·day)以下，可以用作作为本发明的一个应用例的电子元件的保护层。通过采用上述构成的层叠体10，从而可稳定地将层叠体10的水蒸气透过率设定在0.1g/(m²·day)以下。

因此，上述构成的阻气膜(未图示)可以获得与先前说明的层叠体10相同的效果。

<层叠体的制造方法>

接着，参照图1，对于本实施方式的层叠体10的制造方法进行说明。

首先，在由高分子材料构成的基材11的表面11a的至少一部分上，形成底涂层12(底涂层形成步骤)。

可以通过(例如)PVD法(例如，感应加热法、电阻加热法、电子束蒸镀法、溅射法等)、或者CVD法(例如，热CVD法、等离子CVD法、光CVD法等)的方法形成底涂层12。然而，底涂层12的形成方法并不限定于上述的形成方法，也可以为离子镀法、激光烧蚀法、分子束外延法等。

在此，列举出形成包含Ta₂O₅的底涂层12的情况作为例子，并对于具体的底涂层12的形成方法进行说明。

首先，在真空室(未图示)内的平台上，将未形成有底涂层12的基材11固定。

然后，将上述真空室内的压力(成膜前压力)设定为(例如)5×10^-4Pa。

接着，将(例如)30sccm的Ar、10sccm的O₂导入成膜室，并将真空室内的压力(成膜中压力)设定为2.5×10^-1Pa，之后，通过溅射法在基材11的表面11a的至少一部分上形成包含Ta₂O₅的底涂层12。

然后，将成为成膜原料的前驱体供给到底涂层12的表面12a上，从而在底涂层12的表面12a的至少一部分上形成原子层沉积膜13(原子层沉积膜形成步骤)。

也就是说，在原子层沉积膜形成步骤中，使用原子层沉积法(ALD法)形成原子层沉积膜13。由此，制造了层叠体10。

具体地，在形成Al₂O₃膜作为原子层沉积膜13的情况下，可以使用(例如)以下的方法。

首先，在原子层沉积膜形成装置(未图示)的成膜室(未图示)内的平台(未图示)上固定形成有底涂层12的基材11。

然后，在将上述成膜室内的压力(成膜前压力)设定为0.5Pa以后，通过将反应气体兼放电气体(例如，O₂和N₂当中的至少一者的气体)导入到上述成膜室内，从而将该反应气体兼放电气体供给到底涂层12的表面12a上(步骤1)。

可以将此时的上述成膜室内的压力在(例如)10至50Pa的范围内适当地设定。

另外，作为等离子气体激发电源，可以使用(例如)13.56MHz的电源。

然后，在上述成膜室内，以ICP(Inductively Coupled Plasma)模式的方式进行等离子放电(步骤2)。

作为此时的等离子放电的输出电源，可以使用(例如)250Watt。

在上述等离子放电后，对上述成膜室内进行气体吹扫处理(步骤3)。作为进行该气体吹扫时所使用的气体，可以使用(例如)O₂和N₂等。此外，上述气体吹扫时的反应温度可以为(例如)90℃。

接着，将成膜原料(前驱体)三甲基铝(TMA)和吹扫气体(例如，N₂及O₂)同时供给到上述成膜室内(步骤4)。

然后，将反应气体兼放电气体(例如，O₂)供给到上述成膜室内(步骤5)。此时，可将上述成膜室内的压力设定为(例如)10至50Pa的范围内的预定压力。

其后，在上述成膜室内，以ICP(Inductively Coupled Plasma)模式的方式进行等离子放电(步骤6)，从而在底涂层12的表面12a上形成一原子层的Al₂O₃膜(原子层沉积膜13的一部分)。作为此时所使用的等离子气体激发电源，可以使用(例如)13.56MHz的电源。

将从上述说明的步骤1至步骤6的处理作为一个循环，通过多次地进行该循环，从而形成了由Al₂O₃膜构成的原子层沉积膜13。

在上述原子层沉积膜形成步骤中，优选形成原子层沉积膜13，使得原子层沉积膜13的厚度在(例如)0.5nm以上200nm的范围内。

若原子层沉积膜13的厚度小于0.5nm，则从制造技术的观点出发，不能形成具有充分的水蒸气阻隔性的原子层沉积膜13。若原子层沉积膜13的厚度超过200nm，则成本和成膜时间增加，因此不优选。

因此，通过将原子层沉积膜13的厚度设定在0.5nm以上200nm以下的范围内，可以在短时间形成具有充分的水蒸气阻隔性的原子层沉积膜13。

需要说明的是，在底涂层形成步骤之后，通过对底涂层12的表面12a进行表面处理(例如，等离子处理(等离子蚀刻处理)、电晕处理、碱处理等)，也可以提高吸附位点的密度。

根据本实施方式的层叠体的制造方法，其具有：底涂层形成步骤，其中，使用包含Ta元素的无机材料，在配置在真空室(未图示)内的由高分子材料构成的基材11的表面11a的至少一部分上形成底涂层12；以及原子层沉积膜形成步骤，其中，将成为成膜原料的前驱体供给到底涂层12的表面12a的至少一部分上，从而形成原子层沉积膜13。

根据该构成，从原子层沉积膜13的形成处理开始时到形成有根据二维生长而来的致密的膜的期间变得比以往更短，即换言之，上述前驱体变得难以进入自由体积的空间，因而即使使原子层沉积膜13的厚度变薄(例如，0.5nm)，也可增多原子层沉积膜的二维生长的致密部分，因此，即使在使原子层沉积膜13厚度较薄的情况下，也可获得充分的阻气性。

<阻气膜的制造方法>

阻气膜(未图示)的制造方法根据该阻气膜的构成而有所不同。在该阻气膜的构成为与图1所示的层叠体10相同的构成的情况下，通过与先前说明的层叠体10相同的方法，可以进行制造。

另外，若阻气膜的构成为在图1所示的层叠体10的构成中进一步具有保护原子层沉积膜13的上面(表面)13a的保护层(未图示)，则除了在原子层沉积膜形成步骤之后，还具有形成该保护层(具体地，例如，包含与底涂层12相同的无机材料的层、包含有机材料的层、或者将塑料膜层压而成的结构体等)的步骤以外，可以通过与先前说明的层叠体10的制造方法相同的方法制造该阻气膜。

当该保护层为(例如)无机材料时，可以通过PVD法、CVD法而形成，当该保护层为(例如)有机材料时，可以通过棒涂法、旋涂法而形成。

需要说明的是，在制造阻气膜的情况下，使用膜状基材作为基材11。

对于上述说明的阻气膜(未图示)的制造方法，其可以获得与先前说明的层叠体10的制造方法相同的效果。

实施例1

以下，对于本发明的试验例、实施例、以及比较例进行说明，但本发明不以任何方式受到下面实施例的限制。

<实施例1的层叠体的制作>

参照图1，对于实施例1的层叠体的制作方法进行说明。

首先，通过溅射法在由厚度为100μm的聚对苯二甲酸乙二醇酯(PET)膜(“東洋紡株式会社”制的A4100(型号))构成的基材11的表面11a上形成厚度为20nm的Ta₂O₅膜作为底涂层12。此时，将成膜前的压力设为5×10^-4Pa。在成膜中，将30sccm的Ar、10sccm的O₂导入成膜室内，并将成膜中的压力设为2.5×10^-1Pa。使用Ta靶作为溅射靶，在300watt的额定功率下进行成膜。此时的电压为610V，电流为0.51A，平台的旋转速度为6rpm，靶-平台间的距离为200mm。

然后，通过ALD法，在底涂层12的表面12a上形成厚度为0.7nm的Al₂O₃膜作为原子层沉积膜13。

具体地，通过下述方法，形成厚度为0.7nm的Al₂O₃膜。

首先，在将成膜室内的压力(成膜前压力)设定为0.5Pa以后，将作为反应气体兼放电气体的O₂供给到收纳在成膜室内的底涂层12的表面12a上(步骤1)。将此时成膜室内的压力设定为40Pa。作为等离子气体激发电源，使用13.56MHz的电源。以ICP模式的方式进行等离子放电60秒(步骤2)。

需要说明的是，此时的等离子放电的输出电源设为250Watt。

接着，在等离子放电后，对成膜室内进行气体吹扫处理(步骤3)。在气体吹扫中，供给10秒的O₂和N₂作为吹扫气体。需要说明的是，此时的反应温度设定为90℃。

然后，将成膜原料(前驱体)三甲基铝(TMA)和吹扫气体(例如，N₂及O₂)同时供给到上述成膜室内(步骤4)。

接着，将吹扫气体(例如，N₂及O₂)供给到上述成膜室内(步骤5)。

供给作为反应气体兼放电气体的O₂，在在上述成膜室内，以ICP模式的方式进行等离子放电(步骤6)，从而在底涂层12的表面12a上形成一原子层的Al₂O₃膜(原子层沉积膜13的一部分)。作为此时所使用的等离子气体激发电源，使用13.56MHz的电源。此时，将上述成膜室内的压力设定为40Pa。

然后，将吹扫气体(例如，N₂及O₂)供给到上述成膜室内(步骤7)。

将从上述步骤4至步骤7的处理作为一个循环，通过进行该循环5次，从而形成了厚度为0.7nm的Al₂O₃膜(原子层沉积膜13)。

以这种方式，制作了实施例1的层叠体。

<实施例2的层叠体的制作>

参照图1，对实施例2的层叠体的制作方法进行说明。

在实施例2中，通过与实施例1的层叠体相同的方法制作了实施例2的层叠体，不同之处在于：构成实施例1的层叠体的原子层沉积膜13的厚度变更为10nm。

<比较例1的层叠体的制作>

在比较例1中，不进行实施例1中所进行的形成底涂层12(参照图1)的步骤，而是通过与实施例1相同的方法(ALD法)而直接在由厚度为100μm的聚对苯二甲酸乙二醇酯(PET)膜(“東洋紡株式会社”制的A4100(型号))构成的基材11的表面11a上形成厚度为0.7nm的Al₂O₃膜作为原子层沉积膜13。

通过这样的方法，制作了比较例1的层叠体。

<比较例2的层叠体的制作>

在比较例2中，首先通过电子束蒸镀法而在由厚度为100μm的聚对苯二甲酸乙二醇酯(PET)膜(“東洋紡株式会社”制的A4100(型号))构成的基材11的表面11a上形成厚度为20nm的SiO_1.6膜作为底涂层12。此时，成膜前的压力设定为4×10^-3Pa，成膜中的压力设定为2×10^-2Pa。

接着，通过与实施例1相同的方法(ALD法)，形成了厚度为0.7nm的Al₂O₃膜作为原子层沉积膜13。

通过这样的方法，制作了比较例2的层叠体。

<比较例3的层叠体的制作>

在比较例3中，不进行实施例2中所进行的形成底涂层12(参照图1)的步骤，而是通过与实施例2相同的方法(ALD法)而直接在由厚度为100μm的聚对苯二甲酸乙二醇酯(PET)膜(“東洋紡株式会社”制的A4100(型号))构成的基材11的表面11a上形成厚度为10nm的Al₂O₃膜作为原子层沉积膜13。

通过这样的方法，制作了比较例3的层叠体。

<比较例4的层叠体的制作>

在比较例4中，不进行实施例1或2中所进行的形成原子层沉积膜13(参照图1)的步骤，而是在由厚度为100μm的聚对苯二甲酸乙二醇酯(PET)膜(“東洋紡株式会社”制的A4100(型号))构成的基材11的表面11a上形成厚度为20nm的Ta₂O₅作为底涂层12。

通过这样的方法，制作了比较例4的层叠体。

<比较例5的层叠体的制作>

在比较例5中，不进行比较例2中所进行的形成原子层沉积膜13(参照图1)的步骤，而是在由厚度为100μm的聚对苯二甲酸乙二醇酯(PET)膜(“東洋紡株式会社”制的A4100(型号))构成的基材11的表面11a上形成厚度为20nm的SiO_1.6作为底涂层12。

通过这样的方法，制作了比较例5的层叠体。

<实施例1以及比较例1至5的层叠体的水蒸气透过率的测定>

接着，为了对于实施例1以及比较例1至5的层叠体的水蒸气阻隔性进行评价，使用水蒸气透过率测定装置(MOCON，INC.制的MOCON Permatran(注册商标))，在40℃/90％RH的氛围下测定水蒸气透过率(WVTR)。

<实施例2的层叠体的水蒸气透过率的测定>

然后，为了评价实施例2的水蒸气阻隔性，使用水蒸气透过率测定装置(MOCON,INC.制的MOCON Aquatran(注册商标))，在40℃/90％RH的氛围下测定水蒸气透过率(WVTR)。

实施例1至2以及比较例1至5的结果示于表1。

[表1]

<实施例1及比较例1至2的评价结果>

参照表1可知，在没有形成底涂层12的比较例1的层叠体中，由于水蒸气透过率为5.4g，因而水蒸气阻隔性较低。在形成SiO_1.6膜为底涂层12的比较例2的层叠体中，水蒸气透过率为0.3g，因而具有一定的水蒸气阻隔性，但是仍然不是水蒸气透过率为0.1g以下的良好的水蒸气阻隔性。

另一方面，在实施例1的层叠体中，水蒸气透过率小于0.02[g/(m²·day)]，可以确认即使是厚度非常薄的0.7nm的Al₂O₃膜(原子层沉积膜13)，也具有良好的水蒸气阻隔性。

<实施例2及比较例3的评价结果>

参照表1，在没有形成底涂层12的比较例3的层叠体中，水蒸气透过率为0.12g，但是在实施例2的层叠体中，水蒸气透过率为0.003[g/(m²·day)]，可以确认具有良好的水蒸气阻隔性。

<比较例4及比较例5的评价结果>

参照表1，在没有形成原子层沉积膜13的比较例4的层叠体中，水蒸气透过率为0.58g，在比较例5的层叠体中，水蒸气透过率为1.05g。虽然可以认为上述两者通过底涂层12而均具有水蒸气阻隔性，但是上述两者的水蒸气阻隔性都不是水蒸气透过率为0.1g以下的良好的水蒸气阻隔性。

<总结>

如上所述，根据基于本发明的层叠体，通过将包含Ta元素的无机材料用于底涂层12，相比于仅有原子层沉积膜13的情况以及将不包含Ta元素的无机材料用于底涂层12的情况，可以大幅降低水蒸气透过率，从而得到具有高水蒸气阻隔性的层叠体。然而，本发明的具体构成并不限定于上述实施方式的内容，并且在不脱离本发明主旨的范围内的设计的变更等也都包括在本发明中。

以上，本申请主张日本专利申请2015-053395(2015年3月17日提交)的优先权，其全部内容通过引用的方式而成为本公开的一部分。

在此，已经参照有限数目的实施方式进行了说明，但是权利要求的范围并不限于这些实施方式，并且基于上述公开的各实施方式的改变对本领域技术人员来说是显而易见的。即，本发明并不限于以上记载的各实施方式。基于本领域技术人员的知识，可以在各实施方式中加入设计的变更等，加入了这样的变更等的实施方式也包括在本发明的范围内。

工业实用性

本发明可以适用于层叠体及其制造方法、以及阻气膜及其制造方法，其中，该层叠体具有由高分子材料构成的基材、在该基材的表面上配置的底涂层、以及在该底涂层的表面上配置的原子层沉积膜。本发明的层叠体可应用于电致发光元件(EL元件)、液晶显示器、半导体晶片等的电子元件。

符号的说明

10 层叠体

11 基材

11a 表面

12 底涂层

12a 表面

13 原子层沉积膜

13a 表面

Claims

1.一种层叠体，其特征在于，具有：

由高分子材料构成的基材；

配置于所述基材的表面的至少一部分上且由含有Ta元素的无机材料构成的底涂层；以及

配置于所述底涂层的表面的至少一部分上的原子层沉积膜，

所述原子层沉积膜为包含Al、Ti、Si、Zn、Sn的无机氧化膜、氮化膜或氮氧化膜。

2.根据权利要求1所述的层叠体，其特征在于，

所述底涂层的厚度为1nm以上1000nm以下。

3.根据权利要求1或2所述的层叠体，其特征在于，

所述原子层沉积膜的厚度在0.5nm以上200nm以下的范围内。

4.一种阻气膜，其特征在于，包括根据权利要求1至3中任一项所述的层叠体，其中，

构成所述层叠体的所述基材为膜状基材。

5.根据权利要求4所述的阻气膜，其特征在于，

所述层叠体的水蒸气透过率为0.1g/(m²·day)以下。

6.一种层叠体的制造方法，其特征在于，包括：

底涂层形成步骤，其中，使用含有Ta元素的无机材料，在配置在真空室内的由高分子材料构成的基材的表面的至少一部分上形成底涂层；以及

原子层沉积膜形成步骤，其中，将成为成膜原料的前驱体供给到所述底涂层的表面，从而在所述底涂层的表面的至少一部分上形成原子层沉积膜，

7.一种阻气膜的制造方法，其特征在于，包括根据权利要求6所述的层叠体的制造方法，其中，

使用膜状基材作为所述基材。