CN107404320B - 用于进行重组解码的低密度奇偶校验解码装置及相关方法 - Google Patents

用于进行重组解码的低密度奇偶校验解码装置及相关方法 Download PDF

Info

Publication number
CN107404320B
CN107404320B CN201710171352.7A CN201710171352A CN107404320B CN 107404320 B CN107404320 B CN 107404320B CN 201710171352 A CN201710171352 A CN 201710171352A CN 107404320 B CN107404320 B CN 107404320B
Authority
CN
China
Prior art keywords
parity check
low density
density parity
input data
ordered set
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710171352.7A
Other languages
English (en)
Other versions
CN107404320A (zh
Inventor
汪宇伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN202010940064.5A priority Critical patent/CN112118014B/zh
Publication of CN107404320A publication Critical patent/CN107404320A/zh
Application granted granted Critical
Publication of CN107404320B publication Critical patent/CN107404320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder

Abstract

本发明公开了一种低密度奇偶校验解码装置包括：输入封套，以接收包括多个码字的输入数据以及错误校正信息，以及对所述输入数据进行填码；低密度奇偶校验解码器，以接收填码后的所述输入数据，以及依据所述错误校正信息来对填码后的所述输入数据进行具有多次迭代的低密度奇偶校验解码以产生多个通道值；以及初始化电路，以于所述多次迭代的第一次迭代中接收所述输入数据、将所述输入数据储存至有序集合数据，以及立即将所述有序集合数据传送至所述低密度奇偶校验解码器，使得所述错误校正信息可在所述第一次迭代中对填码后的所述输入数据进行低密度奇偶校验解码。通过实施本发明，只需增设初始化电路就可减少低密度奇偶校验解码器的延迟时间。

Description

用于进行重组解码的低密度奇偶校验解码装置及相关方法
技术领域
本发明涉及低密度奇偶校验(low-density parity check，LDPC)的重组解码器(shuffle decoder)，尤其涉及一种额外包括序集合(ordered set)的低密度奇偶校验重组解码器。
背景技术
低密度奇偶校验解码器是使用具有奇偶位(parity bit)的线性错误校正码来进行解码，其中奇偶位会提供用以验证接收到的码字(码字)的奇偶方程式给解码器。举例来说，低密度奇偶校验可为一具有固定长度的二进制代码，其中所有的符元(symbol)相加会等于零。
在编码过程中，所有的数据位会被重复执行并且被传送至对应的编码器，其中每个编码器会产生一奇偶符元(parity symbol)。码字是由k个信息位(information digit)以及r个校验位(check digit)所组成。如果码字总共有n位，则k＝n-r。上述码字可用一奇偶校验矩阵来表示，其中所述奇偶校验矩阵具有r列(表示方程式的数量)以及n行(表示位数)，如图1所示。这些码之所以被称为「低密度」是因为相较于奇偶校验矩阵中位0的数量而言，位1的数量相对的少。在解码过程中，每次的奇偶校验皆可视为一奇偶校验码，并随后与其他奇偶校验码一起进行交互校验(cross-check)，其中解码会在校验节点(check node)进行，而交互校验会在变量节点(variable node)进行。
其中，校验节点(check node)代表奇偶位(parity bit)的数量，且变量节点(variable node)代表一码字中位的数量。如果一特定方程式与码符元(code symbol)有关，则对应的校验节点与变量节点之间会以联机来表示。被估测的消息会沿着这些联机来传递，并且于节点上以不同的方式组合。一开始时，变量节点将发送一估测至所有联机上的校验节点，其中这些联机包括被认为是正确的位。接着，每个校验节点会依据对所有其他的连接的估测(connected estimate)来针对每一变数节点进行新的估测，并且将新的估测传回至变量节点。新的估测是基于：奇偶校验方程式迫使所有的变量节点连接至一特定校验节点，以使总和为零。
重组解码(shuffle decoding，或称混洗解码)是以上述技术为基础，但使用分层可靠度传递(layered belief propagation)算法来实现。奇偶矩阵(又称为H矩阵)被分为多层，且每一层被分为多个子矩阵(sub-matrix)。在解码过程中，所述多个子矩阵会被同时更新，使得多个解码算法被有效率地重组(混洗)。每一码字长度会被分为G个群组，若一码字具有N个位，则所述G个群组中每一群组会具有N/G个位。对于群组的更新是以平行的方式进行，也就是说，校验节点会被平行地更新。
一开始，数据会通过一输入封套(input wrapper)来传递并且储存于一通道值存储器。在一完整的码字通过此方式传递后，通道值存储器可将估测储存为V个向量，其中所述V个向量会在每次迭代中更新。由于算法被重组(shuffled，或称混洗)，多个桶型移位器(barrel shifter)会对调整后的多个通道值安排不同的顺序，使得这些通道值能传递在正确的数据路径，以传递于有序集合存储器。
重组解码的特征在于，在当前迭代中，并不使用来自前一次迭代尾端的信息，反而是：在当前迭代中得到的信息会立即地用于同一迭代中，进而达到平行更新(parallel)的目的。然而在第一次迭代中，数据会输入至通道值存储器，但有序集合存储器中没有信息。因此，第一次迭代仅能用来储存数据以及参数的初始值(initialization ofparameters)，无法用来进行任何错误校正。
发明内容
基于以上缘由，本发明的一目的在于公开一种系统以及相关方法来进行重组解码，以得到更好的效能。
本发明的一实施例公开了一种用于进行重组解码的低密度奇偶校验解码装置，包括一输入封套、一低密度奇偶校验解码器以及一初始化电路。所述输入封套，用以接收包括多个码字的输入数据以及错误校正信息，以及对所述输入数据进行填码。所述低密度奇偶校验解码器耦接于所述输入封套，且所述低密度奇偶校验解码器用以接收填码后的所述输入数据、依据所述错误校正信息来对填码后的所述输入数据进行具有多次迭代的低密度奇偶校验解码以产生多个通道值，以及在最后一次迭代中输出一硬决策通道值。所述初始化电路耦接于所述低密度奇偶校验解码器，且所述初始化电路用以于所述多次迭代的第一次迭代中接收所述输入数据、将所述输入数据储存至一有序集合数据，以及立即地将所述有序集合数据传送至所述低密度奇偶校验解码器，使得所述错误校正信息可在所述第一次迭代中对填码后的所述输入数据进行低密度奇偶校验解码。
本发明的另一实施例公开了一种低密度奇偶校验解码装置进行重组解码的方法，包括：接收包括多个码字的输入数据以及错误校正信息；对所述输入数据进行填码；以及依据所述错误校正信息来对填码后的所述输入数据进行具有多次迭代的低密度奇偶校验解码以产生多个通道值。所述方法于第一次迭代中包括以下步骤：利用一初始化电路来将所述输入数据储存至一有序集合数据；立即地将所述有序集合数据传送至所述低密度奇偶校验解码装置的一低密度奇偶校验解码器；以及在最后一次迭代中输出一硬决策通道值。
附图说明
图1是根据本发明的一实施例的重组解码器的方块图。
其中，附图标记说明如下：
100 重组解码器
110 初始化电路
115 更新电路
118 有序集合存储器
113 多任务器
120 输入封套
130 低密度奇偶校验解码器
135 通道值存储器
140 计算单元区块
150 有序集合存储器
具体实施方式
请参考图1，图1是根据本发明的一实施例的重组解码器(shuffle decoder)100的方块图。重组解码器100包括一初始化电路110，初始化电路110包括一更新电路115、一有序集合存储器(ordered set memory)118以及一多任务器113。重组解码器100另包括一输入封套(input wrapper)120以及一低密度奇偶校验(low-density parity check，LDPC)解码器130。低密度奇偶校验解码器130包括一通道值存储器135、一计算单元区块140以及一有序集合存储器150。
输入封套120是用于对码字填入足够的位组(bytes)，也就是填码(padding)，以供低密度奇偶校验解码器130之用。举例来说，当输入数据只具有8个位组，而低密度奇偶校验解码器130需要具有48个位组的数据来进行操作时，则有需要使用输入封套。
在解码过程的第一次迭代中，输入数据是被输入至输入封套120，并且进行填码的动作，被填码后的数据接着会被分为G个群组并且储存于通道值存储器135，以上是现有技术中第一次迭代中的所有步骤。然而，在本实施例的系统中，输入数据也会输入至初始化电路110，其中输入数据会先储存于更新电路115，接着经多任务器113进行处理后再输入至有序集合存储器118。当输入数据的总线宽度(bus width)是远小于低密度奇偶校验解码器130内的总线宽度时，输入数据可快速地储存于有序集合存储器118，这使得当通道值存储器135已经储存有码字时，有序集合存储器118内的数据会传给低密度奇偶校验解码器130内的有序集合存储器150。
由于重组解码(shuffle decoding)是使用第一次迭代所得到的数据，储存于通道值存储器135中的数据可于第一次迭代就被更新。
因此，有用的迭代的数量会增加1(相较于现有技术中的第一次迭代无法进行校正)，且低密度奇偶校验解码器可操作在近乎100％的效率，而非80％。
初始化电路110中的多任务器113是用以将数据编组为一有序集合，以存入有序集合存储器118。在第一次迭代中，数据的正负号(sign)会直接地输入至低密度奇偶校验解码器130，这是因为对存储器电路进行一次性的(one-shot)更新会有更高的难度。在后续的迭代中，正负号将会被低密度奇偶校验解码器135计算。
以上实施例的电路架构并不复杂，且本领域通常知识者可在参阅以上实施例后轻易地实作。除了初始化电路110，低密度奇偶校验解码器130中的计算单元区块140只需要增设额外的加法器即可接收第一次迭代中数据的正负号，因此计算单元区块140可利用正负号与接收到的码字来计算出通道值。
本发明只需通过增设初始化电路就可减少低密度奇偶校验解码器的延迟时间，并且确保在第一次迭代就可进行解码操作。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种用于进行重组解码的低密度奇偶校验解码装置，其特征在于，包括：
一输入封套，用以接收包括多个码字以及错误校正信息的输入数据，以及对所述输入数据进行填码；
一低密度奇偶校验解码器，耦接于所述输入封套，所述低密度奇偶校验解码器用以接收填码后的所述输入数据、依据所述错误校正信息来对填码后的所述输入数据进行具有多次迭代的低密度奇偶校验解码以产生多个通道值，以及在最后一次迭代中输出一硬决策通道值；
一初始化电路，耦接于所述低密度奇偶校验解码器，所述初始化电路用以于所述多次迭代的第一次迭代中接收未被填码的所述输入数据、以及将所述输入数据传送至所述初始化电路的一有序集合存储器，所述有序集合存储器将所述输入数据存储为一有序集合数据，所述初始化电路将所述有序集合数据传送至所述低密度奇偶校验解码器，使得所述错误校正信息可在所述第一次迭代中对填码后的所述输入数据进行低密度奇偶校验解码；以及所述初始化电路于重组解码时使用所述第一次迭代中所得到的数据，以使存储于所述多个通道值中的数据可于所述第一次迭代就被更新。
2.如权利要求1所述的低密度奇偶校验解码装置，其特征在于，在所述第一次迭代中，所述输入数据的正负号是直接地输入至所述低密度奇偶校验解码器。
3.如权利要求1所述的低密度奇偶校验解码装置，其特征在于，所述初始化电路还包括：
一多任务器，用以将所述输入数据多任务处理至所述有序集合存储器；
其中所述有序集合存储器用以将多任务处理后的所述输入数据储存为所述有序集合数据，以及将所述有序集合数据传送至所述低密度奇偶校验解码器。
4.如权利要求3所述的低密度奇偶校验解码装置，其特征在于，所述低密度奇偶校验解码器包括另一有序集合存储器，所述低密度奇偶校验解码器的所述另一有序集合存储器用以自所述初始化电路的所述有序集合存储器接收所述有序集合数据。
5.如权利要求4所述的低密度奇偶校验解码装置，其特征在于，所述低密度奇偶校验解码器的所述有序集合存储器在所述第一次迭代之前为空的，并且于后续的每一次迭代会更新。
6.如权利要求1所述的低密度奇偶校验解码装置，其特征在于，所述输入数据的总线宽度是远小于所述低密度奇偶校验解码器内的总线宽度。
7.一种低密度奇偶校验解码装置进行重组解码的方法，其特征在于，包括：
接收包括多个码字以及错误校正信息的输入数据；
对所述输入数据进行填码；以及
依据所述错误校正信息来对填码后的所述输入数据进行具有多次迭代的低密度奇偶校验解码以产生多个通道值，其中所述方法于第一次迭代中包括以下步骤：
利用一初始化电路来于所述多次迭代的第一次迭代中接收未被填码的所述输入数据，以及将所述输入数据传送至所述初始化电路的一有序集合存储器，所述有序集合存储器将所述输入数据存储为一有序集合数据；
利用所述初始化电路将所述有序集合数据传送至所述低密度奇偶校验解码装置的一低密度奇偶校验解码器，使得所述错误校正信息可在所述第一次迭代中对填码后的所述输入数据进行低密度奇偶校验解码；以及
在最后一次迭代中输出一硬决策通道值；
其中所述初始化电路于重组解码时使用所述第一次迭代中所得到的数据，以使存储于所述多个通道值中的数据可于所述第一次迭代就被更新。
8.如权利要求7所述的方法，其特征在于，所述方法于所述第一次迭代中另包括以下步骤：
直接地将所述输入数据的正负号输入至所述低密度奇偶校验解码器。
9.如权利要求7所述的方法，其特征在于，将所述输入数据储存至所述有序集合数据的步骤另包括：
将所述输入数据进行多任务处理；以及
将多任务处理後的所述输入数据存储至所述初始化电路的一有序集合存储器，以作为所述有序集合数据。
10.如权利要求9所述的方法，其特征在于，所述低密度奇偶校验解码器包括另一有序集合存储器以接收来自所述初始化电路的所述有序集合存储器的所述有序集合数据。
11.如权利要求10所述的方法，其特征在于，所述低密度奇偶校验解码器的所述有序集合存储器在所述第一次迭代之前为空的，并且于后续的每一次迭代会更新。
12.如权利要求7所述的方法，其特征在于，所述输入数据的总线宽度是远小于所述低密度奇偶校验解码器内的总线宽度。
CN201710171352.7A 2016-03-31 2017-03-21 用于进行重组解码的低密度奇偶校验解码装置及相关方法 Active CN107404320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010940064.5A CN112118014B (zh) 2016-03-31 2017-03-21 用于进行重组解码的低密度奇偶校验解码装置及相关方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/088,055 2016-03-31
US15/088,055 US20170288697A1 (en) 2016-03-31 2016-03-31 Ldpc shuffle decoder with initialization circuit comprising ordered set memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010940064.5A Division CN112118014B (zh) 2016-03-31 2017-03-21 用于进行重组解码的低密度奇偶校验解码装置及相关方法

Publications (2)

Publication Number Publication Date
CN107404320A CN107404320A (zh) 2017-11-28
CN107404320B true CN107404320B (zh) 2020-10-20

Family

ID=59961988

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010940064.5A Active CN112118014B (zh) 2016-03-31 2017-03-21 用于进行重组解码的低密度奇偶校验解码装置及相关方法
CN201710171352.7A Active CN107404320B (zh) 2016-03-31 2017-03-21 用于进行重组解码的低密度奇偶校验解码装置及相关方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010940064.5A Active CN112118014B (zh) 2016-03-31 2017-03-21 用于进行重组解码的低密度奇偶校验解码装置及相关方法

Country Status (3)

Country Link
US (1) US20170288697A1 (zh)
CN (2) CN112118014B (zh)
TW (1) TWI631829B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111698056B (zh) * 2019-03-13 2023-05-05 瑞昱半导体股份有限公司 解码方法及相关电路
CN111726198B (zh) * 2019-03-22 2023-08-22 瑞昱半导体股份有限公司 迭代式检测与解码电路及其方法、多输入多输出接收机
CN110266320B (zh) * 2019-07-01 2021-03-12 京信通信系统（中国）有限公司 Ldpc编码及译码方法、装置和编译码系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184486B1 (en) * 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
CN101534166A (zh) * 2008-03-10 2009-09-16 上海明波通信技术有限公司 准循环低密度奇偶校验码解码器及解码方法
CN101615914A (zh) * 2009-06-24 2009-12-30 重庆金美通信有限责任公司 分层最小和ldpc译码校验节点处理的实现方法
US7861131B1 (en) * 2005-09-01 2010-12-28 Marvell International Ltd. Tensor product codes containing an iterative code
US8185797B2 (en) * 2004-11-04 2012-05-22 Zte Corporation Basic matrix, coder/encoder and generation method of the low density parity check codes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093180B2 (en) * 2002-06-28 2006-08-15 Interdigital Technology Corporation Fast H-ARQ acknowledgement generation method using a stopping rule for turbo decoding
KR20040101743A (ko) * 2003-05-26 2004-12-03 삼성전자주식회사 통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법
KR100550101B1 (ko) * 2003-12-22 2006-02-08 한국전자통신연구원 저밀도 패리티 검사 부호의 부호화와 복호 장치 및 그방법
CN1713530A (zh) * 2004-06-22 2005-12-28 印芬龙科技股份有限公司 解码低密度奇偶校验(ldpc)码字的ldpc解码器
KR100834650B1 (ko) * 2006-09-04 2008-06-02 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US7861134B2 (en) * 2007-02-28 2010-12-28 Cenk Kose Methods and systems for LDPC coding
US8196016B1 (en) * 2007-12-05 2012-06-05 Aquantia Corporation Trapping set decoding for transmission frames
CN101803206B (zh) * 2008-08-15 2013-09-04 Lsi公司 近码字的rom列表解码
US8296637B1 (en) * 2008-09-22 2012-10-23 Marvell International Ltd. Channel quality monitoring and method for qualifying a storage channel using an iterative decoder
US8736998B2 (en) * 2012-05-17 2014-05-27 Lsi Corporation Systems and methods for symbol re-grouping decoding processing
US8719682B2 (en) * 2012-06-15 2014-05-06 Lsi Corporation Adaptive calibration of noise predictive finite impulse response filter
US8996969B2 (en) * 2012-12-08 2015-03-31 Lsi Corporation Low density parity check decoder with miscorrection handling
US8990661B1 (en) * 2013-03-05 2015-03-24 Pmc-Sierra Us, Inc. Layer specific attenuation factor LDPC decoder
RU2013125784A (ru) * 2013-06-04 2014-12-10 ЭлЭсАй Корпорейшн Устройство для обработки сигналов, переносящих кодированные с модуляцией биты четности

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184486B1 (en) * 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US8185797B2 (en) * 2004-11-04 2012-05-22 Zte Corporation Basic matrix, coder/encoder and generation method of the low density parity check codes
US7861131B1 (en) * 2005-09-01 2010-12-28 Marvell International Ltd. Tensor product codes containing an iterative code
CN101534166A (zh) * 2008-03-10 2009-09-16 上海明波通信技术有限公司 准循环低密度奇偶校验码解码器及解码方法
CN101615914A (zh) * 2009-06-24 2009-12-30 重庆金美通信有限责任公司 分层最小和ldpc译码校验节点处理的实现方法

Also Published As

Publication number Publication date
TWI631829B (zh) 2018-08-01
US20170288697A1 (en) 2017-10-05
CN112118014A (zh) 2020-12-22
TW201803281A (zh) 2018-01-16
CN112118014B (zh) 2024-03-15
CN107404320A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
US20230327685A1 (en) Transmission apparatus and method, and reception apparatus and method
US9660763B2 (en) Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes
JP4563454B2 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、通信システム、符号化器および復号器
JP4620132B2 (ja) 検査行列生成方法、符号化方法、通信装置、通信システム、符号化器
CN101821980B (zh) 一种发送数据的方法
CN102412847A (zh) 用联合节点处理来解码低密度奇偶校验码的方法和设备
WO2009108025A2 (en) Method and apparatus for performing decoding using ldpc code
WO2010073922A1 (ja) 誤り訂正符号化装置、復号装置、符号化方法、復号方法、及びそのプログラム
CN107404320B (zh) 用于进行重组解码的低密度奇偶校验解码装置及相关方法
JP5978382B2 (ja) 非バイナリ線形ブロックコードの並列符号化
CN1983822A (zh) 奇偶校验矩阵及其产生方法、编码方法和纠错设备
JPWO2006106841A1 (ja) 誤り訂正符号化装置
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
WO2011103741A1 (zh) 数据的校验处理方法及装置
JP5523064B2 (ja) 復号装置及び方法
CN1989696A (zh) 对低密度奇偶校验码的分层解码方法的改进
CN107682113B (zh) 一种级联ldpc码在atm交换网络中的编译码方法
CN109905130B (zh) 一种极化码编码、译码方法、装置及设备
KR101267756B1 (ko) 가변 부호화율 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치
KR20180042510A (ko) 파운틴 코드의 디코딩을 수행하는 방법 및 장치
JP2018006987A (ja) 符号化装置、符号化方法およびプログラム。
JP5999634B2 (ja) 演算回路設定方法
CN112470406A (zh) 用于针对非二进制码的消息传递解码的基本校验节点处理的排序设备和方法
KR20130043723A (ko) 다상-누산 코드를 이용한 부호화 방법 및 복호화 방법
KR20190063431A (ko) 저지연 및 고신뢰도 특성을 가지는 ldpc 부호화 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant