CN107393879B - 预涂敷底部填充物所包覆芯片上对准标记的可视化 - Google Patents
预涂敷底部填充物所包覆芯片上对准标记的可视化 Download PDFInfo
- Publication number
- CN107393879B CN107393879B CN201710182216.8A CN201710182216A CN107393879B CN 107393879 B CN107393879 B CN 107393879B CN 201710182216 A CN201710182216 A CN 201710182216A CN 107393879 B CN107393879 B CN 107393879B
- Authority
- CN
- China
- Prior art keywords
- structural element
- chip
- region
- density
- underfill material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012800 visualization Methods 0.000 title abstract description 5
- 239000000463 material Substances 0.000 claims abstract description 111
- 239000000945 filler Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000002245 particle Substances 0.000 claims abstract description 24
- 239000000126 substance Substances 0.000 claims abstract description 20
- 230000000694 effects Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 29
- 239000010931 gold Substances 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 12
- 239000011135 tin Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000615 nonconductor Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 239000004971 Cross linker Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明涉及预涂敷底部填充物所包覆芯片上对准标记的可视化，其用于改善受底部填充包覆的芯片上对准标记可视化的结构及方法。于芯片上形成特征，并且在晶圆级将底部填充材料涂敷至该芯片，以使得该特征为受包覆的该特征。该特征包括由第一材料所构成的第一结构元件及由与该第一材料电化学不相似的第二材料所构成的第二结构元件，用以提供化学电池效应。通过该化学电池效应，令该底部填充材料中的填料粒子在该第一结构元件上方第一区及该第二结构元件上方第二密度的第二区中以第一密度分布。该第一区中的该第一密度小于该第二区中的该第二密度，使得该第一区具有比该第二区更低的不透明度。
Description
技术领域
本发明大体上是关于芯片封装，并且更特别的是，是关于用于改善受底部填充包覆的芯片上对准标记可视化能力的结构及方法。
背景技术
芯片可嵌装于封装衬底上以建立芯片封装。一般而言，组件上的焊球或焊块与封装衬底上的接垫套准而置，而且此等焊块随后回焊以建立将该封装衬底与芯片结合的焊点。此等焊点在该封装衬底与芯片之间提供电互连及机械互连，但也在该封装衬底与芯片之间建立间隙。
在诸焊点之间以填充材料填充开放空间得改善此等电互连及机械互连的可靠度，并且保护易碎的后段(BEOL)芯片结构。底部填充材料的存在亦阻碍潜在造成电气短路及组件故障的湿气为主的故障机制，并且阻绝其它污染物进入介于该芯片与该封装衬底间的空间。该底部填充材料使该等互连抗疲劳及抗蠕变，还允许封装材耐受来自装卸的震动负载、温度循环以及具有静态或动态负载的坠重试验。
晶圆级底部填充(wafer-level underfill；WLUF)程序可用于在该芯片与封装衬底结合之前先将该底部填充材料预涂敷。在凸块上方涂敷树脂(over-bump appliedresin；OBAR)程序中，已填充树脂涂敷于晶圆的凸块上方并且弄干。将晶圆分切成已涂布芯片，此等已涂布芯片是个别对准并结合至封装衬底，产生已底部填充的覆晶封装。
将芯片接合至其封装衬底时，可使用该芯片上的对准标记及该衬底上的框标或对准标记，使该等芯片与封装衬底彼此相对地对准。然而，已预涂敷底部填充体的填料含量可能造成该底部填充体不透明。在该芯片上预涂敷该底部填充体时，该芯片上的凸块及该封装衬底上的接垫间的对准可能因已填充树脂的不透明度而受阻，这可能使芯片上对准标记及甚至是凸块的可视化能力变差。
需要使受底部填充包覆的芯片上对准标记可视化能力获得改善的结构及方法。
发明内容
在本发明的一具体实施例中，结构包括芯片、在该芯片上的特征以及涂敷至该芯片并且包覆该特征的底部填充材料。该特征包括由第一材料所构成的第一结构元件及由与该第一材料电化学不相似的第二材料所构成的第二结构元件，用以提供化学电池效应(galvanic cell effect)。该化学电池效应的结果是，该底部填充材料包括分布于该第一结构元件上方第一密度的第一区及该第二结构元件上方第二密度的第二区中的多个填料粒子。该第一区中的该第一密度小于该第二区中的该第二密度，使得该第一区具有比该第二区更低的不透明度。
在本发明的一具体实施例中，一种方法包括形成在芯片上的特征以及对该芯片在晶圆级涂敷包括多个填料粒子的底部填充材料，以使得该特征受包覆。该特征包括由第一材料所构成的第一结构元件及由与该第一材料电化学不相似的第二材料所构成的第二结构元件，用以提供化学电池效应。该方法包括通过该化学电池效应，令该等填料粒子在该第一结构元件上方第一区及该第二结构元件上方第二密度的第二区中以第一密度分布。该第一区中的该第一密度小于该第二区中的该第二密度，使得该第一区具有比该第二区更低的不透明度。
附图说明
附图是合并于本说明书的一部分并构成该部分，绘示本发明的各项具体实施例，并且连同上述对本发明的一般性说明及下文对具体实施例提供的详细说明，目的是为了阐释本发明的具体实施例。
图1是根据本发明的一具体实施例的包括对准标记的芯片的部分截面的侧视图。
图2是图1的对准标记的俯视图。
图3是基本上沿着图2所示线条3-3取看的截面图。
图4是与图2类似的截面图，于其中，已涂敷包覆对准标记的底部填充材料。
图4A是图4的对准标记及底部填充材料的俯视图，于其中，对准标记受包覆，并且因底部填充材料的不透明性而不清晰。
图4B是图4A的一部分的放大图，于其中，底部填充材料中含有的填料内容物为可见。
图5是类似于图4的截面图，于其中，已修改包覆对准标记的底部填充材料以局部降低其不透明度。
图5A是图4的对准标记及底部填充材料的俯视图。
图6是类似于图2的截面图，其根据本发明的一具体实施例展示对准标记。
具体实施方式
请参阅图1至3，并且根据本发明的一具体实施例，芯片10包括此已利用诸如互补式金属氧化物半导体(CMOS)程序的前段(FEOL)程序，以及中段与后段(BEOL)程序制作集成电路的正面，用以形成与该等集成电路耦合的互连结构。该互连结构可包括钝化层12、凸块下冶金(UBM)14、焊块16以及对准标记18。焊块16可以是任何类型的焊球(例如：受控崩陷芯片连接或C4焊球)，其是组配成用来受回焊而使芯片10附接至衬底，或可由铜柱型连接所取代。凸块下冶金14促进焊料浸润，及/或充当焊料扩散阻障物。焊块16是可触而用于在封装衬底上的芯片10与接合垫之间建立电连接。芯片10所附接的封装衬底可以是层压衬底或主体半导体衬底，诸如硅、硅锗以及其多层。芯片10可包括于使用晶圆形成的多个等同芯片之一，而且各该芯片可包括芯片10的特征。
图2及3展示最清楚的是，对准标记18是在芯片结合程序期间用于使芯片10与封装衬底对准的特征。对准标记18可通过芯片与衬底实际结合前用于使芯片10对准到封装衬底的光学辨识及资讯来可视化。芯片10上的对准标记18具有赖以在芯片10的影像中辅助定位及识别的独特形状。在代表性具体实施例中，对准标记18具有十字形状，结构元件20、22于此十字形状中是由一对短线条节段所构成，该等线条节段其中一者是横切于并且交会该等线条节段其中另一者而对准。然而，对准标记18的结构元件20、22可具有可识别为标记的不同形状，该标记可用于芯片对准。
对准标记18是由多种材料所构成，而不是习知由单一材料所构成。对准标记18包括以并列、直接接触关系而置的结构元件20、22，于此关系中，结构元件22界定外形状，而结构元件20是定位于结构元件22的形状的内部。由于此配置，结构元件20、22之间存在传导路径。在代表性具体实施例中，结构元件20具有外边界24，而结构元件22是配置于外边界24。结构元件22可绕着结构元件20于其外边界的整个周界延展。
对准标记18可包括于通过后段(BEOL)程序所产生芯片10上互连结构的最后金属层中。对准标记18的形成可通过沉积构成结构元件20的一层材料并通过光微影及蚀刻予以塑形，然后沉积构成结构元件22的一层材料并通过光微影及蚀刻予以塑形。焊块制作前可先在芯片10上置放对准标记18，其添增焊块16，并且可定位于分切通道附近。
在一具体实施例中，对准标记18可在结构元件20、22中包括不同材料，其能够相配合以产生化学电池效应。结构元件20、22中的材料可电化学不相似，并且可具有提供传导路径的接触关系。结构元件20、22中电化学不相似的材料因为其电子亲和性(或吸引性)不同而形成双金属耦合。这些不同亲和性可在通过结构元件20、22其中一者所界定的带负电阳极与通过结构元件20、22其中另一者所界定的带正电阴极之间建立电位。在一具体实施例中，可选择电化学不相似的材料，使得结构元件22带负电，而结构元件20带正电。
候选材料包括，但不限于金(Au)、银(Ag)、镍(Ni)、锡(Sn)及铝(Al)。候选材料对包括，但不限于金与铜、铜与锡、或任何其它呈现充分阳极指数的金属对。该阳极指数是衡量将会在给定金属与金之间发展的电化学电压的参数。举例而言，铜相对于金的阳极指数的绝对值为0.35伏特，而锡相对于金的阳极指数的绝对值为0.65伏特。特定金属对的电化学电压是如相对于相同金属(即金)所参考，通过减去其各别阳极指数来计算。相对于所具阳极指数的绝对值更低的金属，阳极指数的绝对值更高的金属将会变为带负电。
在对准标记18的一特定具体实施例中，对准标记18的结构元件20可由金所构成，而对准标记18的结构元件22可由铜所构成，其成对的金与铜组合运作为电压差为0.35伏特的化学电池。在对准标记18的另一特定具体实施例中，对准标记18的结构元件20可由金所构成，而对准标记18的结构元件22可由锡所构成，其成对的金与锡组合运作为电压差为0.65伏特的化学电池。在对准标记18的另一特定具体实施例中，对准标记18的结构元件20可由铜所构成，而对准标记18的结构元件22可由锡所构成，其成对的铜与锡组合运作为电压差为0.30伏特的化学电池。
请具体参照图4、4A，其中相似的附图标记是指图1至3中相似的特征，并且在后续制作阶段，涂敷底部填充材料30作为芯片10上的一层。特别的是，底部填充材料30可在焊块16回焊以将芯片10结合至封装衬底之前，以晶圆级预先涂敷至芯片10。结合之前，底部填充材料30先在诸焊块16之间填充开放空间。底部填充材料30可涂敷有比焊块16与对准标记18的各别高度更大的厚度而使其各受包覆。然而，该底部填充材料的厚度可小于焊块16的高度并大于对准标记18的高度。举例而言，底部填充材料30可作为流体通过旋转涂布予以涂敷到包括芯片10的整个晶圆上。替代地，举例而言，底部填充材料30可作为膜件通过层压予以涂敷到包括芯片10的整个晶圆上。
底部填充材料30可包含由例如热塑性材料所构成的主体基质32，该热塑性材料为电绝缘体并且具有非传导性。底部填充材料30的主体基质32可包括由一或多种聚合物所构成的树脂以及诸如起始剂、触媒、交联剂、稳定剂等附加物质。在芯片10结合至封装衬底之后，可通过固化而使底部填充材料30的主体基质32硬化以形成黏结固化团。
底部填充材料30可更包含由一种材料的多个小粒子34所构成的填料，此材料诸如像硅土、玻璃、矾土或氮化硼的电绝缘体。填料粒子34是经分散而分布于主体基质32中。分布于主体基质32中的填料粒子34的功能在于可提升已固化底部填充材料30的机械特性及/或增加底部填充材料30的热传导率。在一具体实施例中，底部填充材料30可包含已填充的凸块上方涂敷树脂(OBAR)。
填料粒子34具有比主体基质32更高的光学不透明度，并且可在施配到芯片10上时均匀分散于主体基质32内。填料粒子34亦可带静电而具有净正电荷。底部填充材料30中填料粒子34的含量能够限制底部填充材料30的透明度，尤其是对于高填料含量而言。举例而言，在涂敷瞬间，包覆对准标记18的底部填充材料30中的填料含量视需要可防止对准标记18从芯片10上面透视而被看见，用以光学辨识对准标记18而对准芯片10。
请具体参照图5、5A，其中相似的附图标记是指图4、4A中相似的特征，并且在后续制作阶段，对准标记18的构造有效局部降低底部填充材料30于其涂敷后在已涂敷层厚中的不透明度(即增加透明度或半透明度)，使得对准标记18变为可从芯片10上面透视而看见。对准标记18的不相似材料所产生的化学电池效应的存在有效使填料粒子34偏离对准标记18的结构元件20的附近。主体基质32内的带正电填料粒子34受排斥而背离具有净正电荷的更高电位的结构元件20，及/或受具有净负电荷的更低电位的结构元件22所吸引。
通过在对准标记18上面与附近的底部填充材料30的区域38中建立局部透明度或半透明度，在芯片结合前，填料粒子34的替代降低底部填充材料30的不透明度。特征在于填料粒子34密度降低的底部填充材料30的区域38可以是垂直位于内结构元件20上面的大量底部填充材料30。特别的是，区域38中填料粒子34的密度小于区域38外侧的区域40中填料粒子34的密度。特征在于填料粒子34密度增加的底部填充材料30的区域40可以是垂直位于外结构元件22上面的大量底部填充材料30。在代表性具体实施例中，区域38的尺寸等于结构元件20的尺寸，而区域40的尺寸等于结构元件22的尺寸，但本发明的具体实施例并不受限于此。
底部填充材料30施配到芯片10之后，但在芯片10结合至封装衬底之前，区域38中填料粒子34的密度出现降低现象。在一具体实施例中，此密度降低可在对芯片10于晶圆级涂敷底部填充材料30不久后出现。替代地，可将时间延迟引入产生密度降低现象的程序里。区域38、40之间填料粒子34的分凝程度可受诸因素影响，包括但不局限于粒子大小、主体基质32的粘度、为降低主体基质32的粘度而施加的热量以及化学电池效应的量值。
透明度或半透明度的局部面积改善穿过底部填充材料30目视定位对准标记18的能力，其进而在按另一种方式不透明已预涂敷底部填充材料30的环境下改善相对于另一物件(例如：封装衬底)对准芯片10的能力，并且在具有高填料含量的已预涂敷底部填充材料30的环境下改善组装良率。
密度降低现象可通过加热芯片10使其升温而令主体基质32相较于其在室温下涂敷期间的粘度经受粘度降低。在因化学电池效应而施加静电力的影响下，粘度降低使主体基质32中填料粒子34的迁移率有效升高。在一具体实施例中，可在将底部填充材料30施配到晶圆上之前先将芯片10加热使其升温，以使得随着底部填充材料30的温度朝芯片10的温度升高，近接对准标记18处在涂敷不久后出现密度降低现象。替代地，可在将底部填充材料30施配到晶圆上之后将芯片10加热使其升温，以使得近接对准标记18处在涂敷并延迟一时间之后出现密度降低现象。
在一具体实施例中，密度降低现象可在正常底部填充程序过程中通过加热到至少部分固化底部填充材料30使底部填充材料30升温来促成，用以使底部填充材料30在后续操作(例如：晶圆分切操作)期间稳定。举例而言，可将底部填充材料30至少部份地固化以形成半固态，但底部填充材料30仍可随着后续加热而能够再熔或进一步固化。就此而言，后涂敷烘烤可取决于底部填充材料30的类型而在一烘烤温度下进行，并且可在此烘烤温度下保持一给定时间(例如：150℃至170℃的范围内保持一到两个小时的时间范围)。
变更底部填充材料30局部透明度或半透明度的能力可允许对准标记18置放于芯片10上的其它位置，作为置放于芯片10转角处的替代方案。将对准标记18再定位至芯片10上的不同位置可表现吸引人的替代方案，用以使底部填充材料30在芯片10转角处的性质改善到最佳状态。
请具体参照图6，其中相似的附图标记是指图5中相似的特征，而且根据本发明的一替代具体实施例，对准标记46包括结构元件42与结构元件44，结构元件44与结构元件42具有重叠关系。不同于特征化对准标记46的并列关系，结构化特征44包覆结构化特征42，以使得结构化特征42是定位于一部分结构化特征44与芯片10之间，并且与结构化特征44的其它部分并列。结构化特征42、44是由能够形成化学电池对的材料组合所构成。在对准标记46的一特定具体实施例中，对准标记18的结构元件42可由铜所构成，而对准标记18的结构元件44可由金所构成，其成对的金与铜组合运作为电压差为0.35伏特的化学电池。可如以上所述就对准标记18进行底部填充材料30的填料含量的分凝程序，不同的是，上覆于结构元件42的结构元件44的所有或部分区段将会在后面进行分凝时变为可见。
在一替代具体实施例中，结构元件42可包含接合垫，而不是对准标记。在此实例中，结构元件44包含经涂敷并图型化而与结构元件42具有重叠关系的附加层。此接合垫可定位于芯片10上或封装衬底上。
根据本发明的具体实施例，结构元件42、44可用于在3D应用中进行对准，其中芯片10同时参与形成包括多个芯片的芯片堆迭。在此实施中，可将底部填充材料30涂敷于芯片或封装衬底的接垫侧上，而不是芯片或封装衬底的凸块侧上。
如以上所述，本方法是用于制作集成电路芯片。产生的集成电路芯片可由制作商以空白晶圆形式(例如：作为具有多个未封装芯片的单一晶圆)、当作裸晶粒或以封装形式来配送。在后例中，芯片是嵌装于单芯片封装(例如：塑胶载体，有导线黏贴至主板或其它更高层阶载体)中或多芯片封装(例如：具有表面互连或埋置型互连任一者或两者的陶瓷载体)中。无论如何，芯片可与其它芯片、离散电路元件、及/或其它信号处理装置集成，作为中间产品或最终产品任一者的部分。
本文中对“垂直”、“水平”等用语的参照属于举例，并非限制，是用来建立参考架构。“水平”一词于本文中使用时，是定义为与半导体衬底的习知平面平行的平面，与其实际三维空间方位无关。“垂直”与“正交”等词是指垂直于水平的方向，如刚才的定义。“侧向”一词是指水平平面内的方向。诸如“上面”及“下面”等词是用于指出元件或结构彼此的相对位置，与相对高度截然不同。
一特征可连至或与另一元件进行“连接”或“耦合”，其可直接连接或耦合至其它元件，或取而代之，可存在一或多个中介元件。如无中介元件，一特征可“直接连接”或“直接耦合”至另一元件。如有至少一个中介元件，一特征可“间接连接”或“间接耦合”至另一元件。
本发明的各项具体实施例的描述已为了说明目的而介绍，但用意不在于穷举或受限于所揭示的具体实施例。许多修改及变例对于本领域技术人员将会显而易知，但不会脱离所述具体实施例的范畴及精神。本文中使用的术语是为了最佳阐释具体实施例的原理、对市场出现的技术所作的实务应用或技术改良，或让本领域其他技术人员能够理解本文中所揭示的具体实施例而选择。
Claims (20)
1.一种用于芯片封装的结构，该结构包含：
芯片；
在该芯片上的特征，该特征包括由第一材料所构成的第一结构元件及由与该第一材料电化学不相似的第二材料所构成的第二结构元件，用以提供化学电池效应；以及
涂敷至该芯片并包覆该特征的底部填充材料，该底部填充材料包括分布于该第一结构元件上方第一密度的第一区及该第二结构元件上方第二密度的第二区中的多个填料粒子，
其中该第一区中的该第一密度小于该第二区中的该第二密度，使得该第一区具有比该第二区更低的不透明度。
2.如权利要求1所述的结构，其中该特征是对准标记。
3.如权利要求2所述的结构，其中该对准标记包括第一线性节段及横跨该第一线性节段延展的第二线性节段，而且该第一线性节段与该第二线性节段各由该第一材料与该第二材料所构成。
4.如权利要求2所述的结构，其中该第一结构元件具有外边界，而该第二结构元件配置于该外边界。
5.如权利要求4所述的结构，其中该第二结构元件绕着该第一结构元件于该外边界的整个周界延展。
6.如权利要求4所述的结构，其中该第一结构元件与该第二结构元件配置成接触配置。
7.如权利要求1所述的结构，其中该第一材料具有第一阳极指数，并且该第二材料具有与该第一阳极指数不同的第二阳极指数。
8.如权利要求7所述的结构，其中该第一材料是金而该第二材料是铜。
9.如权利要求7所述的结构，其中该第一材料是铜而该第二材料是锡。
10.如权利要求7所述的结构，其中该第一阳极指数的绝对值低于该第二阳极指数的绝对值。
11.如权利要求1所述的结构，其中该第一结构元件与该第二结构元件呈界定传导路径的接触配置。
12.一种用于芯片封装的结构，该结构包含：
芯片；以及
在该芯片上的特征，该特征包括由第一材料所构成的第一结构元件及由与该第一材料电化学不相似的第二材料所构成的第二结构元件，用以提供化学电池效应；
其中，该第一结构元件与该第二结构元件具有重叠关系，且该第一结构元件具有比该第二结构元件更低的不透明度。
13.一种用于芯片封装的方法，该方法包含：
形成在芯片上的特征，该特征包括由第一材料所构成的第一结构元件及由与该第一材料电化学不相似的第二材料所构成的第二结构元件，用以提供化学电池效应；
对该芯片在晶圆级涂敷包括多个填料粒子的底部填充材料，以使得该特征受包覆；以及
通过该化学电池效应，令该多个填料粒子在该第一结构元件上方第一区中以第一密度分布以及在该第二结构元件上方第二区中以第二密度分布，
其中该第一区中的该第一密度小于该第二区中的该第二密度，使得该第一区具有比该第二区更低的不透明度。
14.如权利要求13所述的方法，其中该底部填充材料是在该芯片与封装衬底结合之前先予以涂敷。
15.如权利要求13所述的方法，其中该底部填充材料具有粘度，并且更包含：
使该底部填充材料的温度升起以降低该粘度。
16.如权利要求15所述的方法，其中该芯片是在涂敷该底部填充材料之前先予以加热，并且该底部填充材料的该温度是通过已加热的该芯片升起。
17.如权利要求15所述的方法，其中该芯片是在涂敷该底部填充材料之后予以加热，用以使该底部填充材料的该温度升起。
18.如权利要求13所述的方法，其中该第一材料具有第一阳极指数，并且该第二材料具有第二阳极指数，该第二阳极指数的绝对值与该第一阳极指数的绝对值不同。
19.如权利要求18所述的方法，其中该第一材料是金而该第二材料是铜。
20.如权利要求18所述的方法，其中该第一阳极指数的绝对值低于该第二阳极指数的绝对值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/081,403 | 2016-03-25 | ||
| US15/081,403 US9633925B1 (en) | 2016-03-25 | 2016-03-25 | Visualization of alignment marks on a chip covered by a pre-applied underfill |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107393879A CN107393879A (zh) | 2017-11-24 |
| CN107393879B true CN107393879B (zh) | 2019-12-24 |
Family
ID=58546491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710182216.8A Expired - Fee Related CN107393879B (zh) | 2016-03-25 | 2017-03-24 | 预涂敷底部填充物所包覆芯片上对准标记的可视化 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9633925B1 (zh) |
| CN (1) | CN107393879B (zh) |
| TW (1) | TWI636544B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6596048B2 (ja) | 2017-09-05 | 2019-10-23 | シャープ株式会社 | アライメントマーク付き基板の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746896B1 (en) * | 1999-08-28 | 2004-06-08 | Georgia Tech Research Corp. | Process and material for low-cost flip-chip solder interconnect structures |
| CN1575519A (zh) * | 2001-10-26 | 2005-02-02 | 英特尔公司 | 填充有不流动的底层填料的电子组件及其制造方法 |
| CN103681455A (zh) * | 2012-08-31 | 2014-03-26 | 德克萨斯仪器股份有限公司 | 管芯底部填充结构和方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6902954B2 (en) | 2003-03-31 | 2005-06-07 | Intel Corporation | Temperature sustaining flip chip assembly process |
| US6975040B2 (en) * | 2003-10-28 | 2005-12-13 | Agere Systems Inc | Fabricating semiconductor chips |
| KR100969442B1 (ko) * | 2008-06-24 | 2010-07-14 | 삼성전기주식회사 | 정렬마크를 갖는 반도체 칩 및 그 제조방법 |
| TWI466259B (zh) * | 2009-07-21 | 2014-12-21 | Advanced Semiconductor Eng | 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法 |
| US8115319B2 (en) * | 2010-03-04 | 2012-02-14 | Powertech Technology Inc. | Flip chip package maintaining alignment during soldering |
| US8361842B2 (en) * | 2010-07-30 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded wafer-level bonding approaches |
| US8008122B1 (en) | 2010-09-21 | 2011-08-30 | International Business Machines Corporation | Pressurized underfill cure |
| JP5927756B2 (ja) * | 2010-12-17 | 2016-06-01 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5966653B2 (ja) * | 2012-06-20 | 2016-08-10 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2016
- 2016-03-25 US US15/081,403 patent/US9633925B1/en not_active Expired - Fee Related
-
2017
- 2017-02-17 TW TW106105273A patent/TWI636544B/zh not_active IP Right Cessation
- 2017-03-24 CN CN201710182216.8A patent/CN107393879B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746896B1 (en) * | 1999-08-28 | 2004-06-08 | Georgia Tech Research Corp. | Process and material for low-cost flip-chip solder interconnect structures |
| CN1575519A (zh) * | 2001-10-26 | 2005-02-02 | 英特尔公司 | 填充有不流动的底层填料的电子组件及其制造方法 |
| CN103681455A (zh) * | 2012-08-31 | 2014-03-26 | 德克萨斯仪器股份有限公司 | 管芯底部填充结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107393879A (zh) | 2017-11-24 |
| TW201737457A (zh) | 2017-10-16 |
| TWI636544B (zh) | 2018-09-21 |
| US9633925B1 (en) | 2017-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111033731B (zh) | 模制芯片组合 | |
| US9799632B2 (en) | Method for aligning micro-electronic components | |
| US6025648A (en) | Shock resistant semiconductor device and method for producing same | |
| US20180269145A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7807512B2 (en) | Semiconductor packages and methods of fabricating the same | |
| CN107424971B (zh) | 芯片载体上基于腔体的特征 | |
| CN107104055B (zh) | 半导体装置和其制造方法 | |
| US7737552B2 (en) | Device having a bonding structure for two elements | |
| US9331048B2 (en) | Bonded stacked wafers and methods of electroplating bonded stacked wafers | |
| KR20170098586A (ko) | 반도체 패키지 | |
| CN110718513A (zh) | 半导体封装件 | |
| WO2010080068A1 (en) | Method for manufacturing a low cost three dimensional stack package and resulting structures using through silicon vias and assemblies | |
| TW201620102A (zh) | 封裝的半導體元件及與其形成方法 | |
| US7504728B2 (en) | Integrated circuit having bond pad with improved thermal and mechanical properties | |
| US11101145B2 (en) | Semiconductor device with dummy micro bumps between stacking dies to improve flowability of underfill material | |
| TWI713170B (zh) | 半導體封裝結構及其製作方法 | |
| US20090230553A1 (en) | Semiconductor device including adhesive covered element | |
| WO2020125155A1 (zh) | 芯片的扇出型封装结构和封装方法 | |
| US7301229B2 (en) | Electrostatic discharge (ESD) protection for integrated circuit packages | |
| CN107342235A (zh) | 堆叠式封装装置的制造方法 | |
| KR102709410B1 (ko) | 웨이퍼 레벨 패키지 | |
| CN107393879B (zh) | 预涂敷底部填充物所包覆芯片上对准标记的可视化 | |
| TW201906125A (zh) | 半導體元件及其製作方法 | |
| US20130256915A1 (en) | Packaging substrate, semiconductor package and fabrication method thereof | |
| KR102515310B1 (ko) | 왜곡을 갖는 범프 조인트 구조물 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191224 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |